CN108550340A - 一种显示装置的驱动电路及其驱动方法 - Google Patents

Abstract

本发明一种用于显示装置的驱动电路及其驱动方法，源极驱动器具有多个输出端；显示面板包括多个输出模块，每个输出模块包括一个输出端和位于面板显示区内的至少两条数据线，输出端与其中一条数据线直接连接；还包括至少一个电路开关模块，电路开关模块包括一组开关和控制信号，电路开关模块位于输出端与数据线之间，并且选择性地连通源极驱动器与数据线。本发明简化了面板上的电路结构，并搭配相应的驱动时序，从而降低设计难度，优化面板的尺寸。

Description

一种显示装置的驱动电路及其驱动方法

技术领域

本发明属于显示面板的技术领域，具体涉及一种显示装置的驱动电路及其驱动方法。

技术背景

随着显示技术的发展，相同尺寸面板上分辨率越来越高，像素密度(PPI)也越来越大。由于源极驱动器(S-Driver)的通道数以及面板结构尺寸的限制，MUX(Multiplexer，多工器，简称MUX)技术变得越来越热门。

图1为现有MUX电路的显示面板设计示意图，在一行栅极打开时间内，两列数据线需要依次打开。如图2(a)所示，现有MUX技术的电路设计，在源极驱动器的输出端Sout1与显示区AA的数据线S1、S2之间设有两组开关M1、M2和两个控制信号线SW1、SW2。开关M1、M2用来分别控制源极驱动器与数据线S1、S2的通断，从而控制源极驱动器将正确的电压送入正确的像素单元内。具体的，控制信号线SW1、SW2上有不断变化的控制信号，分别用来控制开关M1、M2。控制信号线SW1为高电平H，控制信号线SW2为低电平L，则输出端Sout1与数据线S1连接；SW1为低电平L，SW2为高电平H，则输出端Sout1与数据线S2连接。

MUX电路的控制时序如图3(a)所示，

第一步，栅极线GATE N为高电平H，其控制的第N行像素单元与显示区AA内的数据线相连。

第二步，控制信号线SW1为高电平H，开关M1打开，输出端Sout1与数据线S1相连接，输出端Sout1通过数据线S1将第一数据电压传递至像素单元(N,S1)上。

第三步，控制信号线SW1为低电平L,开关M1关闭，输出端Sout1与数据线S1断开，数据线S1及像素单元(N,S1)上保持第一数据电压。

第四步，控制信号线SW2为高电平H，开关M2打开，输出端Sout1与数据线S2相连接，输出端Sout1通过数据线S2，将第二数据电压传递至像素单元(N,S2)上。

第五步，控制信号线SW2为低电平L，开关M2关闭，输出端Sout1与数据线S2断开，数据线S2及像素单元(N,S2)上保持第二数据电压。

第六步，栅极线GATEN为低电平L，其控制的第N行像素单元与显示区AA内的数据线断开。其中，像素单元(N,S1)和像素单元(N,S2)上的数据电压分别由开关M1和开关M2的关断时刻决定。

同时，作为常用的，图2(b)和图3(b)也分别示出了现有MUX电路1：3的结构示意图以及控制时序图。

然而，目前一些激进的品牌厂家要求整机产品的外形进一步窄边框化，面板厂商的面板因此也需要进一步减小面板的边框。且在下面板上还要独立设计多组MUX电路开关模块，面板设计受到了挑战。

发明内容

为解决上述技术问题，本发明提供一种显示装置的驱动电路及其驱动方法，通过简化面板上MUX电路结构，并搭配相应的驱动时序，从而降低设计MUX难度，优化面板的尺寸。

本发明提供的技术方案如下：

本发明提供一种用于显示装置的驱动电路，包括显示面板，以及位于显示面板周围的控制装置，所述显示面板内设有纵横交错的N条栅极线和X条数据线，其中N、X均为大于0的整数；

所述控制装置包括与该多条栅极线一端连接的栅极驱动器、与该多条数据线连接的源极驱动器、以及与该源极驱动器连接的电路板；

所述源极驱动器具有多个输出端；

所述显示面板包括多个输出模块，每个所述输出模块均包括一个所述输出端和位于面板显示区内的至少两条数据线，所述至少两条数据线中的一条与输出端直接连接；

所述输出模块还包括至少一个电路开关模块，每个所述电路开关模块均包括一组开关和控制信号，每个所述开关分别连接输出端与所述至少两条数据线中的其余数据线，并且选择性地连通所述源极驱动器与所述其余数据线。

电路开关模块的数量比输出模块中数据线的数量少一个。

优选地，所述控制信号与所述开关连接，并且所述控制信号输出不断变化的信号控制所述开关的打开和闭合。

优选地，每个所述输出模块包括一输出端、一第一数据线、一第二数据线以及一电路开关模块，第一数据线和第二数据线中的一条数据线通过所述开关与输出端连接，所述电路开关模块控制所述源极驱动器与该数据线之间的通断，另一条数据线直接与输出端连通。

优选地，所述电路开关模块位于所述输出端与第一数据线之间，所述第一数据线通过开关与输出端连接，所述电路开关模块控制所述源极驱动器与第一数据线之间的通断，所述输出端与第二数据线直接连通。

优选地，所述控制信号为高电平，所述输出端与第一数据线和第二数据线均连通，所述控制信号为低电平，所述输出端与第一数据线断开，与第二数据线连通。

优选地，与第一数据线连接的像素单元上的数据电压由所述开关的关断时刻决定，与第二数据线连接的像素单元上的数据电压由所在行的栅极线的关断时刻决定。

优选地，每个所述输出模块包括一输出端、三条数据线以及两个电路开关模块，其中，两条数据线分别通过一个电路开关模块与输出端连接，所述电路开关模块控制所述源极驱动器与该数据线之间的通断，另一条数据线直接与输出端连通。

本发明还提供一种显示装置的驱动电路的驱动方法，包括以下步骤：

第一步，栅极线输出高电平信号，该条栅极线控制的像素单元与数据线连通；

第二步，每次保持一个开关打开，每次输出端仅与两条数据线连通，所述两条数据线是与输出端直接连接的数据线以及开关处于打开状态的数据线；每次输出端将一笔数据电压同时传递至该条栅极线控制的与所述两条数据线相连的像素单元上，直到每条设有开关的数据线均被传递一笔数据电压；

第三步，同时关闭所有开关，输出端与设有开关的数据线均断开，该设有开关的数据线以及该条栅极线控制的与该设有开关的数据线相连的像素单元上保持数据电压，并且输出端仅和与其直接连接的数据线连通；

第四步，所述输出端变换输出一笔数据电压，并且将该数据电压传递至该条栅极线控制的与该数据线相连的像素单元上；

第五步，栅极线输出低电平信号，该条栅极线控制的像素单元与数据线断开。

优选地，在进行所述第二步之前，对于和所述输出端直接连接的数据线，先通过所述输出端将一笔数据电压，即将传递给其他数据线上的数据电压，传递该条栅极线控制的与该数据线相连的像素单元上。

优选地，每笔所述数据电压分别锁定在该条栅极线控制的与数据线相连的像素单元上，并在一帧时间内保持。

与现有技术相比，本发明的驱动电路及其驱动方法，通过简化面板上MUX电路结构，并搭配相应的驱动时序，从而降低设计MUX难度，优化面板的尺寸。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1所示为现有技术的面板设计示意图；

图2(a)-图2(b)所示为现有技术的驱动电路局部示意图；

图3(a)-图3(b)所示为现有技术的控制时序图；

图4所示为本发明实施例一的驱动电路局部示意图；

图5所示为本发明实施例一的第一控制时序图；

图6所示为本发明实施例一的第二控制时序图；

图7所示为本发明实施例二的驱动电路局部示意图；

图8所示为本发明实施例二的第一控制时序图；

图9所示为本发明实施例二的第二控制时序图；

图10所示为本发明实施例二的第三控制时序图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

本发明一种用于显示装置的驱动电路，包括显示面板、以及与显示面板连接的控制装置、位于显示面板内且纵横交错的多条栅极线GATE1、GATE2……、GATEN-1、GATEN和多条数据线S1、S2……、SX-1、SX、以及由栅极线和数据线交叉限定的多个像素单元，每一行像素单元的个数与数据线的数量相同，每一列像素单元的个数与栅极线的数量相同。

控制装置包括与该多条栅极线至少一端连接的栅极驱动装置、与该多条数据线连接的源极驱动器S-Driver、以及与该源极驱动器连接的电路板，源极驱动器具有多个输出端Sout1、Sout2……Soutn-1、Soutn，其中n为大于0的整数。

栅极驱动装置可以为位于显示面板外的栅极驱动器，也可以为位于显示面板内的栅极驱动电路。

显示面板还包括多个输出模块，每个输出模块包括一个输出端SoutT和至少两条数据线，输出端SoutT和均与数据线Sy-1、Sy连接，其中，T≤n，y≤X。

输出端SoutT与输出模块中的一条数据线S直接连接，从而保证有一条数据线是不需要设置有电路开关模块的。优选地，输出端SoutT与输出模块中的最后一条数据线直接连接。

其中，输出模块还包括至少一个电路开关模块，并且电路开关模块的数量比输出模块的数据线的数量少一个，电路开关模块包括一组开关M和控制信号线SW，电路开关模块位于输出端Sout与至少两条数据线Sy-1、Sy之间，一个开关M连接一条数据线S和输出端Sout，通过开关M的开合来控制该数据线S是否与输出端Sout连通，从而电路开关模块可以选择性地连通源极驱动器S-Driver与数据线。

电路开关模块中的控制信号线SW与开关M连接，控制信号线SW输出不断变化的信号，能够控制开关M的开合，从而能够控制数据线S是否与输出端Sout连通。

对于本发明的显示装置的驱动电路，是通过减少一个输出模块中的电路开关模块数量，使一条数据线是与输出端直接相连的，从而可以减小面板的尺寸，优选地，减少输出模块中的一个电路开关模块。

进一步地，本发明还提供了一种显示装置的驱动电路的驱动方法，包括以下步骤：

第一步，栅极线GATE A输出高电平信号，栅极线GATE A控制的像素单元与X条数据线均处于连通状态。

第二步，每次保持一个开关打开，并关闭其余开关，每次输出端Sout仅与两条数据线连通，这两条数据线中的一条是与输出端直接连接的数据线，另一条是开关处于打开状态的数据线；每次输出端都将一笔数据电压同时传递至该条栅极线控制的与这两条数据线相连的像素单元上，直到每条设有开关的数据线均被传递一笔数据电压。

具体地，一个输出模块具有一个输出端Sout、n个开关M1～Mn以及n+1条数据线，其中有一条数据线是与输出端Sout直接连接的，其余n条数据线S1～Sn都分别设有一个相应的开关M，初始状态时开关M1～Mn都是关闭的，第一次，仅开关M1打开，其余开关关闭，则输出端Sout仅与设有开关M1的数据线S1以及直连的数据线导通，并向这两条数据线连接的像素单元充一笔数据；第二次，仅开关M2打开，其余开关关闭，则输出端Sout仅与设有开关M2的数据线S2以及直连的数据线导通，并向这两条数据线连接的像素单元充一笔数据；……；第N次，仅开关Mn打开，其余开关关闭，则输出端Sout仅与设有开关Mn的数据线Sn以及直连的数据线导通，并向这两条数据线连接的像素单元充一笔数据；

第三步，同时关闭所有开关，输出端与设有开关的数据线均断开，该设有开关的数据线以及该条栅极线控制的与该设有开关的数据线相连的像素单元上保持数据电压，并且输出端仅和与其直接连接的数据线连通。

具体地，开关M1～Mn都处于关闭状态，输出端Sout与数据线S1～Sn均断开连接，输出端Sout仅与一条直连的数据线导通。

第四步，输出端变换输出一笔数据电压，并且将该数据电压传递至该条栅极线控制的与直连数据线相连的像素单元上。

第五步，栅极线GATEN输出低电平信号，该栅极线GATEN控制的像素单元与X条数据线均断开。

进一步地，输出模块的电路开关模块的控制信号线SW为高电平，则开关M打开，输出模块的电路开关模块的控制信号线SW为低电平，则开关M关闭。

进一步地，在第五步以后，第一数据电压和第二数据电压分别锁在第N行中与设有开关M的数据线相连的像素单元上和第N行中与直连输出端的数据线相连的像素单元上，并在一帧时间内保持。

在上述方案中，直到栅极线GATEN下次打开，再重复1-5的步骤。

优选地，对上述技术方案进行改进，得到改进的方案，一种驱动方法，在进行上述第二步之前，对于输出模块中和输出端Sout直接连接的数据线，先通过输出端Sout将第一数据电压传递至第N行中与该数据线相连的像素单元上。在本方案中，第一数据电压先对第N行中与直连输出端的数据线相连的像素单元进行充电，再对第N行中与设有开关M的数据线相连的像素单元进行充电，优化了控制时序。

以MUX1:2为例，本发明的显示面板包括多个输出模块，每个输出模块包括一个输出端Sout、一条第一数据线S1、一条第二数据线S2以及一个电路开关模块，其中第一数据线S1和第二数据线S2可以是相邻的两条数据线，也可以是相间隔的两条数据线。电路开关模块包括一个开关M和控制信号线SW，输出端Sout分别连接第一数据线S1和第二数据线S2，可以将数据电压传递至第一数据线S1和第二数据线S2，电路开关模块的开关M位于输出端Sout与该两条数据线中任一条数据线之间，输出端Sout与另外一条数据线直接连通，控制信号线SW输出不断变化的信号，能够控制开关M的开合，从而能够控制源极驱动器S-Driver与第一数据线S1或第二数据线S2之间的通断。

下面以具体实施例详细介绍本发明的技术方案。

实施例1

如图4所示，驱动电路设计为MUX1：2，本实施例1的驱动电路在源极驱动器(S-Driver)的输出端与显示区AA的数据线之间设置了一个电路开关模块，即，在输出端Sout1和第一数据线S1、第二数据线S2之间设有一电路开关模块，电路开关模块包括一个开关M1和一条控制信号线SW1，开关M1位于输出端Sout1与第一数据线S1之间，第一数据线S1通过开关M1选择地与输出端Sout1连通，第二数据线S2与输出端Sout1直接连接，第二数据线S2与输出端Sout1始终处于连通状态。

开关M1的栅极连接控制信号线SW1，开关M1的源极连接第一数据线S1，开关M1的漏极连接输出端Sout1，可替换地，开关M1的源极连接输出端Sout1，开关M1的漏极连接第一数据线S1。

当控制信号线SW1控制开关M1打开时，通过开关M1，第一数据线S1与输出端Sout1连接，使得输出端Sout1与第一数据线S1处于连通状态；当控制信号线SW1控制开关M1关闭时，第一数据线S1与输出端Sout1断开连接，输出端Sout1与第一数据线S1处于断开状态。此外，由于输出端Sout1与第二数据线S2是直接相连的，因此，输出端Sout1与第二数据线S2一直处于连通状态。

控制信号线SW1上有不断变化的控制信号，用来控制开关M1的打开和关闭。通过开关M1来控制源极驱动器与第一数据线S1之间的通断，从而能够控制源极驱动器将正确的电压送入正确的像素单元内。

具体地，当控制信号线SW1为高电平时，开关M1打开，输出端Sout1与第一数据线S1处于连通状态，由于输出端Sout1与第二数据线S2始终是连通的，因此，在此状态下，输出端Sout1与第一数据线S1和第二数据线S2均连通。

当控制信号线SW1为低电平时，开关M1关闭，输出端Sout1与第一数据线S1处于断开状态，由于输出端Sout1与第二数据线S2始终是连通的，因此，在此状态下，输出端Sout1仅与第二数据线S2连通。

因此，显示面板内的第A行、和第一数据线S1连接的像素单元(A，S1)上的数据电压由开关M的关断时刻决定，显示面板内的第A行、和第二数据线S2连接的像素单元(A，S2)上的数据电压由该行的栅极线GATE A的关断时刻决定。

对于本实施例的驱动电路的驱动方法，可以采用两种不同的控制时序。

时序1，如图5所示：

第一步，栅极线GATE A(A+1≤N)输入高电平H信号的时间为T，在时间T内栅极线GATE A为高电平，栅极线GATE A控制的第A行像素单元与显示区AA内的数据线连通。

第二步，在时间T1(T1＜T)内控制信号线SW1输入高电平H，开关M在时间T1内保持打开状态，输出端Sout1与第一数据线S1连通，输出端Sout1在时间T1内输入第一数据电压V1，此时，输出端Sout1与第一数据线S1和第二数据线S2均连通。由于栅极线GATE A打开，输出端Sout1通过第一数据线S1和第二数据线S2，将第一数据电压V1同时传递至第A行内并与第一数据线S1和第二数据线S2相连的像素单元(A，S1)和像素单元(A，S2)上，从而使像素单元(A，S1)和像素单元(A，S2)都能够同时充电，优化了控制时序。

第三步，在时间T2((T1+T2)≤T，在本实施例中，(T1+T2)＝T)内控制信号线SW1输入低电平L，开关M1在时间T2内保持关闭状态，如图5中第一条虚线A-A所示,输出端Sout1与第一数据线S1断开，第一数据线S1和像素单元(A，S1)上仍保持第一数据电压，同时，输出端Sout1与第二数据线S2由于是直接连接的因此仍然保持连通状态。

第四步，同时在时间T2内，输出端Sout1变换输出第二数据电压V2(V2与V1可以相同也可以不同)，由于第一数据线S1与输出端Sout1之间处于断开状态，因此，由于栅极线GATE A打开，输出端Sout1通过第二数据线S2，将第二数据电压传递至第A行中与第二数据线S2相连的像素单元(A，S2)上。

第五步，在下一个时间T内栅极线GATE A输入低电平信号L，所在栅极线GATE A上为低电平，栅极线GATE A控制的第A行像素单元与显示区AA内的数据线断开。

由此，在第五步以后，第一数据电压V1和第二数据电压V2分别锁定在像素单元(A，S1)和像素单元(A，S2)上，并在一帧时间内保持，直到栅极线GATEA下次打开，再重复上述第一至第五的步骤。

时序2，如图6所示：

第一步，栅极线GATE A(A+1≤N)输入高电平H信号的时间为T(T＝T0+T1+T2)，在时间T内栅极线GATE A为高电平，栅极线GATE A控制的第A行像素单元与显示区AA内的数据线连通。

第二步，输出端Sout1输出第一数据电压V1，在时间T0(T0＜T)内，由于输出端Sout1与第二数据线S2是始终连通的，因此通过第二数据线S2先将第一数据电压V1传递至像素单元(A,S2)上。

第三步，在时间T1(T1＜T)内控制信号线SW1输入高电平H，开关M1保持打开状态，输出端Sout1与第一数据线S1连通，此时，输出端Sout1与第一数据线S1和第二数据线S2均连通。由于栅极线GATE A打开，输出端Sout1通过第一数据线S1和第二数据线S2，将第一数据电压V1传递至第A行中与第一数据线S1和第二数据线S2相连的像素单元(A，S1)和像素单元(A，S2)上。此时完成对像素单元(A,S2)先充电，再对像素单元(A,S1)进行充电。

第四步，在时间T2(T2＜T)内控制信号线SW1输入低电平L，开关M1在时间T2内保持关闭状态，如图6中虚线A-A所示,输出端Sout1与第一数据线S1断开连接，第一数据线S1和像素单元(A，S1)上仍保持第一数据电压V1，同时，输出端Sout1与第二数据线S2由于是直接连接的因此仍然保持连通状态。

第五步，同时在时间T2内，输出端Sout1变换输出第二数据电压V2(V2与V1可以相同也可以不同)，由于第一数据线S1与输出端Sout1之间处于断开状态，因此，由于栅极线GATE A打开，输出端Sout1通过第二数据线S2，将第二数据电压V2传递至第A行中与第二数据线S2相连的像素单元(A，S2)上。

第六步，在下一个时间T内栅极线GATE A输入低电平信号L，所在栅极线GATE A上为低电平，栅极线GATE A控制的第A行像素单元与显示区AA内的数据线断开。

由此，第一数据电压V1和第二笔数据电压V2被分别锁定在像素单元(A,S1)和像素单元(A,S2)中，并在一帧时间内保持。直至下一次栅极线GATE A打开，再重复上述第一至第六的步骤。

在本时序中，第一数据电压V1先对第A行中与第二数据线S2相连的像素单元(A，S2)进行充电，再对第A行中与第一数据线S1相连的像素单元(A，S1)进行充电，从而优化了控制时序。

对于时序1和时序2，其中像素单元(A,S1)上的数据电压由开关M1的关断时刻决定，像素单元(A,S2)上的数据电压由栅极线Gate A的关断时刻决定。

在本实施例1中，简化了设置输出端Sout1与第二数据线S2的开关M2和控制信号线SW2，仅设置一组与第一数据线S1连接的开关M1和控制信号线SW1，从而可以节约面板布局面积，有效的改善现有的MUX电路设计。

实施例2

如图7所示，驱动电路设计为MUX1：3，本实施例2的驱动电路在源极驱动器(S-Driver)的输出端与显示区AA的数据线之间设置了两个电路开关模块，一个输出模块包括一个输出端Sout1、三条数据线(分别是第一数据线S1、第二数据线S2以及第三数据线S3)以及两个电路开关模块(分别是第一电路开关模块和第二电路开关模块)，其中，第一数据线S1、第二数据线S2以及第三数据线S3可以是相邻的，也可以是部分相邻或相互间隔的三条数据线。

第一电路开关模块包括开关M1和控制信号线SW1，第二电路开关模块包括开关M2和控制信号线SW2。其中，输出端Sout1与第三数据线S3直接相连；开关M1位于输出端Sout1与第一数据线S1之间,输出端Sout1与第一数据线S1通过开关M1连接；开关M2位于输出端Sout1与第一数据线S2之间，输出端Sout1与第二数据线S2通过开关M2连接。开关M1的栅极连接控制信号线SW1，开关M1的源极连接第一数据线S1，开关M1的漏极连接输出端Sout1；开关M2的栅极连接控制信号线SW2，开关M2的源极连接第二数据线S2，开关M2的漏极连接输出端Sout1。

控制信号线SW1和SW2上有不断变化的控制信号，用来控制开关M1和开关M2的打开和关闭。开关M1和开关M2分别用来控制源极驱动器与第一数据线S1和第二数据线S2的通断，从而控制源极驱动器将正确的电压送入正确的像素单元内。当控制开关M1、M2打开时，通过开关M1、M2，第一数据线S1、第二数据线S2与输出端Sout1连接，使得输出端Sout1与第一数据线S1、第二数据线S2处于连通状态；当控制开关M1、M2关闭时，输出端Sout1与第一数据线S1、第二数据线S2处于断开状态。其中输出端Sout1与第三数据线S3直接相连，因此，输出端Sout1与第三数据线S3始终处于连通状态。

当控制信号线SW1为高电平H、控制信号线SW2为低电平L时，开关M1打开、开关M2关闭，则输出端Sout1与第一数据线S1和第三数据线S3连接，与第二数据线S2断开连接。

当控制信号线SW1为低电平L、控制信号线SW2为高电平H时，开关M1关闭、开关M2打开,则输出端Sout1与第二数据线S2和第三数据线S3连接，与第一数据线S1断开连接。

当控制信号线SW1和控制信号线SW2均为低电平L时，则输出端Sout仅与第三数据线S3连接，与第一数据线S1和第二数据线S2均断开连接。

开关M1和开关M2不会同时打开，仅是一个打开一个关闭，或者两个都关闭。

对于本实施例2的驱动电路，同样可以采用三种不同的控制时序。

时序1，如图8所示：

第一步，栅极线GATE A(A+1≤N)输入高电平信号H的时间为T(T＝T1+T2+T3)，在时间T内栅极线GATE A为高电平，栅极线GATE A控制的第A行像素单元与显示区AA内的数据线连通。

第二步，在时间T1内控制信号线SW1输入高电平H且控制信号线SW2输入低电平L，此时开关M1打开且开关M2关闭，输出端Sout1与第一数据线S1和第三数据线S3连通，与第二数据线S2断开连接。同时由于栅极线GATE A打开，输出端Sout1通过第一数据线S1和第三数据线S3，将第一数据电压V1传递至像素单元(A,S1)和像素单元(A,S3)上，从而使像素单元(A，S1)和像素单元(A，S3)能够同时充电。

第三步，在时间T2内控制信号线SW1输入低电平L且控制信号线SW2输入高电平H，此时开关M1关闭且开关M2打开，输出端Sout1与第二数据线S2和第三数据线S3连通，与第一数据线S1断开连接。同时由于栅极线GATE A打开，输出端Sout1通过第二数据线S2和第三数据线S3，将第二数据电压V2传递至像素单元(A,S2)和像素单元(A,S3)上，从而使像素单元(A，S2)和像素单元(A，S3)能够同时充电。

第四步，在时间T3内控制信号线SW1、SW2均输入低电平L，此时开关M1、M2均关闭，输出端Sout1与第一数据线S1和第二数据线S2均断开，第一数据线S1及像素单元(A,S1)上还保持第一数据电压V1，第二数据线S2及像素单元(A,S2)上还保持第二数据电压V2。并且由于输出端Sout1与第三数据线S3是直接连接的，因此仍然保持连通状态。

第五步，同时在时间T3内，输出端Sout1变换输出第三数据电压V3，由于输出端Sout1仅和第三数据线S3连通，因此输出端Sout1通过第三数据线S3，将第三数据电压V3传递至像素单元(A,S3)上。

第六步，在下一个时间T内栅极线GATE A输入低电平信号L，所在栅极线GATE A上为低电平，栅极线GATE A控制的第A行像素单元与显示区AA内的数据线断开。

由此，在第六步之后，第一数据电压V1、第二数据电压V2以及第三数据电压V3被分别锁定在像素单元(A,S1)、像素单元(A,S2)和像素单元(A,S3)上，并在一帧时间内保持。直至栅极线GATE A下一次打开，重复上述第一至第六的步骤。

时序2，如图9所示：

在时序1的基础上，完成时序1的第一步后，对于时序1的第二步，时间T1由时间TO1和时间T11组成，在时间T1内，输出端Sout1输入第一数据电压V1。在时间T01内，控制信号线SW1和控制信号线SW2均输入低电平L，开关M1和开关M2均关闭，输出端Sout1与第一数据线S1和第二数据线S2断开连接。由于输出端Sout1和第三数据线S3是直接连接的，因此在时间T01内输出端Sout1先通过第三数据线S3将第一数据电压V1传递至像素单元(A,S3)上；在时间T11内控制信号线SW1输入高电平H且控制信号线SW2输入低电平L，此时开关M1打开且开关M2关闭，输出端Sout1与第一数据线S1和第三数据线S3连通，与第二数据线S2断开连接。因此在时间T11内输出端Sout1通过第一数据线S1和第三数据线S3，将第一数据电压V1传递至像素单元(A,S1)和像素单元(A,S3)上。然后再进行时序1的剩余步骤。

在本时序中，第一数据电压V1先对第A行中与第三数据线S3相连的像素单元(A，S3)进行充电，再对第A行中与第一数据线S1相连的像素单元(A，S1)进行充电，从而优化了控制时序。

时序3，如图10所示：

在时序2的基础上，完成时序2的第一步、第二步以后，对于时序2的第三步，时间T2由时间TO2和时间T22组成，在时间T2内，输出端Sout1输入第二数据电压V2。在时间T02内，控制信号线SW1和控制信号线SW2均输入低电平L，开关M1和开关M2均关闭，输出端Sout1与第一数据线S1和第二数据线S2断开连接。由于输出端Sout1和第三数据线S3是直接连接的，因此在时间T02内输出端Sout1先通过第三数据线S3将第二数据电压V2传递至像素单元(A,S3)上；在时间T22内控制信号线SW1输入低电平L且控制信号线SW2输入高电平H，此时开关M2打开且开关M1关闭，输出端Sout1与第二数据线S2和第三数据线S3连通，与第一数据线S1断开连接。因此在时间T22内输出端Sout1通过第二数据线S2和第三数据线S3，将第二数据电压V2传递至像素单元(A,S2)和像素单元(A,S3)上。然后再进行时序2的剩余步骤。

在本时序中，第二数据电压V2先对第A行中与第三数据线S3相连的像素单元(A，S3)进行充电，再对第A行中与第二数据线S2相连的像素单元(A，S2)进行充电，从而优化了控制时序。

对于本实施例2的时序1、时序2和时序3，其中像素单元(A,S1)和像素单元(A,S2)上的数据电压分别由开关M1和开关M2的关断时刻决定，像素单元(A,S3)上的数据电压由栅极线Gate A的关断时刻决定。

在本实施例2中，简化了设置输出端Sout1与第三数据线S3的开关M3和控制信号线SW3，仅设置一组与第一数据线S1连接的开关M1和控制信号线SW1以及一组与第二数据线S2连接的开关M2和控制信号线SW2，从而可以节约面板布局面积，有效的改善现有的MUX电路设计。

本发明通过减少设置一组电路开关模块，特别是最后一组电路开关模块，减少了面板尺寸，并通过搭配特定时序防止MUX错充，优化了MUX的电路设计。

应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。

Claims (10)

1.一种用于显示装置的驱动电路，显示装置包括显示面板、以及与显示面板连接的控制装置、位于显示面板内且纵横交错的多条栅极线和多条数据线；

所述控制装置包括与多条栅极线至少一端连接的栅极驱动装置、与多条数据线连接的源极驱动器以及与源极驱动器连接的电路板；所述源极驱动器具有与多条数据线连接的多个输出端，其特征在于，

所述驱动电路包括多个输出模块，所述输出模块包括一个输出端、至少两条数据线以及至少一个电路开关模块，所述至少两条数据线中的一条数据线与所述输出端连接；

所述电路开关模块包括开关和控制信号线，所述开关与所述输出端和所述至少两条数据线中的其余数据线连接，所述开关与所述控制信号线连接。

2.根据权利要求1所述的驱动电路，其特征在于，所述电路开关模块位于所述输出端与所述其余数据线之间。

3.根据权利要求2所述的驱动电路，其特征在于，所述开关的栅极与所述控制信号线连接，所述开关的源漏极分别连接数据线和输出端。

4.根据权利要求3所述的驱动电路，其特征在于，每个输出模块包括一个输出端、第一数据线和第二数据线以及一个电路开关模块，第二数据线与所述输出端连接，第一数据线与所述开关的源极连接，输出端与所述开关的漏极连接。

5.根据权利要求4所述的驱动电路，其特征在于，所述控制信号线输入高电平，所述输出端与第一数据线和第二数据线均连通，所述控制信号线输入低电平，所述输出端与第一数据线断开，与第二数据线连通。

6.根据权利要求4所述的驱动电路，其特征在于，与第一数据线连接的像素单元上的数据电压由所述开关的关断时刻决定，与第二数据线连接的像素单元上的数据电压由所在行的栅极线的关断时刻决定。

7.根据权利要求1所述的驱动电路，其特征在于，每个输出模块包括一个输出端、第一条数据线、第二条数据线、第三条数据线以及两个电路开关模块，

其中，两条数据线分别通过一个开关与输出端连接，所述电路开关模块控制所述源极驱动器与该数据线之间的通断，另一条数据线直接与输出端连接。

8.一种如权利要求1-7任一项所述的显示装置的驱动电路的驱动方法，其特征在于，包括以下步骤：

第一步，栅极线输出高电平信号，该栅极线控制的像素单元与数据线连通；

第二步，每次保持一个开关打开，并关闭其余开关，使输出端每次仅与两条数据线连通，所述两条数据线包括与输出端直接连接的数据线以及开关处于打开状态的数据线；输出端将一笔数据电压同时传递至该条栅极线控制的与所述两条数据线相连的像素单元上，直到每条设有开关的数据线均被传递一笔数据电压；

第三步，同时关闭所有开关，输出端与设有开关的数据线均断开，该设有开关的数据线以及该条栅极线控制的与该设有开关的数据线相连的像素单元上保持数据电压，并且输出端仅和与其直接连接的数据线连通；

第四步，所述输出端变换输出一笔数据电压，并且将该数据电压传递至该条栅极线控制的与上述数据线相连的像素单元上；

第五步，栅极线输出低电平信号，该栅极线控制的像素单元与数据线断开。

9.根据权利要求8所述的驱动方法，其特征在于，在所述第二步中，对于和所述输出端直接连接的数据线，每次先通过所述输出端将一笔数据电压传递该栅极线控制的与上述数据线相连的像素单元上。

10.根据权利要求8或9所述的驱动方法，其特征在于，每笔所述数据电压分别锁定在该条栅极线控制的与数据线相连的像素单元上，并在一帧时间内保持。