CN104952400A - 针对显示面板驱动器和显示设备的驱动容量控制 - Google Patents

Abstract

本发明涉及针对显示面板驱动器和显示设备的驱动容量控制。一种显示设备包括：显示面板；以及驱动器。所述显示面板包括：在第一方向上延伸的第一至第三互连件，每一个互连件均具有连接到所述驱动器的第一端部；子像素，其被连接到第一互连件并用于图像显示；以及桥互连件，其在第二和第三互连件中的每一个的第二端部处连接第二和第三互连件，所述第二端部被远离所述驱动器地定位。所述驱动器包括：第一驱动电路，其驱动第一互连件；第二驱动电路，其驱动第二互连件的第一端部；以及驱动容量控制部，其从第三互连件的第一端部接收第一输出信号并响应于所述第一输出信号的波形而控制所述第一驱动电路的驱动容量。

Description

针对显示面板驱动器和显示设备的驱动容量控制

交叉引用

本申请要求于2014年3月25日提交的日本专利申请No. 2014–061660的优先权，该日本专利申请的公开被通过引用结合到本文中。

技术领域

本发明涉及显示面板驱动器和显示设备，并且特别地涉及用于驱动在显示面板上提供的互连件的驱动电路的驱动容量的调整。

背景技术

用于驱动诸如液晶显示面板之类的显示面板的源极线（也被称为“信号线”和“数据线”）的源极驱动器被要求在特定时间内（例如，在每个水平同步时段中的显示时段内）将驱动电压写入到所选像素中。针对高分辨率显示面板减少被分配用于将驱动电压写入到各个像素中的持续时间，这是由于驱动电压在有限时间段内被写入到大量像素中。在这种情况下，有必要增加将驱动电压写入到像素中的驱动电路（即，驱动源极线的驱动电路）的驱动容量。另一方面，当驱动电路的驱动容量过大时，显示设备的功耗不必要地增加。功耗的增加不是优选的，尤其是对于移动设备，其需要减少的功耗。另外，驱动电路的过大驱动容量可能引起过冲，并且因此，过多的驱动容量在这点上也不是优选的。

该讨论也适用于对显示面板的栅极线（也被称为“扫描线”和“数位线”）进行驱动的栅极驱动器。

如由此讨论的那样，如果对在显示面板上提供的互连件进行驱动的驱动电路的驱动容量被适当地调整，则将是有利的。图1图示了驱动电路的驱动容量、驱动波形（要被驱动的互连件上的电压电平的波形）和功耗之间的关系。当驱动电路的驱动容量小时，该互连件上的电压电平在驱动该互连件时缓慢地变化，但功耗小。另一方面，当驱动电路的驱动容量大时，该互连件上的电压电平在驱动该互连件时快速地变化，但功耗大。驱动电路的驱动容量被期望考虑期望驱动波形和功耗来加以确定。

一个问题是：由于工艺引起的变化，驱动电路的适当驱动容量可能取决于每个显示面板。由于工艺引起的变化，源极线和栅极线的延迟特性可能取决于每个显示面板。这意味着：驱动电路的适当驱动容量可能取决于每个显示面板而不同。因此，即使驱动电路的驱动容量被设定成被认为在显示面板驱动器的设计、制造或检查中适当的值，驱动容量也未必对于在显示设备上实际安装的显示面板来说适当。

日本专利申请公开No. H11–242205 A公开了一种用于通过使用作为扩展栅极信号线的虚信号线、虚源极线、虚TFT（薄膜晶体管）和Δv检测线来获得最优对电极（counter electrode）驱动信号的技术。

发明内容

因此，本发明的目的是提供一种用于适当地调整对在显示面板上设置的互连件进行驱动的驱动电路的驱动容量的技术。

在本发明的一个方面中，一种显示设备包括显示面板和驱动器。所述显示面板包括：第一互连件，其被连接至用于图像显示的多个子像素；第二互连件和第三互连件，其均被连接至不用于图像显示的多个子像素；以及桥互连件，其连接所述第二互连件和所述第三互连件。所述驱动器包括驱动所述第一互连件的驱动电路。当所述第二互连件被驱动时，根据从所述第三互连件输出的输出信号的波形控制所述驱动电路的驱动容量。

本发明提供了一种用于适当地调整对在显示面板上设置的互连件进行驱动的驱动电路的驱动容量的技术。

附图说明

本发明的上述和其他优势和特征将从与附图结合而作出的以下描述中更加显而易见，在附图中：

图1是图示了驱动电路的驱动容量、驱动波形（要被驱动的互连件上的电压电平的波形）和功耗之间的关系的表；

图2是图示了根据本发明的第一实施例的液晶显示设备的示例性配置的框图；

图3是在概念上图示了子像素的示例性配置的电路图；

图4在概念上图示了根据第一实施例的与源极线的延迟特性的测量和源极线的驱动相关的、液晶显示设备的源极驱动器IC的电路块的示例性配置；

图5是图示了根据第一实施例的源极驱动电路、驱动电路和延迟计算块的配置的示例的框图；

图6是图示了输出放大器的配置的示例的电路图；

图7是图示了驱动容量控制电路的配置的示例的电路图；

图8是图示了根据第一实施例的用于调整源极驱动电路的输出放大器的驱动容量的示例性过程的流程图；

图9是图示了根据第一实施例的驱动电路和延迟计算块的示例性操作的定时图；

图10是图示了根据第一实施例的液晶显示设备的配置的变形的框图；

图11在概念上图示了被适配成调整用于驱动栅极线的驱动电路的驱动容量的栅极驱动器IC的配置的示例；

图12是图示了图11中所图示的栅极驱动器IC的栅极驱动电路、驱动电路和延迟计算块的配置的示例的框图；

图13是图示了用于调整图11中所图示的栅极驱动器IC的栅极驱动电路的输出电路的驱动容量的示例性过程的流程图；

图14是图示了图11中所图示的栅极驱动器IC的驱动电路和延迟计算块的示例性操作的定时图；

图15是图示了根据本发明的第二实施例的源极驱动电路、驱动电路和延迟计算块的配置的示例的框图；

图16是图示了根据第二实施例的驱动电路和延迟计算块的示例性操作的定时图；

图17是具体地图示了根据第二实施例的延迟计算块的驱动容量调整逻辑电路的示例性配置的框图；

图18是图示了根据第二实施例的用于调整源极驱动电路的输出放大器的驱动容量的示例性过程的流程图；

图19是图示了根据第二实施例的驱动电路和延迟计算块的示例性操作的定时图；

图20是图示了根据本发明的第三实施例的液晶显示设备的示例性整个配置的框图；

图21是图示了根据第三实施例的嵌入有TPC（触摸面板控制器）的源极驱动器IC的源极驱动器部的示例性配置的框图；

图22是图示了根据第三实施例的嵌入有TPC的源极驱动器IC的触摸面板控制器部的配置的细节的框图；

图23是图示了根据第三实施例的源极驱动电路的输出放大器的驱动容量被调整的定时（数字波形数据由A/D转换器生成的定时）的示例的定时图；

图24是图示了根据第三实施例的源极驱动电路的输出放大器的驱动容量被调整的定时（数字波形数据由A/D转换器生成的定时）的另一示例的定时图；以及

图25是图示了根据第三实施例的源极驱动电路的输出放大器的驱动容量被调整的定时（数字波形数据由A/D转换器生成的定时）的又一示例的定时图。

具体实施方式

下面将参考附图来描述本发明的优选实施例。

（第一实施例）

图2是图示了根据本发明的第一实施例的液晶显示设备10的示例性配置的框图。液晶显示设备10包括液晶显示面板1和源极驱动器IC 2，并被配置成响应于从应用处理器3接收的图像数据和控制数据而驱动液晶显示面板1。

液晶显示面板1包括像素布置区4和GIP（面板中栅极）电路5。像素布置区4包括多个源极线6（也被称为信号线或数据线）、多个栅极线7（也被称为扫描线或地址线）以及被布置成行和列的子像素11。源极线6和栅极线7被提供以彼此垂直地相交。栅极线7延伸的方向在下文中可以被称为“水平方向”，并且，源极线6延伸的方向在下文中可以被称为“垂直方向”。在垂直方向上延伸的源极线6被排列在水平方向上，并且，在水平方向上延伸的栅极线7被排列在垂直方向上。子像素11中的每一个显示红色（R）、绿色（G）和蓝色（B）之一，并且，液晶显示面板1中的每个像素包括分别显示红色（R）、绿色（G）和蓝色（B）的三个子像素11。GIP电路5响应于从源极驱动器IC 2供给的栅极控制信号S_GIP而驱动栅极线7。可以利用例如COG（玻璃上电路）技术将GIP电路5集成在液晶显示面板1上。

图3是图示了子像素11的配置的示例的电路图。该电路图在概念上图示了子像素11的结构。每个子像素11包括TFT（薄膜晶体管）12和像素电极13。TFT 12的源极、栅极和漏极分别被连接至源极线6、栅极线7和像素电极13。像素电极13与液晶显示面板1的对电极14（也被称为公共电极）相对，并且，像素电极13与对电极14之间的空间被填充有液晶。尽管对电极14被图示为针对图3中的子像素11中的每一个而单独地提供，但是本领域中的普通技术人员将理解，在实际实现中提供由多个子像素11共享的一个公共对电极14（最典型地，一个对电极14由整个液晶显示面板1的子像素11共享）。

参考回图2，像素布置区4进一步包括两个虚源极线6A和6B以及两个特性测量源极线6C和6D。虚源极线6A和6B以及两个特性测量源极线6C和6D具有与源极线6相同的结构，并且，如源极线6的情况那样，子像素11被连接至虚源极线6A和6B以及两个特性测量源极线6C和6D。然而，应当注意，被连接至虚源极线6A和6B以及特性测量源极线6C和6D的子像素11不用于图像显示。虚源极线6A和6B位于像素布置区4在水平方向上的两端附近，并且，源极线6以及特性测量源极线6C和6D被提供在虚源极线6A和6B之间。虚源极线6A和6B被提供以解决在液晶显示面板1上形成源极线的过程中引起的变化。通常，在液晶显示面板上形成源极线和栅极线的过程是通过蚀刻来执行的。在蚀刻中，位于两端处的源极线和栅极线可以被形成为具有与位于中间的源极线和栅极线不同的尺寸（例如，宽度）。这意味着：位于两端处的源极线和栅极线可以具有与位于中间的源极线和栅极线不同的特性。虚源极线6A和6B有效地解决了该问题。

像素布置区4进一步包括两个虚栅极线7A和7B。虚栅极线7A和7B被提供以解决在液晶显示面板1上形成栅极线的过程中引起的变化，如虚源极线6A和6B的情况那样。虚栅极线7A和7B位于像素布置区4在垂直方向上的两端附近，并且，栅极线7被提供在虚栅极线7A和7B之间。虚栅极线7A和7B具有与栅极线7相同的结构，并且，如栅极线7的情况那样，子像素11被连接至虚栅极线7A和7B。然而，应当注意，被连接至虚栅极线7A和7B的子像素11不用于图像显示。

特性测量源极线6C和6D是用于测量液晶显示面板1的特性（尤其是源极线6的延迟特性）的互连件。特性测量源极线6C和6D的相应的一端被连接至源极驱动器IC 2，并且，特性测量源极线6C和6D的远离源极驱动器IC 2定位的相应的另一端经由桥互连件8与彼此连接。当将信号输入到特性测量源极线6D的连接至源极驱动器IC 2的端部时，从特性测量源极线6C的连接至源极驱动器IC 2的端部输出信号。在本实施例中，特性测量源极线6C和6D彼此邻近，并且因此，与特性测量源极线6C和6D的长度相比，桥互连件8的长度极小。注意，桥互连件8不需要被连接至特性测量源极线6C和6D的精确端部；桥互连件8可以被连接在特性测量源极线6C和6D的端部附近。

在本实施例中，如稍后所描述的那样，从源极驱动器IC 2输出的阶跃信号被输入到特性测量源极线6D，并且，从特性测量源极线6C输出的输出信号的波形被观察到。响应于输出信号的波形而调整对源极驱动器IC 2的源极线6进行驱动的驱动电路的驱动容量，从而优化驱动电路的驱动容量。

尽管在图2中所图示的配置中特性测量源极线6C和6D与虚源极线6A邻近，但是特性测量源极线6C和6D可以被提供在虚源极线6A和6B之间的任何位置处。然而，应当注意，当不用于图像显示的特性测量源极线6C和6D被提供在像素布置区4的中间的位置处时，可以在特性测量源极线6C和6D被提供在像素布置区4上显示的图像中的位置处观察到线。因此，优选的是，特性测量源极线6C和6D被与虚源极线6A或6B邻近地定位。

图4在概念上图示了与从特性测量源极线6C输出的信号的波形的观察和源极线6的驱动相关的源极驱动器IC 2的电路块的示例性配置。源极驱动器IC 2包括源极输出21、源极驱动电路22、测量输出焊盘23、驱动电路24、测量输入焊盘25和延迟计算块26。源极输出21是连接至源极线6的外部连接焊盘。注意，当源极输出21彼此区别时，下标可以被附着于附图标记“21”。尽管在图4中仅示出了两个源极输出21₁和21₂，但是本领域技术人员将意识到，可以在实际实现中提供大量源极输出。源极驱动电路22对连接至源极输出21的源极线6进行驱动。

测量输出焊盘23是连接至特性测量源极线6D的外部连接焊盘，并且，驱动电路24对连接至测量输出焊盘23的特性测量源极线6D进行驱动。如稍后所描述的那样，驱动电路24被用于在源极线6的延迟特性的测量中将阶跃信号供给到特性测量源极线6D。

测量输入焊盘25是连接至特性测量源极线6C的外部连接焊盘，并且，延迟计算块26观察从连接至测量输入焊盘25的特性测量源极线6C输出的输出信号的波形。延迟计算块26作为驱动容量控制部来进行操作，该驱动容量控制部用于响应于从特性测量源极线6C输出的输出信号的波形而对驱动源极线6的源极驱动电路22的驱动容量进行调整。

在本实施例中，延迟计算块26测量源极线6的延迟特性，该延迟特性是从自特性测量源极线6C输出的输出信号的波形获得的信息。源极线6的延迟特性是用于适当地调整对源极线6进行驱动的源极驱动电路22的驱动容量的有用信息。

更具体地，延迟计算块26测量跨越特性测量源极线6C和6D以及桥互连件8的延迟时间。由于将特性测量源极线6C和6D相连接的桥互连件8的长度与特性测量源极线6C和6D的长度相比极小，所以延迟计算块26基本上测量跨越特性测量源极线6C和6D的延迟时间。另外，由于特性测量源极线6C和6D具有与源极线6相同的结构，并且如源极线6的情况那样，子像素11被连接至特性测量源极线6C和6D，所以特性测量源极线6C和6D有效地模拟用于图像显示的源极线6。因此，跨越特性测量源极线6C和6D的延迟时间反映了用于图像显示的源极线6的延迟特性，并且，可以通过响应于跨越特性测量源极线6C和6D的延迟时间而调整用于驱动源极线6的源极驱动电路22的驱动容量来适当地调整驱动容量。

尽管在图2和4中所图示的配置中驱动电路24驱动特性测量源极线6D并且延迟计算块26观察从特性测量源极线6C输出的输出信号的波形，但是可以修改配置使得驱动电路24驱动特性测量源极线6C并且延迟计算块26观察从特性测量源极线6D输出的输出信号的波形。

图5是图示了源极驱动电路22、驱动电路24和延迟计算块26的配置的示例的框图。源极驱动电路22包括输出开关41、输出放大器42、D/A转换器43和驱动容量控制电路44。注意，当输出开关41彼此区别时，下标可以被附着于附图标记“41”。在图5中，图示了两个输出开关41₁和41₂。类似地，当输出放大器42和D/A转换器43彼此区别时，下标可以被附着于附图标记“43”。

输出开关41被设置在输出放大器42的输出与源极输出21之间，以响应于控制信号S_SW将输出放大器42的输出与源极输出21电连接或将输出放大器42的输出从源极输出21电断开。当要驱动被连接至源极输出21的源极线6时，输出开关41将输出放大器42电连接至源极输出21。

输出放大器42输出与从D/A转换器43接收的灰度电压相对应的电压（基本上，与其相同的电压）。输出放大器42均被配置为电压跟随器。从输出放大器42输出的电压被用作用于驱动源极线6的驱动电压。如稍后所描述的那样，输出放大器42被配置成使得其驱动容量是可调整的。

D/A转换器43对作为数字数据的图像数据执行数模转换，以输出与由图像数据指示的子像素11的灰度级相对应的模拟灰度电压。

驱动容量控制电路44控制源极驱动电路22的输出放大器42的驱动容量。在本实施例中，如稍后所描述的那样，驱动容量控制电路44通过调整被供给到每个输出放大器42的偏置电压来控制输出放大器42的驱动容量。根据从延迟计算块26供给的驱动容量指定值D_DRV1来执行由驱动容量控制电路44对驱动容量的控制。这里，驱动容量指定值D_DRV1是指定输出放大器42的驱动容量的值。

示意性地，源极驱动电路22在下面描述的操作中驱动源极线6。当源极线6被驱动时，输出开关41被设定成接通状态。另外，指示被连接至与源极输出21_i相连接的源极线6的子像素11的灰度级的图像数据D_i被输入到D/A转换器43_i（i=1, 2, …），并且，D/A转换器43_i输出与由图像数据D_i指示的灰度级相对应的灰度电压。输出放大器42_i输出与从D/A转换器43_i接收的灰度电压相对应的驱动电压（基本上，与其相同的电压）。从输出放大器42_i输出的驱动电压被输出到连接至源极输出21_i的源极线6，并被写入到连接至该源极线6和所选栅极线7的子像素11中。

驱动电路24包括输出开关45、输出放大器46、输出控制电路47和驱动容量控制电路48。输出开关45被连接在输出放大器46的输出与测量输出焊盘23之间，并且响应于从输出控制电路47供给的控制信号将输出放大器46的输出与测量输出焊盘23电连接或将输出放大器46的输出从测量输出焊盘23电断开。当连接至测量输出焊盘23的特性测量源极线6D被驱动时，输出开关45将输出放大器46电连接至测量输出焊盘23。

输出放大器46被形成为电压跟随器，并输出与从输出控制电路47接收的电压相对应的电压（基本上，与其相同的电压）。输出放大器46具有与源极驱动电路22的输出放大器42相同的配置。如稍后所描述的那样，输出放大器46被配置成使得其驱动容量是可调整的。

输出控制电路47响应于阶跃输出信号S_STEP1而控制输出开关45和输出放大器46。这里，阶跃输出信号S_STEP1是指示将阶跃信号输出到特性测量源极线6D的控制信号。当在测量跨越特性测量源极线6C和6D以及桥互连件8的延迟时间时使阶跃输出信号S_STEP1有效时，输出控制电路47将预定电压供给到输出放大器46的输入，并接通输出开关45。这允许经由测量输出焊盘23将来自输出放大器46的阶跃信号供给到特性测量源极线6D。

驱动容量控制电路48控制输出放大器46的驱动容量。在本实施例中，如下面所描述的那样，驱动容量控制电路48调整被供给到输出放大器46的偏置电压，从而控制输出放大器46的驱动容量。根据从延迟计算块26供给的驱动容量指定值D_DRV2来执行由驱动容量控制电路48对驱动容量的控制。驱动容量指定值D_DRV2是指定输出放大器46的驱动容量的值。

延迟计算块26包括比较器51、计数器52、存储器53、比较器54、控制逻辑电路55和驱动容量调整寄存器56。

比较器51经由测量输入焊盘25接收从特性测量源极线6C输出的输出信号，并将所接收到的输出信号的电压电平与预定的阈值电平V_REF1进行比较。比较器51的输出信号指示从特性测量源极线6C输出的输出信号的电压电平与阈值电平V_REF1之间的比较结果。在本实施例中，当从特性测量源极线6C输出的输出信号的电压电平高于阈值电平V_REF1时，比较器51使其输出信号有效。

计数器52对时钟信号CLK进行计数（即，与时钟信号CLK同步地对计数器52所保持的计数值进行递增计数），并将计数值输出到比较器54的一个输入。计数器52的计数操作的开始由阶跃输出信号S_STEP1控制；当使阶跃输出信号S_STEP1有效时，计数器52开始计数操作。另一方面，计数器52的计数操作的停止由比较器51的输出信号控制；当使比较器51的输出信号有效时，计数器52停止计数操作。由于如上所述当从特性测量源极线6C输出的输出信号的电压电平高于阈值电平V_REF1时使比较器51的输出信号有效，所以当从特性测量源极线6C输出的输出信号的电压电平变得高于阈值电平V_REF1时，计数器52停止计数操作。

在计数器52停止计数操作时的时间处的计数值对应于特性测量源极线6C和6D以及桥互连件8的延迟时间。当特性测量源极线6C和6D以及桥互连件8的延迟时间增加时，在计数操作被停止时的时间处的计数值增加，并且，当特性测量源极线6C和6D以及桥互连件8的延迟时间减小时，在计数操作被停止时的时间处的计数值减小。计数器52将在计数操作被停止时的时间处的计数值供给到比较器54作为延迟量输出D_DELAY1。如稍后所描述的那样，基于特性测量源极线6C和6D以及桥互连件8的延迟时间（即，延迟量输出D_DELAY1）来调整源极驱动电路22的输出放大器42的驱动容量。

存储器53保持与特性测量源极线6C和6D以及桥互连件8的参考延迟时间（期望延迟时间）相对应的参考值D_REF1。由存储器53保持的参考延迟时间由用户设定。详细地，描述参考值D_REF1的用户设定数据D_USER1被外部馈送（例如，从应用处理器3）到源极驱动器IC 2，并且，在用户设定数据D_USER1中描述的参考值D_REF1被写入到存储器53中。

比较器54将从计数器52接收的延迟量输出D_DELAY1与从存储器53接收的参考值D_REF1进行比较。比较器54的输出信号对应于延迟量输出D_DELAY1与参考值D_REF1之间的比较结果。

控制逻辑电路55响应于比较器54的输出信号而调整由驱动容量调整寄存器56保持的寄存器值。由驱动容量调整寄存器56保持的寄存器值包括：驱动容量指定值D_DRV1，其指定源极驱动电路22的输出放大器42的驱动容量；以及驱动容量指定值D_DRV2，其指定驱动电路24的输出放大器46的驱动容量。驱动容量指定值D_DRV1被供给到源极驱动电路22的驱动容量控制电路44，并且，驱动容量指定值D_DRV2被供给到驱动电路24的驱动容量控制电路48。

图6是图示了输出放大器42的配置的示例的电路图。输出放大器42均包括差分级61和输出级62。

差分级61包括PMOS晶体管MP11至MP13和NMOS晶体管MN11至MN13。

PMOS晶体管MP11和MP12形成差分晶体管对。PMOS晶体管MP11和MP12的源极被共同连接至差分级61的节点N11，并且，其漏极被分别连接至输出级62的节点N23和N24。PMOS晶体管MP11的栅极被连接至输入端子IN，并且，PMOS晶体管MP12的栅极被连接至输出端子OUT。

PMOS晶体管MP13作为将恒定电流I2供给到由PMOS晶体管MP11和MP12形成的差分晶体管对的恒定电流源来进行操作。PMOS晶体管MP13的源极被连接至具有电源电平V_DD的正电力线64，并且，PMOS晶体管MP13的漏极被连接至节点N11（即，PMOS晶体管MP11和MP12的源极）。偏置电压BIP1被供给到PMOS晶体管MP13的栅极。

NMOS晶体管MN11和MN12形成另一差分晶体管对。NMOS晶体管MN11和MN12的源极被共同连接至差分级61的节点N12，并且，NMOS晶体管MN11和MN12的漏极被分别连接至输出级62的节点N21和N22。NMOS晶体管MN11的栅极被连接至输入端子IN，并且，NMOS晶体管MN12的栅极被连接至输出端子OUT。

NMOS晶体管MN13作为将恒定电流I3供给到由NMOS晶体管MN11和MN12形成的差分晶体管对的恒定电流源来进行操作。NMOS晶体管MN13的源极被连接至具有接地电平V_SS的负电力线63，并且，NMOS晶体管MN13的漏极被连接至节点N12（即，NMOS晶体管MN11和MN12的源极）。偏置电压BIN1被供给到NMOS晶体管MN13的栅极。

输出级62包括PMOS晶体管MP21至MP25和NMOS晶体管MN21至MN25。

PMOS晶体管MP21和MP22形成电流镜（current mirror）。PMOS晶体管MP21和MP22的源极被共同连接至正电力线64，并且，PMOS晶体管MP21和MP22的漏极被分别连接至节点N21和N22。PMOS晶体管MP21和MP22的栅极被共同连接至节点N22（即，PMOS晶体管MP22的漏极）。

NMOS晶体管MN21和MN22形成另一电流镜。NMOS晶体管MN21和MN22的源极被共同连接至负电力线63，并且，NMOS晶体管MN21和MN22的漏极被分别连接至节点N23和N24。NMOS晶体管MN21和MN22的栅极被共同连接至节点N24（即，NMOS晶体管MN22的漏极）。

PMOS晶体管MP23和NMOS晶体管MN23形成连接在节点N21和N23之间的浮动电流源。PMOS晶体管MP23的源极和NMOS晶体管MN23的漏极被共同连接至节点N21，并且，PMOS晶体管MP23的漏极和NMOS晶体管MN23的源极被共同连接至节点N23。

PMOS晶体管MP24和NMOS晶体管MN24形成连接在节点N22和N24之间的另一浮动电流源。PMOS晶体管MP24的源极和NMOS晶体管MN24的漏极被共同连接至节点N22，并且，PMOS晶体管MP24的漏极和NMOS晶体管MN24的源极被共同连接至节点N24。

流过这两个浮动电流源的电流取决于被供给到PMOS晶体管MP23和MP24的栅极的偏置电压BIP2以及被供给到NMOS晶体管MN23和MN24的栅极的偏置电压BIN2。

PMOS晶体管MP25和NMOS晶体管MN25作为用于驱动输出端子OUT的输出晶体管来进行操作。PMOS晶体管MP25的源极、漏极和栅极被分别连接至正电力线64、输出端子OUT和节点N21。NMOS晶体管MN25的源极、漏极和栅极被分别连接至负电力线63、输出端子OUT和节点N23。

从D/A转换器43_i输出的灰度电压被输入到输出放大器42_i的输入端子IN，并且，从输出端子OUT输出的电压被用作对连接至源极输出21_i的源极线6进行驱动的驱动电压。

输出放大器46具有与输出放大器42相同的配置。然而，应当注意，对于输出放大器46，从输出控制电路47接收的电压被输入到输入端子IN，并且，从输出端子OUT输出的电压被供给到连接至测量输出焊盘23的特性测量源极线6D。

在一个实施例中，可以通过控制分别被供给到输出放大器42和46的PMOS晶体管MP13和NMOS晶体管MN13的偏置电压BIP1和BIN1来执行输出放大器42和46的驱动容量的控制。通过控制偏置电压BIP1来调整流过PMOS晶体管MP13的电流I2（即，被供给到由PMOS晶体管MP11和MP12形成的差分晶体管对的电流），并且，通过控制偏置电压BIN1来调整流过NMOS晶体管MN13的电流I3（即，从由NMOS晶体管MN11和MN12形成的差分晶体管对汲取的电流）。驱动容量控制电路44通过控制被供给到输出放大器42的偏置电压BIP1和BIN1来控制输出放大器42的驱动容量。类似地，驱动容量控制电路48通过控制被供给到输出放大器46的偏置电压BIP1和BIN1来控制输出放大器46的驱动容量。

图7图示了被配置成控制偏置电压BIP1和BIN1的驱动容量控制电路44的配置的示例。注意，驱动容量控制电路44还具有除了偏置电压BIP1和BIN1之外还供给偏置电压BIP2和BIN2的功能。驱动容量控制电路44包括PMOS晶体管MP41至MP47、NMOS晶体管MN41和MN44至MN47、可变电流镜65和控制逻辑电路66。

NMOS晶体管MN41作为恒定电流源来进行操作。NMOS晶体管MN41的源极被连接至具有接地电平V_SS的负电力线67，并且，控制偏置电压V_CTRL被供给到NMOS晶体管MN41的栅极。

PMOS晶体管MP41和MP42形成电流镜。PMOS晶体管MP41和MP42的源极被共同连接至正电力线68，并且，PMOS晶体管MP41和MP42的栅极被共同连接至PMOS晶体管MP41的漏极。PMOS晶体管MP41的漏极被连接至NMOS晶体管MN41的漏极，并且，PMOS晶体管MP42的漏极被连接至节点N31（可变电流镜65的输入节点，稍后将对其进行描述）。

可变电流镜65生成与流到节点N31中且流过节点N32的电流成比例的电流I1。这里，可变电流镜65被配置成使得镜像比是可调整的，并且电流I1是随镜像比可调整的。

更具体地，可变电流镜65包括NMOS晶体管MN42–1至MN42–3、开关69₁至69₃、NMOS晶体管MN43–1至MN43–3以及开关70₁至70₃。NMOS晶体管MN42–1至MN42–3和MN43–1至MN43–3的栅极被共同连接至节点N31。NMOS晶体管MN42–1和开关69₁串联连接在节点N31与负电力线67之间，形成第一电流调整支路（leg）。类似地，NMOS晶体管MN42–2和开关69₂串联连接在节点N31与负电力线67之间，形成第二电流调整支路，并且，NMOS晶体管MN42–3和开关69₃串联连接在节点N31与负电力线67之间，形成第三电流调整支路。第一、第二和第三电流调整支路并联连接在节点N31与负电力线67之间。NMOS晶体管MN43–1与开关70₁串联连接在节点N32与负电力线67之间，形成第四电流调整支路。类似地，NMOS晶体管MN43–2和开关70₂串联连接在节点N32与负电力线67之间，形成第五电流调整支路，并且，NMOS晶体管MN43–3和开关70₃串联连接在节点N32与负电力线67之间，形成第六电流调整支路。第四、第五和第六电流调整支路并联连接在节点N32与负电力线67之间。

由此配置的可变电流镜65的镜像比取决于在NMOS晶体管MN42–1至MN42–3之中的所连接的开关（69₁至69₃）处于接通状态的NMOS晶体管的栅极宽度之和与在NMOS晶体管MN43–1至MN43–3之中的所连接的开关（70₁至70₃）处于接通状态的NMOS晶体管的栅极宽度之和之比。因此，可以通过控制开关69₁至69₃和70₁至70₃中的每一个的接通和关断来调整可变电流镜65的镜像比，即，电流I1。

尽管开关69₁至69₃在图7中被图示为连接在NMOS晶体管MN42–1至MN42–3的源极与负电力线67之间，但是开关69₁至69₃可以代之以连接在节点N31与NMOS晶体管MN42–1至MN42–3的漏极之间。类似地，开关70₁至70₃可以代之以连接在节点N32与NMOS晶体管MN43–1至MN43–3的漏极之间，尽管开关70₁至70₃在图7中被图示为连接在NMOS晶体管MN43–1至MN43–3的源极与负电力线67之间。

PMOS晶体管MP43和MP44形成响应于电流I1而生成偏置电压BIP1的电流镜。PMOS晶体管MP43和MP44的源极被共同连接至正电力线68，并且，其栅极被共同连接至PMOS晶体管MP43的漏极。PMOS晶体管MP43的漏极被连接至可变电流镜65的节点N32。在PMOS晶体管MP43的漏极上生成的电压被输出作为偏置电压BIP1。由于如上所述根据可变电流镜65的镜像比控制电流I1，所以根据可变电流镜65的镜像比控制偏置电压BIP1。

NMOS晶体管MN44是二极管接法的，并且被用于响应于电流I1而生成偏置电压BIN1。NMOS晶体管MN44的源极被连接至负电力线67，并且，NMOS晶体管MN44的漏极被连接至PMOS晶体管MP44的漏极。NMOS晶体管MN44的栅极被连接至其漏极，并且，在NMOS晶体管MN44的栅极上生成的电压被输出作为偏置电压BIN1。由于如上所述根据可变电流镜65的镜像比控制电流I1，所以根据可变电流镜65的镜像比控制偏置电压BIN1。

PMOS晶体管MP45至MP47和NMOS晶体管MN45至MN47形成用于根据节点N31的电压电平生成要被供给到输出放大器42的输出级62的偏置电压BIP2和BIN2的电路。NMOS晶体管MN45的源极、栅极和漏极被分别连接至负电力线67、节点N31、以及PMOS晶体管MP47的漏极。PMOS晶体管MP45和MP46形成电流镜。PMOS晶体管MP45和MP46的源极被共同连接至正电力线68，并且，PMOS晶体管MP45和MP46的栅极被共同连接至PMOS晶体管MP45的漏极。PMOS晶体管MP47的源极被连接至PMOS晶体管MP45的漏极，并且，PMOS晶体管MP47的漏极被连接至NMOS晶体管MN45的漏极。PMOS晶体管MP47是二极管接法的，并且，PMOS晶体管MP47的栅极被连接至其漏极。在PMOS晶体管MP47的栅极上生成的电压被输出作为偏置电压BIP2。NMOS晶体管MN46的漏极被连接至PMOS晶体管MP46的漏极，并且，NMOS晶体管MN46的源极被连接至NMOS晶体管MN47的漏极。NMOS晶体管MN46是二极管接法的，并且，NMOS晶体管MN46的栅极被连接至其漏极。在NMOS晶体管MN46的栅极上生成的电压被输出作为偏置电压BIN2。NMOS晶体管MN47是二极管接法的，并且，NMOS晶体管MN47的栅极被连接至其漏极。NMOS晶体管MN47的源极被连接至负电力线67。

控制逻辑电路66响应于从延迟计算块26供给的驱动容量指定值D_DRV1而调整可变电流镜65的镜像比，从而控制输出放大器42的驱动容量。控制逻辑电路66响应于驱动容量指定值D_DRV1而控制开关69₁至69₃和70₁至70₃中的每一个的接通和关断，从而调整可变电流镜65的镜像比。如上所述，根据可变电流镜65的镜像比控制偏置电压BIP1和BIN1，从而控制输出放大器42的驱动容量。

在本实施例中，驱动容量控制电路48具有与驱动容量控制电路44相同的配置。在这种情况下，驱动容量控制电路48响应于驱动容量指定值D_DRV2而控制开关69₁至69₃和70₁至70₃中的每一个的接通和关断，从而调整可变电流镜65的镜像比。如上所述，根据可变电流镜65的镜像比控制偏置电压BIP1和BIN1，从而控制输出放大器46的驱动容量。

输出放大器42和46的驱动容量的控制不限于上述方法，并且，驱动容量控制电路44和48的配置不限于上述配置。例如，可以通过调整由输出放大器42的PMOS晶体管MP13和驱动容量控制电路44的PMOS晶体管MP43形成的电流镜的镜像比来实现流过输出放大器42的PMOS晶体管MP13的电流I2的调整。在这种情况下，由输出放大器42的PMOS晶体管MP13和驱动容量控制电路44的PMOS晶体管MP43形成的电流镜可以与可变电流镜65类似地配置。例如，可以通过代替输出放大器42的PMOS晶体管MP13而提供具有串联连接的PMOS晶体管和开关的多个电流调整支路、代替PMOS晶体管MP43而提供具有串联连接的PMOS晶体管和开关的多个电流调整支路以及控制每个电流调整支路的开关来控制镜像比。

类似地，可以通过调整由输出放大器42的NMOS晶体管MN13和驱动容量控制电路44的NMOS晶体管MN44形成的电流镜的镜像比来实现流过输出放大器42的NMOS晶体管MN13的电流I3的调整。在这种情况下，由输出放大器42的NMOS晶体管MN13和驱动容量控制电路44的NMOS晶体管MN44形成的电流镜可以与可变电流镜65类似地配置。例如，可以通过代替输出放大器42的NMOS晶体管MN13而提供具有串联连接的NMOS晶体管和开关的多个电流调整支路、代替NMOS晶体管MN43而提供具有串联连接的NMOS晶体管和开关的多个电流调整支路以及控制每个电流调整支路的开关来控制镜像比。

可以通过经由调整输出放大器42和46的输出晶体管的有效栅极宽度调整输出阻抗来调整输出放大器42和46的驱动容量。更具体地，可以通过代替输出放大器42和46的输出级62的PMOS晶体管MP25而提供具有串联连接的PMOS晶体管和开关的多个电流调整支路、代替NMOS晶体管MN25而提供具有串联连接的NMOS晶体管和开关的多个电流调整支路以及控制每个电流调整支路的开关来控制输出放大器42和46的驱动容量。

接下来，给出根据本实施例的源极驱动器IC 2的示例性操作的详细描述，尤其是用于调整源极驱动电路22的输出放大器42的驱动容量的驱动电路24和延迟计算块26的操作的详细描述。

图8是图示了延迟计算块26调整源极驱动电路22的输出放大器42的驱动容量的过程的流程图，并且，图9是图示了根据本实施例的驱动电路24和延迟计算块26的操作的定时图。

在本实施例中，当阶跃信号被输入到特性测量源极线6D的连接至测量输出焊盘23的端部时，响应于从特性测量源极线6C的连接至测量输入焊盘25的端部输出的输出信号的波形而调整输出放大器42的驱动容量。更具体地，根据从特性测量源极线6C输出的输出信号来计算跨越特性测量源极线6C和6D以及桥互连件8的延迟时间，并且，响应于跨越特性测量源极线6C和6D以及桥互连件8的延迟时间而调整输出放大器42的驱动容量。在本实施例中，输出放大器42的驱动容量被调整成使得跨越特性测量源极线6C和6D以及桥互连件8的延迟时间变为接近于与被设定到存储器53的参考值D_REF1相对应的参考延迟时间的值。在下文中，描述根据本实施例的调整输出放大器42的驱动容量的过程。

根据本实施例的调整输出放大器42的驱动容量的过程开始于初始化（步骤S01）。在初始化中，首先将由延迟计算块26的驱动容量调整寄存器56保持的驱动容量指定值D_DRV2设定成初始值。这实现了输出放大器46的驱动容量的初始设定，这是由于驱动容量指定值D_DRV2指定驱动电路24的输出放大器46的驱动容量。此外，重设延迟计算块26的控制逻辑电路55的标志FLAG_A（即，将标志FLAG_A设定成“0”），并且对计数器52进行初始化。这里，标志FLAG_A在下面的过程中指示跨越特性测量源极线6C和6D以及桥互连件8的延迟时间是否已经至少一次变得比参考延迟时间长。如稍后所描述的那样，当跨越特性测量源极线6C和6D以及桥互连件8的延迟时间已经变得比参考延迟时间长时，设定标志FLAG_A（即，设定成“1”）。

另外，特性测量源极线6C和6D被设定成预定的初始电压电平V_INI1（最典型地，公共电平V_COM，即，对电极14上的电压电平）。例如，可以通过经由开关（未示出）将测量输出焊盘23和测量输入焊盘25短路到具有初始电压电平V_INI1的节点来实现将特性测量源极线6C和6D设定成初始电压电平V_INI1。可替换地，可以利用驱动电路24的输出放大器46将特性测量源极线6C和6D驱动到预定的初始电压电平V_INI1（例如，接地电平V_SS或者灰度电压中的最低的一个电压）。在这种情况下，在输出开关45被接通的情况下，输出控制电路47将输出放大器46的输入驱动到与初始电压电平V_INI1相对应的电压电平（典型地，与初始电压电平V_INI1相同的电压电平）。该方法不需要用于将特性测量源极线6C和6D短路到具有初始电压电平V_INI1的节点（例如，具有公共电平V_COM的线）的开关，并且在电路配置的简化方面是优选的。

接下来，将驱动电压V_DRV1从驱动电路24的输出放大器46输出到测量输出焊盘23，从而将测量输出焊盘23驱动到电压电平V_DRV1（步骤S02）。对从输出放大器46输出到测量输出焊盘23的驱动电压V_DRV1进行调整，使得测量输出焊盘23最终被驱动到的电压电平V_DRV1高于初始电压电平V_INI1。换言之，将阶跃信号输出到特性测量源极线6D的连接到测量输出焊盘23的端部。更具体地，当使阶跃输出信号S_STEP1有效时，将与驱动电压V_DRV1相同的电压从驱动电路24的输出控制电路47供给到输出放大器46的输出，并且，接通驱动电路24的输出开关45，如图9中所示。因此，将驱动电压V_DRV1从输出放大器46输出到测量输出焊盘23，并且，将测量输出焊盘23驱动到电压电平V_DRV1。

在该操作中，将测量输出焊盘23迅速驱动到电压电平V_DRV1，而由于跨越特性测量源极线6C和6D以及桥互连件8的延迟，比测量输出焊盘23更迟地将测量输入焊盘25上的电压电平驱动到电压电平V_DRV1。在下面描述的步骤S03至S05处的操作中，测量跨越特性测量源极线6C和6D以及桥互连件8的延迟时间。

更具体地，如图8中所图示的那样，计数器52响应于使阶跃输出信号S_STEP1有效而开始对操作进行计数（步骤S03）。

同时，比较器51将测量输入焊盘25的电压电平与预定的阈值电平V_REF1进行比较（步骤S04）。换言之，比较器51经由测量输入焊盘25接收从特性测量源极线6C输出的输出信号，并且将所接收到的输出信号的电压电平与预定的阈值电平V_REF1进行比较。这里，阈值电平V_REF1被设置成低于测量输出焊盘23最终被驱动到的电压电平V_DRV1且高于初始电压电平V_INI1。如图9中所图示的那样，当测量输入焊盘25的电压电平变得高于阈值电平V_REF1时，使比较器51的输出有效。

当使比较器51的输出有效时，计数器52停止计数操作（步骤S05）。由计数器52在该时刻处保持的计数值对应于跨越特性测量源极线6C和6D以及桥互连件8的延迟时间。由计数器52保持的计数值被输出到比较器54作为延迟量输出D_DELAY1。

此外，比较器54将从计数器52输出的延迟量输出D_DELAY1的值与由存储器53保持的参考值D_REF1进行比较（步骤S06）。该操作等效于所测量出的延迟时间（跨越特性测量源极线6C和6D以及桥互连件8的延迟时间的测量值）与参考延迟时间的比较。

当所测量出的延迟时间比参考延迟时间长时，即，当延迟量输出D_DELAY1比参考值D_REF1大时，在控制逻辑电路55中设定标志FLAG_A（即，设定成“1”）并且由控制逻辑电路55修改由驱动容量调整寄存器56保持的驱动容量指定值D_DRV2，使得驱动电路24的输出放大器46的驱动容量增加（步骤S07）。随后，该过程返回至步骤S02，并且步骤S02至S05的操作再次被重复。然后执行所测量出的延迟时间与参考延迟时间的比较（步骤S06）。

当在步骤S06处将所测量出的延迟时间确定为比参考延迟时间短时，即，当延迟量输出D_DELAY1的值比参考值D_REF1小时，控制逻辑电路55确定标志FLAG_A是否被设定（即，标志FLAG_A是否被设定成“1”）（步骤S08）。当标志FLAG_A未被设定时，即，当跨越特性测量源极线6C和6D以及桥互连件8的延迟时间从未变得比参考延迟时间长时，由控制逻辑电路55修改由驱动容量调整寄存器56保持的驱动容量指定值D_DRV2，使得驱动电路24的输出放大器46的驱动容量减小（步骤S09）。随后，该过程到步骤S02，并且步骤S02至S05的操作再次被重复。然后执行所测量出的延迟时间和参考延迟时间的比较（步骤S06）。

当在步骤S08中将标志FLAG_A确定为被设定时，由驱动容量指定值D_DRV2在该时刻处指定的驱动容量是跨越特性测量源极线6C和6D以及桥互连件8的延迟时间接近于参考延迟时间的最优驱动容量。然后，根据驱动容量指定值D_DRV2来设定指定输出放大器42的驱动容量的驱动容量指定值D_DRV1（步骤S10）。最简单地，将驱动容量指定值D_DRV1设定成与驱动容量指定值D_DRV2相同的值。这完成了源极驱动电路22的输出放大器42的驱动容量的优化。

上述过程允许根据液晶显示面板1的特性（尤其是源极线6的延迟特性）来适当地设定源极驱动电路22的输出放大器42的驱动容量。

可以以类似的方式调整驱动栅极线7的驱动电路的驱动容量。当栅极驱动器IC 5A被用于驱动栅极线7而不是被集成在液晶显示面板1上的GIP电路5时，例如，可以根据栅极线7的延迟特性来调整被集成在栅极驱动器IC 5A中以驱动栅极线7的驱动电路的驱动容量，如图10中所图示的那样。在这种情况下，如图10中所图示的那样提供特性测量栅极线7C和7D。特性测量栅极线7C和7D被用于测量液晶显示面板1的特性，特别地，栅极线7的延迟特性。特性测量栅极线7C和7D具有与栅极线7相同的结构，并且，子像素11被连接至特性测量栅极线7C和7D，如栅极线7的情况那样。注意，被连接至特性测量栅极线7C和7D的子像素11不用于图像显示。特性测量栅极线7C和7D的相应的一端被连接至栅极驱动器IC 5A，并且，特性测量栅极线7C和7D的远离栅极驱动器IC 5A定位的另一端经由桥互连件9而被连接。当信号被输入到特性测量栅极线7D的连接至栅极驱动器IC 5A的端部时，从特性测量栅极线7C的连接至栅极驱动器IC 5A的端部输出信号。在本实施例中，特性测量栅极线7C和7D彼此邻近，并且因此，与特性测量栅极线7C和7D的长度相比，桥互连件9的长度极小。应当注意，桥互连件9不需要被连接至特性测量栅极线7C和7D的精确端部；桥互连件9可以被连接在特性测量栅极线7C和7D的端部附近。

尽管在图10中特性测量栅极线7C和7D被与虚栅极线7A邻近地定位，但是可以在虚栅极线7A和7B之间的任何位置处提供特性测量栅极线7C和7D。然而，应当注意，如果不用于图像显示的特性测量栅极线7C和7D被设置在像素布置区4的中间，则可以在特性测量栅极线7C和7D被设置在像素布置区4上显示的图像中的位置处观察到线。因此，优选的是，特性测量栅极线7C和7D与虚栅极线7A或7B邻近地定位。

图11在概念上图示了被适配成调整对栅极线7进行驱动的驱动电路的驱动容量的栅极驱动器IC 5A的配置的示例。图11仅图示了用于观察从特性测量栅极线7C输出的输出信号的波形且驱动栅极线7的栅极驱动器IC 5A的电路的配置。

栅极驱动器IC 5A包括栅极输出31、栅极驱动电路32、测量输出焊盘33、驱动电路34、测量输入焊盘35和延迟计算块36。栅极输出31是连接至栅极线7的外部连接焊盘。注意，当栅极输出31彼此区别时，下标可以被附着于附图标记“31”。尽管在图11中图示了两个栅极输出31₁和31₂，但是本领域技术人员将意识到，可以在实际实现中提供大量栅极输出。栅极驱动电路32对连接至栅极输出31的栅极线7进行驱动。

测量输出焊盘33是连接至特性测量栅极线7D的外部连接焊盘，并且，驱动电路34对连接至测量输出焊盘33的特性测量栅极线7D进行驱动。驱动电路34被用于在栅极线7的延迟特性的测量中将阶跃信号供给到特性测量栅极线7D。

测量输入焊盘35是连接至特性测量栅极线7C的外部连接焊盘，并且，延迟计算块36被用于观察从连接至测量输入焊盘35的特性测量栅极线7C输出的输出信号。延迟计算块36响应于从特性测量栅极线7C输出的输出信号的波形而对用于驱动栅极线7的栅极驱动电路32的驱动容量进行调整。

尽管在图10和11中所图示的配置中驱动电路34驱动特性测量栅极线7D并且延迟计算块36观察从特性测量栅极线7C输出的输出信号的波形，但是驱动电路34可以代之以驱动特性测量栅极线7C并且延迟计算块36观察从特性测量栅极线7D输出的输出信号的波形。

图12是图示了栅极驱动电路32、驱动电路34和延迟计算块36的配置的示例的框图。栅极驱动电路32包括输出电路72、栅极控制电路73和驱动容量控制电路74。应当注意，当输出电路72彼此区别时，下标可以被附着于附图标记“72”。

被设置成分别适应栅极输出31的输出电路72驱动连接至对应的栅极输出31的栅极线。换言之，输出电路72₁、72₂、……分别驱动连接至栅极输出31₁、31₂、……的栅极线7。当使从栅极控制电路73接收的控制信号无效时，每个驱动电路72将连接至对应的栅极输出31的栅极线7驱动到预定的负电压电平GVSS，并且，当使从栅极控制电路73接收的控制信号有效时，每个驱动电路72将连接至对应的栅极输出31的栅极线7驱动到预定的正电压电平GVDD。这里，负电压电平GVSS是当栅极线7未被选择时每个栅极线7要被驱动到的电压电平，并且，正电压电平GVDD是当栅极线7被选择时每个栅极线7要被驱动到的电压电平。输出电路72被适配成调整其驱动容量。

栅极控制电路73响应于从源极驱动器IC 2供给的栅极控制信号S_GATE而将控制信号供给到输出电路72中的每一个。例如，响应于栅极控制信号S_GATE而执行移位操作的移位寄存器可以被用作栅极控制电路73。

驱动容量控制电路74控制栅极驱动电路32的输出电路72的驱动容量。根据从延迟计算块36供给的驱动容量指定值D_DRV3来执行由驱动容量控制电路74对驱动容量的控制。这里，驱动容量指定值D_DRV3是指定输出电路72的驱动容量的值。

驱动电路34包括输出电路76和驱动容量控制电路78。输出电路76响应于阶跃输出信号S_STEP2而驱动连接至测量输出焊盘33的特性测量栅极线7D。这里，阶跃输出信号S_STEP2是指示将阶跃信号输出到特性测量栅极线7D的控制信号。当使阶跃输出信号S_STEP2无效时，输出电路76将测量输出焊盘33驱动到预定的负电压电平GVSS，并且，当使从栅极控制电路73接收的控制信号有效时，输出电路76将测量输出焊盘33驱动到预定的正电压电平GVDD。具有与栅极驱动电路32的输出电路72相同的配置的输出电路76被适配成调整其驱动容量。

驱动容量控制电路78控制输出电路76的驱动容量。根据从延迟计算块36供给的驱动容量指定值D_DRV4来执行由驱动容量控制电路78对驱动容量的控制。驱动容量指定值D_DRV4是指定输出电路76的驱动容量的值。

具有与源极驱动器IC 2的延迟计算块26（参见图5）相同的配置的延迟计算块36包括比较器81、计数器82、存储器83、比较器84、控制逻辑电路85和驱动容量调整寄存器86。

比较器81经由测量输入焊盘35接收从特性测量栅极线7C输出的输出信号，并将所接收到的输出信号的电压电平与预定的阈值电平V_REF2进行比较。比较器81的输出信号对应于从特性测量栅极线7C输出的输出信号的电压电平与阈值电平V_REF2之间的比较结果。在本实施例中，当从特性测量栅极线7C输出的输出信号的电压电平高于阈值电平V_REF2时，比较器81使其输出信号有效。

计数器82对时钟信号CLK进行计数（即，与时钟信号CLK同步地对计数器82所保持的计数值进行递增计数），并将计数值输出到比较器84的一个输入。计数器82的计数操作的开始是根据阶跃输出信号S_STEP2来控制的；当使阶跃输出信号S_STEP2有效时，计数器82开始计数操作。另一方面，计数器82的计数操作的停止是根据比较器81的输出信号来控制的；当使比较器81的输出信号有效时，计数器82停止计数操作。由于如上所述当从特性测量栅极线7C输出的输出信号的电压电平高于阈值电平V_REF2时使比较器81的输出信号有效，所以当从特性测量栅极线7C输出的输出信号的电压电平变得高于阈值电平V_REF2时，计数器82停止计数操作。

在计数器82停止计数操作时的时刻处的计数值对应于跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间。当跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间增加时，在计数操作被停止时的时刻处的计数值增加，并且，当跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间减小时，在计数操作被停止时的时刻处的计数值减小。计数器82将在计数操作被停止时的时刻处的计数值供给到比较器84作为延迟量输出D_DELAY2。

存储器83保持与特性测量栅极线7C和7D以及桥互连件9的参考延迟时间（期望延迟时间）相对应的参考值D_REF2。由存储器83保持的参考延迟时间由用户设定。更具体地，描述参考值D_REF2的用户设定数据D_USER2被外部（例如，从应用处理器3）供应到源极驱动器IC 2，并且，在用户设定数据D_USER2中描述的参考值D_REF2被写入到存储器83中。

比较器84将从计数器82接收的延迟量输出D_DELAY2与从存储器83接收的参考值D_REF2进行比较。比较器84的输出信号对应于延迟量输出D_DELAY2与参考值D_REF2之间的比较结果。

控制逻辑电路85响应于比较器84的输出信号而调整由驱动容量调整寄存器86保持的寄存器值。由驱动容量调整寄存器86保持的寄存器值包括：驱动容量指定值D_DRV3，其指定栅极驱动电路32的输出电路72的驱动容量；以及驱动容量指定值D_DRV4，其指定栅极驱动电路34的输出电路76的驱动容量。驱动容量指定值D_DRV3被供给到栅极驱动电路32的驱动容量控制电路74，并且，驱动容量指定值D_DRV4被供给到栅极驱动电路34的驱动容量控制电路78。

图13是图示了延迟计算块36调整栅极驱动电路32的输出电路72的驱动容量的过程的流程图，并且，图14是图示了根据本实施例的驱动电路34和延迟计算块36的操作的定时图。

调整栅极驱动电路32的输出电路72的驱动容量的过程类似于调整源极驱动电路22的输出放大器42的驱动容量的上述过程。更具体地，调整输出电路72的驱动容量的过程开始于初始化（步骤S11）。在初始化中，首先将由延迟计算块36的驱动容量调整寄存器86保持的驱动容量指定值D_DRV4设定成初始值。该操作等效于执行输出电路76的驱动容量的初始设定，这是由于驱动容量指定值D_DRV4指定驱动电路34的输出电路76的驱动容量。此外，重设延迟计算块36的控制逻辑电路85的标志FLAG_B（即，将标志FLAG_B设定成“0”），并且对计数器82进行初始化。这里，标志FLAG_B在下面的过程中指示跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间是否已经至少一次变得比参考延迟时间长。如稍后所描述的那样，当跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间已经变得比参考延迟时间长时，设定标志FLAG_B（即，设定成“1”）。

另外，特性测量栅极线7C和7D被设定成预定的初始电压电平。在本实施例中，特性测量栅极线7C和7D被输出电路76驱动到负电压电平GVSS（即，未选择的栅极线7要被驱动到的电压电平）。

接下来，将正电压电平GVDD（即，所选的栅极线7被选择到的电压电平）从驱动电路34的输出电路76输出到测量输出焊盘33，从而将测量输出焊盘33驱动到正电压电平GVDD（步骤S12）。换言之，将阶跃信号输出到特性测量栅极线7D的连接到测量输出焊盘33的端部。更具体地，如图14中所图示的那样，使阶跃输出信号S_STEP2有效，并且，响应于使阶跃输出信号S_STEP2有效而将正电压电平GVDD从驱动电路34的输出电路76输出到测量输出焊盘33。因此，将测量输出焊盘33驱动到电压电平GVDD。

在该操作中，将测量输出焊盘33迅速驱动到电压电平GVDD，而由于跨越特性测量栅极线7C和7D以及桥互连件9的延迟，比测量输出焊盘33更迟地将测量输入焊盘35的电压电平驱动到电压电平GVDD，如图13中所图示的那样。在下面描述的步骤S13至S15的操作中，测量跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间。

详细地，如图13中所图示的那样，计数器82响应于使阶跃输出信号S_STEP2有效而开始计数操作（步骤S13）。

同时，比较器81将测量输入焊盘35上的电压电平与预定的阈值电平V_REF2进行比较（步骤S14）。换言之，比较器81通过测量输入焊盘35接收从特性测量栅极线7C输出的输出信号，并且将所接收到的输出信号的电压电平与预定的阈值电平V_REF2进行比较。这里，阈值电平V_REF2被设置成低于测量输出焊盘33最终被驱动到的电压电平GVDD且高于初始电压电平GVSS。如图14中所图示的那样，当测量输入焊盘35上的电压电平高于阈值电平V_REF2时，使比较器81的输出有效。

当使比较器81的输出有效时，计数器82停止计数操作（步骤S15）。由计数器82在该时刻处保持的计数值对应于跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间。由计数器82保持的计数值被输出到比较器84作为延迟量输出D_DELAY2。

此外，比较器84将从计数器82输出的延迟量输出D_DELAY2的值和由存储器83保持的参考值D_REF2进行比较（步骤S16）。该操作等效于所测量出的延迟时间（特性测量栅极线7C和7D以及桥互连件9处的延迟时间的测量值）与参考延迟时间的比较。

当所测量出的延迟时间比参考延迟时间长时，即，当延迟量输出D_DELAY2的值比参考值D_REF2大时，在控制逻辑电路85中设定标志FLAG_B（即，设定成“1”）并且由控制逻辑电路85修改由驱动容量调整寄存器86保持的驱动容量指定值D_DRV4，使得驱动电路34的输出电路76的驱动容量增加（步骤S17）。随后，该过程返回至步骤S12，并且步骤S12至S15的操作再次被重复。然后执行所测量出的延迟时间与参考延迟时间的比较（步骤S16）。

当在步骤S16处确定所测量出的延迟时间比参考延迟时间短时，即，当延迟量输出D_DELAY2的值比参考值D_REF2小时，控制逻辑电路85确定标志FLAG_B是否被设定（即，标志FLAG_B是否被设定成“1”）（步骤S18）。当标志FLAG_B未被设定时，即，当跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间从未变得比参考延迟时间长时，由控制逻辑电路85修改由驱动容量调整寄存器86保持的驱动容量指定值D_DRV4，使得驱动电路34的输出电路76的驱动容量减小（步骤S19）。随后，该过程返回到步骤S12，并且步骤S12至S15的操作再次被重复。然后执行所测量出的延迟时间和参考延迟时间的比较（步骤S16）。

当在步骤S18处将标志FLAG_B确定为被设定时，由驱动容量指定值D_DRV4在该时刻处指定的驱动容量是跨越特性测量栅极线7C和7D以及桥互连件9的延迟时间接近于参考延迟时间的适当的驱动容量。因此，根据驱动容量指定值D_DRV4来设定指定输出电路72的驱动容量的驱动容量指定值D_DRV3（步骤S20）。最简单地，将驱动容量指定值D_DRV3设定成与驱动容量指定值D_DRV4相同的值。这完成了栅极驱动电路32的输出电路72的驱动容量的优化。

上述过程允许根据液晶显示面板1的特性（尤其是栅极线7的延迟特性）来适当地设定栅极驱动电路32的输出电路72的驱动容量。

尽管上述实施例记载了虚源极线6A和6B以及特性测量源极线6C和6D被提供在像素布置区4中，但是未必需要提供虚源极线6A和6B；然而，其中提供了虚源极线6A和6B以及特性测量源极线6C和6D的配置更优选，这是由于在其中未提供虚源极线6A和6B的配置中特性测量源极线6C和6D的特性可能不同于源极线6的特性。

类似地，未必需要提供虚栅极线7A和7B；然而，其中提供了虚栅极线7A和7B以及特性测量栅极线7C和7D的配置更优选，这是由于在其中未提供虚栅极线7A和7B的配置中特性测量栅极线7C和7D的特性可能不同于栅极线7的特性。

（第二实施例）

图15是图示了根据本发明的第二实施例的源极驱动器IC 2的配置（更具体地，源极驱动电路22、驱动电路24和延迟计算块26A的配置）的示例的框图。尽管第二实施例中的源极驱动电路22和驱动电路24的配置与第一实施例中的配置相同，但是在第二实施例中代之以使用具有与第一实施例的延迟计算块26不同的配置的延迟计算块26A。在第二实施例中使用的延迟计算块26A被配置成通过使用A/D转换器来观察从特性测量源极线6C输出的输出信号的波形。

更具体地，延迟计算块26A包括A/D转换器91、驱动容量调整逻辑电路92和驱动容量调整寄存器93。A/D转换器91的输入被连接至测量输入焊盘25，并且，从特性测量源极线6C输出的输出信号被输入到A/D转换器91。当使阶跃输出信号S_STEP1有效时，A/D转换器91与时钟信号CLK同步地对从特性测量源极线6C输出的输出信号执行模数转换，以生成数字波形数据D_A/D。数字波形数据D_A/D是指示在每个时间处从特性测量源极线6C输出的输出信号的电压电平的一组数据，即，指示输出信号的波形的依赖于时间的数据。数字波形数据D_A/D反映源极线6的延迟特性。A/D转换器91在每个时钟周期中更新数字波形数据D_A/D。在本实施例中，时钟信号CLK的一个周期时段被定义为一个时钟周期。

驱动容量调整逻辑电路92响应于数字波形数据D_A/D而调整由驱动容量调整寄存器93保持的寄存器值。由驱动容量调整寄存器93保持的寄存器值包括：驱动容量指定值D_DRV1，其指定源极驱动电路22的输出放大器42的驱动容量；以及驱动容量指定值D_DRV2，其指定驱动电路24的输出放大器46的驱动容量。由于如上所述数字波形数据D_A/D是指示从特性测量源极线6C输出的输出信号的波形的依赖于时间的数据，所以驱动容量调整逻辑电路92具有根据从特性测量源极线6C输出的输出信号的波形（即，根据源极线6的延迟特性）来调整驱动容量指定值D_DRV1和D_DRV2的功能。驱动容量指定值D_DRV1被供给到源极驱动电路22的驱动容量控制电路44，并且，驱动容量指定值D_DRV2被供给到驱动电路24的驱动容量控制电路48。

图16是图示了驱动电路24和延迟计算块26A的操作的定时图。在初始状态中，将特性测量源极线6C和6D设定成预定的初始电压电平V_INI1（最典型地，公共电平V_COM（即，对电极14上的电压电平））。另外，将由延迟计算块26A的驱动容量调整寄存器93保持的驱动容量指定值D_DRV2设定成初始值。由于驱动容量指定值D_DRV2指定驱动电路24的输出放大器46的驱动容量，所以该操作等效于执行对输出放大器46的驱动容量的初始设定。

在源极线6的延迟特性的测量中，首先使阶跃输出信号S_STEP1有效。在使阶跃输出信号S_STEP1有效之后，将与驱动电压V_DRV1相同的电压从驱动电路24的输出控制电路47供给到输出放大器46的输入，并且，接通驱动电路24的输出开关45。因此，将驱动电压V_DRV1从输出放大器46输出到测量输出焊盘23以将测量输出焊盘23驱动到电压电平V_DRV1。

在该操作中，将测量输出焊盘23迅速驱动到电压电平V_DRV1，而由于跨越特性测量源极线6C和6D以及桥互连件8的延迟，比测量输出焊盘23更迟地将测量输入焊盘25的电压电平驱动到电压电平V_DRV1。

同时，在使阶跃输出信号S_STEP1有效之后，延迟计算块26A的A/D转换器91与时钟信号CLK同步地对从特性测量源极线6C输出的输出信号执行模数转换，并且陆续输出数字波形数据D_A/D，该数字波形数据D_A/D是指示在每个时间处从特性测量源极线6C输出的输出信号的电压电平的一组数据。数字波形数据D_A/D是指示从特性测量源极线6C输出的输出信号的波形的依赖于时间的数据。

延迟计算块26A的驱动容量调整逻辑电路92根据数字波形数据D_A/D来计算指定源极驱动电路22的输出放大器42的驱动容量的驱动容量指定值D_DRV1。更具体地，驱动容量调整逻辑电路92在根据数字波形数据D_A/D确定由驱动容量指定值D_DRV2指定的驱动容量处于适当的范围中时，计算驱动容量指定值D_DRV1以指定与由驱动容量指定值D_DRV2指定的驱动容量相同的驱动容量。在这种情况下，例如，与驱动容量指定值D_DRV2相同的值可以被设定成驱动容量指定值D_DRV1。另一方面，当根据数字波形数据D_A/D确定由驱动容量指定值D_DRV2指定的驱动容量不足时，驱动容量调整逻辑电路92计算驱动容量指定值D_DRV1以指定比由驱动容量指定值D_DRV2指定的驱动容量高的驱动容量。当根据数字波形数据D_A/D确定由驱动容量指定值D_DRV2指定的驱动容量过多时，驱动容量调整逻辑电路92计算驱动容量指定值D_DRV1以指定比由驱动容量指定值D_DRV2指定的驱动容量低的驱动容量。

上述操作允许根据源极线6的延迟特性来适当地设定源极驱动电路22的输出放大器42的驱动容量。

在一个实施例中，可以从由A/D转换器91生成的数字波形数据D_A/D测量跨越特性测量源极线6C和6D以及桥互连件8的延迟时间，以根据所测量出的延迟时间来调整源极驱动电路22的输出放大器42的驱动容量，如第一实施例的情况那样。图17是具体地图示了用于执行这种操作的延迟计算块26A的驱动容量调整逻辑电路92的配置的框图。

驱动容量调整逻辑电路92包括存储器94、比较器电路95、计数器96、存储器97、比较器98和控制逻辑电路99。

存储器94作为延迟部来进行操作，该延迟部暂时保持数字波形数据D_A/D以提供从而通过一个时钟周期（在本实施例中，时钟信号CLK的一个周期时段）保持的数字波形数据D_A/D的延迟。

比较器电路95将直接从A/D转换器91接收的数字波形数据D_A/D的值与由存储器94延迟一个时钟周期的数字波形数据D_A/D的值进行比较。当直接从A/D转换器91接收的数字波形数据D_A/D的值等于从存储器94接收的数字波形数据D_A/D的值时，比较器电路95使输出信号有效，并且，当直接从A/D转换器91接收的数字波形数据D_A/D的值不同于从存储器94接收的数字波形数据D_A/D的值时，比较器电路95使输出信号无效。比较器电路95的输出信号对应于直接从A/D转换器91接收的数字波形数据D_A/D的值与从存储器94接收的数字波形数据D_A/D的值之间的比较结果。

计数器96对时钟信号CLK进行计数（即，与时钟信号CLK同步地对计数器96所保持的计数值进行递增计数），以将计数值输出到比较器98的一个输入。计数器96的计数操作的开始由阶跃输出信号S_STEP1控制；当使阶跃输出信号S_STEP1有效时，计数器96开始计数操作。另一方面，计数器96的计数操作的停止由比较器电路95的输出信号控制；当使比较器电路95的输出信号有效时，计数器96停止计数操作。由于如上所述当直接从A/D转换器91接收的数字波形数据D_A/D的值与从存储器94接收的数字波形数据D_A/D的值一致时使比较器电路95的输出信号有效，所以当从特性测量源极线6C输出的输出信号的电压电平的改变已经变小时，计数器96停止计数操作。

在计数器96停止计数操作时的时刻处的计数值对应于跨越特性测量源极线6C和6D以及桥互连件8的延迟时间。当跨越特性测量源极线6C和6D以及桥互连件8的延迟时间增加时，在计数操作被停止时的时刻处的计数值增加，并且，当跨越特性测量源极线6C和6D以及桥互连件8的延迟时间减小时，在计数操作被停止时的时刻处的计数值减小。计数器96将在计数操作被停止时的时刻处的计数值供给到比较器98作为延迟量输出D_DELAY1。

存储器97保持与跨越特性测量源极线6C和6D以及桥互连件8的参考延迟时间（期望延迟时间）相对应的参考值D_REF1。由存储器97保持的参考延迟时间由用户设定。更具体地，描述参考值D_REF1的用户设定数据D_USER1被外部馈送到源极驱动器IC 2（例如，从应用处理器3），并且，在用户设定数据D_USER1中描述的参考值D_REF1被写入到存储器97中。

比较器98将从计数器96接收的延迟量输出D_DELAY1与从存储器97接收的参考值D_REF1进行比较。来自比较器98的输出信号对应于延迟量输出D_DELAY1与参考值D_REF1之间的比较结果。

控制逻辑电路99响应于比较器98的输出信号而调整由驱动容量调整寄存器93保持的驱动容量指定值D_DRV1和D_DRV2。如上所述，驱动容量指定值D_DRV1指定源极驱动电路22的输出放大器42的驱动容量，并且，驱动容量指定值D_DRV2指定源极驱动电路24的输出放大器46的驱动容量。

在下文中，给出对通过使用具有图17中所图示的配置的驱动容量调整逻辑电路92来调整输出放大器42的驱动容量的示例性过程的描述。

图18是图示了通过使用具有图17中所图示的配置的驱动容量调整逻辑电路92来调整源极驱动电路22的输出放大器42的驱动容量的过程的流程图，并且，图19是图示了驱动电路24和延迟计算块26A的操作的定时图。

调整输出放大器42的驱动容量的过程开始于初始化（步骤S21）。在初始化中，首先将由延迟计算块26A的驱动容量调整寄存器93保持的驱动容量指定值D_DRV2设定成初始值。该操作等效于执行对输出放大器46的驱动容量的初始设定，这是由于驱动容量指定值D_DRV2指定驱动电路24的输出放大器46的驱动容量。此外，重设延迟计算块26的控制逻辑电路99的标志FLAG_A（将标志FLAG_A设定成“0”），并且对计数器96进行初始化。这里，标志FLAG_A在下面的过程中指示跨越特性测量源极线6C和6D以及桥互连件8的延迟时间是否已经至少一次变得比参考延迟时间迟。如稍后所描述的那样，当跨越特性测量源极线6C和6D以及桥互连件8的延迟时间已经变得比参考延迟时间迟时，设定标志FLAG_A（即，设定成“1”）。

另外，特性测量源极线6C和6D被设定成预定的初始电压电平V_INI1（最典型地，公共电平V_COM（即，对电极14上的电压电平））。例如，可以通过经由开关（未示出）将测量输出焊盘23和测量输入焊盘25短路到具有初始电压电平V_INI1的节点来实现将特性测量源极线6C和6D设定成初始电压电平V_INI1。

随后，将驱动电压V_DRV1从驱动电路24的输出放大器46输出到测量输出焊盘23，从而将测量输出焊盘23驱动到电压电平V_DRV1（步骤S22）。换言之，将阶跃信号输出到特性测量源极线6D的连接到测量输出焊盘23的端部。更具体地，当使阶跃输出信号S_STEP1有效时，将与驱动电压V_DRV1相同的电压从驱动电路24的输出控制电路47供给到输出放大器46的输入，并且，接通驱动电路24的输出开关45，如图19中所图示的那样。因此，将驱动电压V_DRV1从输出放大器46输出到测量输出焊盘23，并且，将测量输出焊盘23驱动到电压电平V_DRV1。

在该操作中，将测量输出焊盘23迅速驱动到电压电平V_DRV1，而由于跨越特性测量源极线6C和6D以及桥互连件8的延迟，比测量输出焊盘23更迟地将测量输入焊盘25的电压电平驱动到电压电平V_DRV1。在下面描述的步骤S23至S27的操作中，测量跨越特性测量源极线6C和6D以及桥互连件8的延迟时间。

更具体地，如图18中所图示的那样，计数器96响应于使阶跃输出信号S_STEP1有效而开始计数操作（步骤S23）。

同时，A/D转换器91与时钟信号CLK同步地对从特性测量源极线6C输出的输出信号执行模数转换，并从而生成数字波形数据D_A/D，以便指示与输出信号的电压电平相对应的值（步骤S24）。与时钟信号CLK同步地将所生成的数字波形数据D_A/D存储在存储器94中（步骤S25）。

比较器电路95将从A/D转换器91输出的数字波形数据D_A/D的值与从存储器94输出的前一时钟周期的数字波形数据D_A/D的值进行比较（步骤S26）。如图19中所图示的那样，当从A/D转换器91输出的数字波形数据D_A/D的值等于从存储器94输出的前一时钟周期的数字波形数据D_A/D的值时，使比较器电路95的输出信号有效。步骤S24至S26的操作被重复，直到使比较器电路95的输出信号有效为止。

当使比较器电路95的输出信号有效时，计数器96停止计数操作（步骤S27）。由计数器96在该时刻处保持的计数值对应于跨越特性测量源极线6C和6D以及桥互连件8的延迟时间。由计数器96保持的计数值被输出到比较器98作为延迟输出D_DELAY1。

此外，比较器98将从计数器96输出的延迟输出D_DELAY1的值与由存储器97保持的参考值D_REF1进行比较（步骤S28）。该操作等效于所测量出的延迟时间（跨越特性测量源极线6C和6D以及桥互连件8的延迟时间的测量值）与参考延迟时间的比较。

当所测量出的延迟时间比参考延迟时间长时，即，当延迟量输出D_DELAY1的值比参考值D_REF1大时，在控制逻辑电路99中设定标志FLAG_A（即，设定成“1”），并且由控制逻辑电路99修改由驱动容量调整寄存器93保持的驱动容量指定值D_DRV2，使得驱动电路24的输出放大器46的驱动容量增加（步骤S29）。随后，该过程返回至步骤S22，并且步骤S22至S27的操作再次被重复。然后将所测量出的延迟时间与参考延迟时间进行比较（步骤S28）。

当在步骤S28处确定所测量出的延迟时间比参考延迟时间短时，即，当延迟量输出D_DELAY1的值比参考值D_REF1小时，控制逻辑电路99进一步确定标志FLAG_A是否被设定（即，标志FLAG_A是否被设定成“1”）（步骤S30）。当标志FLAG_A未被设定时，即，当跨越特性测量源极线6C和6D以及桥互连件8的延迟时间从未变得比参考延迟时间长时，由控制逻辑电路99修改由驱动容量调整寄存器93保持的驱动容量指定值D_DRV2，使得驱动电路24的输出放大器46的驱动容量减小（步骤S31）。随后，该过程返回到步骤S22，并且步骤S22至S27的操作再次被重复，并且然后将所测量出的延迟时间与参考延迟时间进行比较（步骤S28）。

当在步骤S30处将标志FLAG_A确定为被设定时，由驱动容量指定值D_DRV2在该时刻处指定的驱动容量是跨越特性测量源极线6C和6D以及桥互连件8的延迟时间变得接近于参考延迟时间的适当的驱动容量。然后，根据驱动容量指定值D_DRV2来设定指定输出放大器42的驱动容量的驱动容量指定值D_DRV1（步骤S32）。最简单地，将驱动容量指定值D_DRV1设定成与驱动容量指定值D_DRV2相同的值。这完成了源极驱动电路22的输出放大器42的驱动容量的优化。

上述过程允许根据源极线6的延迟特性来适当地设定源极驱动电路22的输出放大器42的驱动容量。

（第三实施例）

图20是图示了根据本发明的第三实施例的液晶显示设备101的示例性整个配置的框图。在第三实施例中，除了液晶显示面板1之外，液晶显示设备101进一步包括触摸面板103。触摸面板103与液晶显示面板1邻近地设置。另外，源极驱动器IC被提供有执行触摸面板103的驱动和到触摸面板103上的接触的检测的处理的功能。在下文中，第三实施例中使用的源极驱动器IC被称为嵌入有TPC的源极驱动器IC 102。尽管图20图示了其中GIP电路5被集成在液晶显示面板1中的配置，但是可以如第二实施例的情况中那样在液晶显示面板1上设置栅极驱动器IC 5A。

根据本实施例的嵌入有TPC的源极驱动器IC 102包括源极驱动器部111、触摸面板控制器（TPC）部112和MPU（微处理单元）113。应当注意，源极驱动器部111、触摸面板控制器部112和MPU 113被单片集成，即，在本实施例中，被集成在单个半导体芯片中。

源极驱动器部111包括用于驱动液晶显示面板1的源极线6的电路。触摸面板控制器部112包括用于驱动触摸面板103且获得说明触摸面板103的电气状态的数字信息的电路。在本实施例中，触摸面板控制器部112具有驱动触摸面板103的水平电极图案104且检测水平电极图案104和垂直电极图案105的每个组合之间的容量的功能。这里，水平电极图案104在触摸面板103的水平方向上延伸，并且，垂直电极图案105在触摸面板103的垂直方向上延伸。

图21是图示了源极驱动器部111的示例性配置的框图。源极驱动器部111与图15中所图示的第二实施例的源极驱动器IC 2类似地配置。区别在于：没有A/D转换器被集成在延迟计算块26B中。如稍后所描述的那样，触摸面板控制器部112中集成的A/D转换器被用于生成数字波形数据D_A/D，该数字波形数据D_A/D指示从特性测量源极线6C输入到测量输入焊盘25的输出信号的波形。

图22是图示了触摸面板控制器部112的配置的细节的框图。触摸面板控制器部112包括Y驱动器121、X传感器122、校准RAM（随机存取存储器）123、选择器124、开关125、A/D转换器126、开关127和扫描RAM 128。

Y驱动器121被连接至水平电极图案104，以将驱动脉冲供给到所连接的水平电极图案104。顺序地操作Y驱动器121，从而将驱动脉冲顺序地供给到水平电极图案104。

X传感器122被连接至垂直电极图案105，以接收具有与所连接的垂直电极图案105上的电压电平相对应的信号电平的检测信号。当驱动脉冲被供给到水平电极图案104时每个垂直电极图案105上的电压电平取决于该水平电极图案104与每个垂直电极图案105之间的容量。因此，能够通过捕获具有与垂直电极图案105上的电压电平相对应的信号电平的检测信号来获得水平电极图案104与垂直电极图案105之间的容量的信息（容量信息）。

更具体地，X传感器122均包括校正电路122a、集成电路122b以及采样和保持电路122c。校正电路122a对具有校准RAM 123中存储的校准数据的所接收到的检测信号执行校正。集成电路122b集成校正电路122a的输出信号。采样和保持电路122c对在集成电路122b的输出上生成的电压进行采样和保持。

校准RAM 123针对水平电极图案104和垂直电极图案105的组合中的每一个存储被用于校正电路122a中的校正的校准数据。

选择器124选择X传感器122的输出信号以输出所选的输出信号。

A/D转换器126具有两个功能。第一，A/D转换器126对由选择器124选择的X传感器122的输出信号执行模数转换。由于X传感器122的输出信号是指示触摸面板103的电气状态的模拟信号，所以这意味着A/D转换器126具有下述功能：对指示触摸面板103的电气状态的模拟信号执行模数转换，以生成指示触摸面板103的电气状态的数字数据。第二，A/D转换器126生成指示从特性测量源极线6C输入到测量输入焊盘25的输出信号的波形的数字波形数据D_A/D，如第二实施例的情况那样。开关125和127切换A/D转换器126的输入和输出的连接目的地，以便在上述两个操作之间切换A/D转换器126。开关125将选择器124和测量输入焊盘25的输出中的所选的一个输出连接至A/D转换器126的输入。开关127将所选的A/D转换器126的输出连接至扫描RAM 128和源极驱动器部111的驱动容量调整逻辑电路92中的所选的一个。

通常，A/D转换器的电路尺寸大，并且，这意味着A/D转换器的集成增加了半导体芯片的面积。在本实施例中，A/D转换器126既被用于生成指示触摸面板103的电气状态的数字信息，又被用于生成指示从特性测量源极线6C输入到测量输入焊盘25的输出信号的波形的数字波形数据D_A/D，并且，这有效地提供了具有减小的电路尺寸的嵌入有TPC的源极驱动器IC 102的多功能性。

扫描RAM 128存储从A/D转换器126输出的数字数据作为数字容量信息，该数字容量信息是指示水平电极图案104与垂直电极图案105之间的容量的数字数据。

在本实施例中，触摸面板控制器部112通过下面的操作来获得水平电极图案104和垂直电极图案105的组合中的每一个之间的数字容量信息：将驱动脉冲从连接至所选水平电极图案104的Y驱动器121供给到该所选水平电极图案104。当驱动脉冲被供给时，对所选水平电极图案104与相应的垂直电极图案105之间的电容进行充电，在相应的垂直电极图案105上生成电压。因此，具有与每个垂直电极图案105的电压相对应的信号电平的检测信号由每个X传感器122的校正电路122a接收。利用校准RAM 123中存储的校准数据对由校正电路122a接收的检测信号进行校正，并将该检测信号发送到集成电路122b。多次执行驱动脉冲的供给和检测信号到X传感器122中的接收，并且，在集成电路122b的输出上生成与水平电极图案104与垂直电极图案105之间的容量相对应的电压。在集成电路122b的输出上生成的电压由采样和保持电路122c接收。此外，X传感器122的输出信号（即，采样和保持电路122c的输出信号）由选择器124顺序地选择，并且，X传感器122的所选输出信号被供给到A/D转换器126。A/D转换器126对X传感器122的所选输出信号执行模数转换。通过模数转换获得的数字数据作为数字容量信息而被写入到扫描RAM 128中。被写入到扫描RAM 128中的数字容量信息由MPU 113串行地读取出，并被用于MPU 113处的处理。

MPU 113具有下述功能：从触摸面板控制器部112获得指示触摸面板103的电气状态的数字信息以及从该数字信息检测物体与触摸面板103的接触。在本实施例中，MPU 113从触摸面板控制器部112的扫描RAM 128读取出数字容量信息，并计算触摸面板103的在其处物体（例如，用户的手指）被放置成与触摸面板103接触的坐标。此外，MPU 113根据触摸面板103的所计算出的坐标检测到触摸面板103上的触摸操作（即，由用户执行到触摸面板103上的操作），并生成指示所检测到的触摸操作的触摸面板检测数据。

在本实施例中，A/D转换器126既被用于在调整源极驱动电路22的输出放大器42的驱动容量时生成数字波形数据D_A/D，又被用于通过对指示触摸面板103的电气状态的模拟信号的模数转换来生成指示触摸面板103的电气状态的数字数据。

更具体地，在调整源极驱动电路22的输出放大器42的驱动容量时，通过开关125将测量输入焊盘25连接至A/D转换器126的输入，并且，通过开关127将A/D转换器126的输出连接至延迟计算块26B的驱动容量调整逻辑电路92的输入。

此外，将特性测量源极线6C和6D设定到预定的初始电压电平V_INI1（最典型地，公共电平V_COM（即，对电极14上的电压电平）），并且，将由延迟计算块26B的驱动容量调整寄存器93保持的驱动容量指定值D_DRV2设定成初始值。由于驱动容量指定值D_DRV2指定驱动电路24的输出放大器46的驱动容量，所以该操作等效于执行对输出放大器46的驱动容量的初始设定。

此外，测量源极线6的延迟特性。更具体地，首先使阶跃输出信号S_STEP1有效。当使阶跃输出信号S_STEP1有效时，将与驱动电压V_DRV1相同的电压从驱动电路24的输出控制电路47供给到输出放大器46的输入，并且，接通驱动电路24的输出开关45。因此，将驱动电压V_DRV1从输出放大器46输出到测量输出焊盘23，并且，将测量输出焊盘23驱动到电压电平V_DRV1。

在该操作中，将测量输出焊盘23迅速驱动到电压电平V_DRV1，而由于跨越特性测量源极线6C和6D以及桥互连件8的延迟，比测量输出焊盘23更迟地将测量输入焊盘25上的电压电平驱动到电压电平V_DRV1。

同时，在使阶跃输出信号S_STEP1有效之后，A/D转换器126与时钟信号CLK同步地针对从特性测量源极线6C输出的输出信号执行模数转换，并且顺序地输出数字波形数据D_A/D，该数字波形数据D_A/D是指示在每个时间处从特性测量源极线6C输出的输出信号的电压电平的一组数据。数字波形数据D_A/D是指示从特性测量源极线6C输出的输出信号的波形的依赖于时间的数据。

延迟计算块26B的驱动容量调整逻辑电路92根据由A/D转换器126生成的数字波形数据D_A/D来计算用于指定源极驱动电路22的输出放大器42的驱动容量的驱动容量指定值D_DRV1。更具体地，当根据数字波形数据D_A/D确定由驱动容量指定值D_DRV2指定的驱动容量处于适当的范围中时，驱动容量调整逻辑电路92计算驱动容量指定值D_DRV1，使得与由驱动容量指定值D_DRV2指定的驱动容量相同的驱动容量被指定。在这种情况下，例如，与驱动容量指定值D_DRV2相同的值可以被设定成驱动容量指定值D_DRV1。当根据数字波形数据D_A/D确定由驱动容量指定值D_DRV2指定的驱动容量不足时，驱动容量调整逻辑电路92计算驱动容量指定值D_DRV1以指定比由驱动容量指定值D_DRV2指定的驱动容量高的驱动容量。当根据数字波形数据D_A/D确定由驱动容量指定值D_DRV2指定的驱动容量过多时，驱动容量调整逻辑电路92计算驱动容量指定值D_DRV1以指定比由驱动容量指定值D_DRV2指定的驱动容量低的驱动容量。

上述过程允许根据源极线6的延迟特性来适当地设定源极驱动电路22的输出放大器42的驱动容量。

应当注意，例如，根据数字波形数据D_A/D测量跨越特性测量源极线6C和6D以及桥互连件8的延迟时间的图17中所图示的配置可以被用作驱动容量调整逻辑电路92的配置。这种情况下的源极驱动电路22的输出放大器42的驱动容量的调整的操作如参考图18和19所描述的那样，除了使用被集成在触摸面板控制器部112中的A/D转换器126以外。

另一方面，当要执行作为检测物体与触摸面板103的接触的处理的触摸检测处理时，通过开关125将选择器124的输出连接至A/D转换器126的输入，并且，通过开关127将A/D转换器126的输出连接至扫描RAM 128的输入。在这种情况下，A/D转换器126对由选择器124选择的X传感器122的输出信号执行模数转换。X传感器122的输出信号是指示触摸面板103的电气状态的模拟信号，并且，这意味着A/D转换器126具有下述功能：对指示触摸面板103的电气状态的模拟信号执行模数转换以及生成指示触摸面板103的电气状态的数字数据。利用上述操作，触摸面板控制器部112获得水平电极图案104与垂直电极图案105之间的数字容量信息，并将该数字容量信息存储在扫描RAM 128中。MPU 113从扫描RAM 128读取出数字容量信息，并基于该数字容量信息来生成指示触摸操作的触摸面板检测数据。

尽管在上述实施例中A/D转换器126被集成在触摸面板控制器部112中，但是可以以各种方式在嵌入有TPC的源极驱动器IC 102中修改A/D转换器126的位置。例如，A/D转换器126可以被集成在源极驱动器部111中。

可以在各种定时处执行源极驱动电路22的输出放大器42的驱动容量的调整。例如，如图23中所图示的那样，当嵌入有TPC的源极驱动器IC 102休眠完时（即，当嵌入有TPC的源极驱动器IC 102从休眠状态返回到正常操作状态时），可以执行源极驱动电路22的输出放大器42的驱动容量的调整。在图23中，在其期间嵌入有TPC的源极驱动器IC 102处于休眠状态中的时段由图例“休眠中”指示，并且，在其期间嵌入有TPC的源极驱动器IC 102处于正常操作状态中的时段由图例“休眠完”指示。

在这种情况下，在一个实施例中，可以在嵌入有TPC的源极驱动器IC 102在从休眠状态出来后执行上电时序的时段（由图23中的图例“上电”指示）中执行源极驱动电路22的输出放大器42的驱动容量的调整。在这种情况下，A/D转换器126被用于在上电时序的特定时段中生成指示从特性测量源极线6C输出的输出信号的波形的数字波形数据D_A/D。基于数字波形数据D_A/D来调整源极驱动电路22的输出放大器42的驱动容量。当此后开始图像在液晶显示面板1上的显示时，A/D转换器126被用于检测物体与触摸面板103的接触的触摸检测处理。

可替换地，可以在触摸检测处理（检测物体与触摸面板103的接触的处理）不是在每个帧时段中都被执行时的时段中执行源极驱动电路22的输出放大器42的驱动容量的调整。当如图24中所图示的那样触摸检测处理在每个帧时段的显示时段中被执行而不在空白时段中被执行时，例如，可以在空白时段的特定时段中执行源极驱动电路22的输出放大器42的驱动容量的调整。在这种情况下，在该特定时段中，A/D转换器126被用于生成指示从特性测量源极线6C输出的输出信号的波形的数字波形数据D_A/D。

当如图25中所图示的那样触摸检测处理在每个帧时段中且在空白时段的一部分中间歇性地被执行时，可以在触摸检测处理不在空白时段中被执行的特定时段中执行源极驱动电路22的输出放大器42的驱动容量的调整。在这种情况下，在该特定时段中，A/D转换器126被用于生成指示从特性测量源极线6C输出的输出信号的波形的数字波形数据D_A/D。

在本实施例中，如上所述，A/D转换器126既被用于生成指示触摸面板103的电气状态的数字信息，又被用于生成指示从特性测量源极线6C输入到测量输入焊盘25的输出信号的波形的数字波形数据D_A/D，从而提供具有减小的电路尺寸的嵌入有TPC的源极驱动器IC 102的多功能性。

尽管在上文中具体地描述了本发明的实施例，但是本发明不应当被解释为限于上述实施例。对本领域技术人员来说将显而易见的是，可以利用各种修改来实现本发明。尽管在上面的实施例中描述了具有液晶显示面板的液晶显示设备，但是本领域中的普通技术人员将认识到，本发明也可适用于例如结合有不同的显示面板（例如OLED（有机发光二极管）显示面板和等离子体显示面板）的显示设备。

Claims (18)

1.一种显示设备，包括：

显示面板；以及

驱动器，

其中，所述显示面板包括：

在第一方向上延伸的第一至第三互连件，每一个互连件均具有连接至所述驱动器的第一端部；

多个第一子像素，其被连接至第一互连件且用于图像显示；

多个第二子像素，其被连接至第二和第三互连件且不用于图像显示；以及

桥互连件，其在第二和第三互连件中的每一个的第二端部处或在第二和第三互连件中的每一个的第二端部附近连接第二和第三互连件，所述第二端部被远离所述驱动器地定位，

其中，所述驱动器包括：

第一驱动电路，其驱动第一互连件；

第二驱动电路，其驱动第二互连件的第一端部；以及

驱动容量控制部，其从第三互连件的第一端部接收第一输出信号，并响应于所述第一输出信号的波形而控制所述第一驱动电路的驱动容量。

2.根据权利要求1所述的显示设备，其中，所述驱动容量控制部响应于跨越第二和第三互连件以及桥互连件的延迟时间而控制所述第一驱动电路的驱动容量。

3.根据权利要求2所述的显示设备，其中，所述第二驱动电路响应于使控制信号有效而驱动第二互连件的第一端部；

其中，所述驱动容量控制部包括：

比较器，其将所述第一输出信号的电压电平与阈值电平进行比较；

计数器，其响应于使所述控制信号有效而开始计数操作并响应于从所述比较器输出的第二输出信号而停止所述计数操作；以及

控制逻辑电路，其响应于由所述计数器在所述计数操作被停止时的时刻处保持的计数值而控制所述第一驱动电路的驱动容量。

4.根据权利要求2所述的显示设备，其中，所述第二驱动电路响应于使控制信号有效而驱动第二互连件的第一端部；

其中，所述驱动容量控制部包括：

A/D转换器，其对所述第一输出信号执行模数转换以生成数字波形数据；

延迟部，其延迟所述数字波形数据并输出经延迟的数字波形数据；

比较器电路，其将从所述A/D转换器接收的数字波形数据与从所述延迟部接收的数字波形数据进行比较；

计数器，其响应于使所述控制信号有效而开始计数操作并响应于从所述比较器电路输出的第二输出信号而停止所述计数操作；以及

控制逻辑电路，其响应于由所述计数器在所述计数操作被停止时的时刻处保持的计数值而控制所述第一驱动电路的驱动容量。

5.根据权利要求1所述的显示设备，其中，所述驱动容量控制部包括：

A/D转换器，其对所述第一输出信号执行模数转换以生成指示在每个时间处的所述第一输出信号的电压电平的数字波形数据；以及

控制逻辑电路，其响应于所述数字波形数据而控制所述第一驱动电路的驱动容量。

6.根据权利要求5所述的显示设备，进一步包括触摸面板，

其中，所述A/D转换器被用于对指示所述触摸面板的电气状态的模拟信号的模数转换，以生成指示所述触摸面板的电气状态的数字数据。

7.根据权利要求3所述的显示设备，其中，所述第一和第二驱动电路具有相同的配置，并且

其中，所述驱动容量控制部通过将由所述计数器在所述计数操作被停止时的时刻处保持的计数值与参考值进行比较来确定所述第二驱动电路的驱动容量是否适当，并且，在确定所述第二驱动电路的驱动容量是适当的时，基于所述第二驱动电路的驱动容量来设定所述第一驱动电路的驱动容量。

8.根据权利要求4所述的显示设备，其中，所述第一和第二驱动电路具有相同的配置，并且

其中，所述驱动容量控制部通过将由所述计数器在所述计数操作被停止时的时刻处保持的计数值与参考值进行比较来确定所述第二驱动电路的驱动容量是否适当，并且，在确定所述第二驱动电路的驱动容量是适当的时，基于所述第二驱动电路的驱动容量来设定所述第一驱动电路的驱动容量。

9.根据权利要求1所述的显示设备，其中，所述显示面板进一步包括：

在所述第一方向上延伸的第一和第二虚互连件；以及

多个第三子像素，其被连接至第一和第二虚互连件且不用于图像显示，

其中，第一、第二、第三互连件以及第一和第二虚互连件被排列在与所述第一方向垂直的第二方向上，并且

其中，第一、第二和第三互连件被设置在第一和第二虚互连件之间。

10.根据权利要求9所述的显示设备，其中，第二和第三互连件被与第一虚互连件邻近地设置。

11.根据权利要求1所述的显示设备，其中，所述显示面板包括液晶显示面板，并且

其中，所述第一互连件包括源极线。

12.根据权利要求1所述的显示设备，其中，所述显示面板包括液晶显示面板，并且

其中，所述第一互连件包括栅极线。

13.一种用于驱动显示面板的显示面板驱动器，所述显示面板包括：在第一方向上延伸的第一至第三互连件；多个第一子像素，其被连接至第一互连件且用于图像显示；多个第二子像素，其被连接至第二和第三互连件且不用于图像显示；以及桥互连件，其在第二和第三互连件中的每一个的第一端部处或在第二和第三互连件中的每一个的第一端部附近连接第二和第三互连件，其中所述第一端部被远离所述显示面板驱动器地分配，所述显示面板驱动器包括：

第一驱动电路，其驱动第一互连件；

第二驱动电路，其被配置成将阶跃信号输入到第二互连件的第二端部，所述第二端部跨越第二互连件与所述第一端部相反；以及

驱动容量控制部，其从第三互连件的第三端部接收第一输出信号，并响应于所述第一输出信号的波形而控制所述第一驱动电路的驱动容量，所述第三端部跨越第三互连件与所述第一端部相反。

14.根据权利要求13所述的显示面板驱动器，其中，所述驱动容量控制部响应于跨越第二和第三互连件以及桥互连件的延迟时间而控制所述第一驱动电路的驱动容量。

15.根据权利要求14所述的显示面板驱动器，其中，所述第二驱动电路响应于使控制信号有效而驱动第二互连件的第二端部；

其中，所述驱动容量控制部包括：

比较器，其将所述第一输出信号的电压电平与阈值电平进行比较；

计数器，其响应于使所述控制信号有效而开始计数操作并响应于从所述比较器输出的第二输出信号而停止所述计数操作；以及

控制逻辑电路，其响应于由所述计数器在所述计数操作被停止时的时刻处保持的计数值而控制所述第一驱动电路的驱动容量。

16.根据权利要求14所述的显示面板驱动器，其中，所述第二驱动电路响应于使控制信号有效而驱动第二互连件的第二端部；

其中，所述驱动容量控制部包括：

A/D转换器，其对所述第一输出信号执行模数转换以生成数字波形数据；

延迟部，其延迟所述数字波形数据并输出经延迟的数字波形数据；

比较器电路，其将从所述A/D转换器接收的数字波形数据与从所述延迟部接收的数字波形数据进行比较；

计数器，其响应于使所述控制信号有效而开始计数操作并响应于从所述比较器电路输出的第二输出信号而停止所述计数操作；以及

控制逻辑电路，其响应于由所述计数器在所述计数操作被停止时的时刻处保持的计数值而控制所述第一驱动电路的驱动容量。

17.根据权利要求13所述的显示面板驱动器，其中，所述驱动容量控制部包括：

A/D转换器，其对所述第一输出信号执行模数转换以生成指示在每个时间处的所述第一输出信号的电压电平的数字波形数据；以及

控制逻辑电路，其响应于所述数字波形数据而控制所述第一驱动电路的驱动容量。

18.根据权利要求17所述的显示面板驱动器，其中，所述A/D转换器被用于对指示邻近于所述显示面板设置的触摸面板的电气状态的模拟信号的模数转换，以生成指示所述触摸面板的电气状态的数字数据。