CN104936373B - 一种电路板及其表层差分线的分布方法、通信设备 - Google Patents
一种电路板及其表层差分线的分布方法、通信设备 Download PDFInfo
- Publication number
- CN104936373B CN104936373B CN201410108169.9A CN201410108169A CN104936373B CN 104936373 B CN104936373 B CN 104936373B CN 201410108169 A CN201410108169 A CN 201410108169A CN 104936373 B CN104936373 B CN 104936373B
- Authority
- CN
- China
- Prior art keywords
- differential lines
- ground wire
- pair
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及电路板布线技术领域,公开一种电路板及其表层高速差分线的分布方法、通信设备,电路板包括走线层、接地金属层以及位于走线层和接地金属层之间的介质层;所述走线层内形成有至少一对差分线以及地线,其中,每一对所述差分线两侧均设有地线;每一对所述差分线两侧的地线中,所述地线与所述接地金属层通过多个过孔连接,一侧的地线对应的过孔中每一个过孔与所述一侧的地线朝向所述差分线一侧的边缘之间的间距小于2000微米,且任意相邻的两个过孔之间的间距小于2000微米。该电路板能够降低差分线传递高频信号时产生的电磁干扰。
Description
技术领域
本发明涉及电路板布线技术领域,特别涉及一种电路板及其表层差分线的分布方法。
背景技术
在电路板布线技术领域,如何降低电路板表层高速传输线的电磁干扰问题是电路板布线设计的一个重要内容。
以封装基板为例,封装基板中,芯片的电磁干扰有很大一部分与封装相关,高速IO(Input/Output,输入/输出)接口的电磁干扰设计是封装基板设计的一个重要内容。当前对于高速信号尤其是差分信号的设计主要是采用微带线,微带线是一根带状导(信号线),与地平面之间用一种电介质隔离开;通过控制微带线的厚度、宽度以及与地平面之间的距离,可以达到特性阻抗控制的目的。由于微带线一面是绝缘介质(FR4或者其他电介质)一面是空气(介电常数低),因此速度很快,在高速I/O设计中微带线也是一种很常见的设计方式;但是对于表层信号的走线,正是因为微带线一面是电介质、一面是空气,因此,微带线传输信号为高频时,微带线往外部空间的电磁辐射较大,当微带线上方覆盖有其他金属物体(如散热器)时,微带线很容易激励起较大的电磁干扰辐射,从而引发电磁干扰问题。
发明内容
本发明提供了一种电路板及其表层差分线的分布方法、通信设备,以降低差分线传递高频信号时产生的电磁干扰。
第一方面,提供一种电路板,包括走线层、接地金属层以及位于走线层和接地金属层之间的介质层;所述走线层内形成有至少一对差分线以及地线,其中,每一对所述差分线两侧均设有所述地线;
每一对所述差分线两侧的所述地线中,所述地线与所述接地金属层通过多个连通所述接地金属层、介质层以及所述走线层的过孔连接,且在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中的每一个过孔之间的间距小于或等于2000微米,且任意相邻的两个过孔之间的间距小于或等于2000微米
结合上述第一方面,在第一种可能的实现方式中,每一对所述差分线中,每一根差分线与相邻的所述地线之间的间隙的宽度等于所述两根差分线之间的间隙的宽度。
结合上述第一方面、第一种可能的实现方式,在第二种可能的实现方式中,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中每一个过孔之间的间距小于或等于1000微米。
结合上述第一方面、第一种可能的实现方式,在第三种可能的实现方式中,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,任意相邻的两个过孔之间的间距小于或等于1000微米。
结合上述第一方面、第一种可能的实现方式、第二种可能的实现方式、第三种可能的实现方式,在第四种可能的实现方式中,所述电路板为封装基板。
第二方面,提供一种电路板表层差分线的分布方法,包括:
在电路板的基底上形成接地金属层;
在接地金属层上形成介质层,并通过构图工艺形成多个过孔;
在介质层上形成走线层,并通过构图工艺形成至少一对差分线的图案、并在任意一对差分线的并行段的两侧形成地线的图案;其中,每一对所述差分线两侧的所述地线中,所述地线与所述接地金属层通过多个连通所述接地金属层、介质层以及所述走线层的过孔连接,且在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中的每一个过孔之间的间距小于或等于2000微米,且任意相邻的两个过孔之间的间距小于或等于2000微米。
结合第二方面,在第一种可能的实现方式中,每一对所述差分线中,每一根差分线与相邻的所述地线之间的间隙的宽度等于所述两根差分线之间的间隙的宽度。
结合第二方面、第一种可能的实现方式,在第二种可能的实现方式中,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中每一个过孔之间的间距小于或等于1000微米。
结合第二方面、第一种可能的实现方式,在第三种可能的实现方式中,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,任意相邻的两个过孔之间的间距小于或等于1000微米。
第三方面,提供一种通信设备,该通信设备包括电源模块,以及至少两个如第一方面、及其第一种可能的实现方式、第二种可能的实现方式、第三种可能的实现方式、以及第四种可能的实现方式中提供的任意一种电路板,所述电源模块用于为所述至少两个电路板供电。
根据第一方面提供的电路板、第二方面提供的电路板表层高速差分线的分布方法、以及第三方面提供的通信设备,上述电路板中,介质层表层设置的每一对差分线的两侧分别设有地线,且地线通过过孔与介质层另一面的接地金属层连接,在走线层中,位于一对差分线同一侧的地线以及多个过孔中,地线靠近差分线的边缘与上述多个过孔中的每一个过孔之间的间距小于或等于2000微米,且任意相邻的两个过孔之间的间距小于或等于2000微米。一对差分线的并行段两侧的地线通过上述描述方式分布的过孔与介质层另一面的接地金属层连接,可以使得该对差分线与接地金属层以及地线之间的耦合更紧密,使得该对差分线产生的大量电磁能量被束缚在差分线与接地金属层之间,进而对差分线产生的电磁辐射进行有效抑制,降低差分线传递高频信号时产生的电磁干扰。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的电路板中差分线并行段的截面结构示意图;
图2为本发明实施例提供的电路板中差分线并行段分布的原理示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种电路板及其表层高速差分线的分布方法,上述电路板中差分线的分布方式是在现有共面波导CPW技术的基础上进行的改进,能够减小差分线在传输高频信号时产生的电磁干扰。下面结合附图对上述电路板及其表层高速差分线的分布方法进行描述。
请参考图1和图2,图1为本发明实施例提供的电路板中差分线并行段的截面结构示意图;图2为本发明实施例提供的电路板中差分线并行段分布的原理示意图。
如图1所示,本发明实施例提供的电路板包括走线层、接地金属层4以及位于走线层和接地金属层4之间的介质层1;走线层内形成有至少一对差分线以及地线,其中,每一对差分线两侧均设有地线,形成共面波导结构,如图1和图2中所示的包括差分线21和差分线22的一对差分线,以及该对差分线两侧的地线,为便于描述,差分线21背离差分线22一侧的地线为地线31,差分线22背离差分线21一侧的地线为地线32;一种优选实施方式中,由于一对差分线中传输信号时产生电磁干扰的主要部位为其并行段,因此,可以仅在一对差分线的并行段的两侧设置地线;
如图1和图2所示,与差分线21以及差分线22形成的一对差分线为例,该对差分线两侧的地线分别为地线31和地线32,地线31通过多个连通接地金属层4、介质层1以及走线层的过孔51与接地金属层4连接,地线32通过多个连通接地金属层4、介质层1以及走线层的过孔52与接地金属层4连接,且地线31对应的多个过孔51中,每一个过孔51与地线31朝向该对差分线一侧的边缘之间的间距d2小于或等于2000微米,且任意相邻的两个过孔51之间的间距d1小于或等于2000微米;同理,地线32对应的多个过孔52中,每一个过孔52与地线32朝向该对差分线一侧的边缘之间的间距d3小于或等于2000微米,且任意相邻的两个过孔52之间的间距d4小于或等于2000微米。
如,d1、d2、d3以及d4均可以为2000微米、1800微米、1500微米、1300微米、1000微米、800微米、600微米、500微米、300微米等。
上述电路板中,介质层1表层设置的每一对差分线2的两侧分别设有地线,形成共面波导结构,且每一对差分线的两侧的地线通过上述描述方式分布的过孔与接地金属层4连接,可以使得该对差分线与接地金属层4以及地线之间的耦合更紧密,使得该对差分线产生的大量电磁能量被束缚在差分线与接地金属层之间,进而对差分线产生的电磁辐射进行有效抑制,降低差分线传递高频信号时产生的电磁干扰。
请继续参考图1和图2,一种优选实施方式中,每一对差分线中,每一根差分线与位于其背离另一根差分线一侧的地线之间的间隙的宽度等于两根差分线之间间隙的宽度。以图1和图2所示的差分线21和差分线22形成的一对差分线为例,差分线21与地线31之间间隙的宽度为G,差分线22与地线32之间间隙的宽度为G,差分线21与差分线22之间间隙的宽度S,且G=S。
以图2中所示地线31、差分线21、差分线22以及地线32为例,根据下述公式可知:
S=GforminimumEMI
其中:
为差分线在远场的总辐射电场,为差分线间耦合电流在远场产生的电场,为差分线21与地线31间耦合电流在远场产生的电场,为差分线22与地线32间耦合电流在远场产生的电场,V为差分线21电压,S为差分线21与差分线22之间间隙的宽度,G为差分21与地线31之间间隙宽度、以及差分线22与地线32之间间隙宽度,EMI为远场电磁辐射强度。
当上述S与G相等时,差分线21与差分线22之间的耦合电流在远场产生的电磁辐射、差分线21与地线31之间的耦合电流在远场产生的电磁辐射、以及差分线22与地线32之间的耦合电流在远场产生的差摸电磁辐射可相互抵消,进而可获得总体最小的电磁辐射EMI。
在上述实施方式的基础上,一种优选实施方式中,在走线层,位于一对差分线同一侧的地线与多个过孔中,地线靠近差分线的边缘与多个过孔中的每一个过孔之间的间距小于或等于1000微米,如1000微米、800微米、600微米、500微米、300微米等;和/或,
任意相邻的两个过孔之间的间距小于或等于1000微米,如1000微米、800微米、600微米、500微米、300微米等。
一种优选实施方式中,本发明实施例提供的电路板为封装基板。
另一方面,本发明提供了一种电路板表层高速差分线的分布方法,包括:
在电路板的基底上形成接地金属层;
在接地金属层上形成介质层,并通过构图工艺形成多个过孔;
在介质层上形成走线层,并通过构图工艺形成至少一对差分线的图案、并在任意一对差分线的并行段的两侧形成地线的图案;其中,每一对差分线两侧的地线中,地线与接地金属层通过多个连通接地金属层、介质层以及走线层的过孔连接,且在走线层,位于一对差分线同一侧的地线与多个过孔中,地线靠近差分线的边缘与多个过孔中的每一个过孔之间的间距小于或等于2000微米,如2000微米、1800微米、1500微米、1300微米、1000微米、800微米、600微米、500微米、300微米等;且任意相邻的两个过孔之间的间距小于或等于2000微米,2000微米、1800微米、1500微米、1300微米、1000微米、800微米、600微米、500微米、300微米等。
在上述实施例提供的电路板表层高速差分线的分布方法的实施方式的基础上,一种优选实施方式中,每一对差分线中,每一根差分线与位于其背离另一根差分线一侧的地线之间的间隙等于两根差分线之间的间距。
在上述实施例提供的电路板表层高速差分线的分布方法的实施方式的基础上,一种优选实施方式中,一对差分线两侧的地线中,一侧的地线对应的过孔中每一个过孔与该侧地线朝向差分线一侧的边缘之间的间距小于或等于1000微米,如1000微米、800微米、600微米、500微米、300微米等;和或,
任意相邻的两个过孔之间的间距小于或等于1000微米,如1000微米、800微米、600微米、500微米、300微米等。
另一方面,本发明实施例还提供了一种通信设备,包括电源模块,以及至少两个上述实施例提供的电路板,电源模块用于为上述的至少两个电路板供电。
由于上述电路板在使用过程中对差分线产生的大量电磁能量被束缚在差分线与接地金属层之间,进而对差分线产生的电磁辐射进行有效抑制,降低差分线传递高频信号时产生的电磁干扰,因此,具有上述电路板的通信设备电磁辐射较小,具有较高的安全性能。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种电路板,其特征在于,包括走线层、接地金属层以及位于走线层和接地金属层之间的介质层;所述走线层内形成有至少一对差分线以及地线,其中,每一对所述差分线两侧均设有所述地线;
每一对所述差分线两侧的所述地线中,所述地线与所述接地金属层通过多个连通所述接地金属层、介质层以及所述走线层的过孔连接,且在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中的每一个过孔之间的间距小于或等于2000微米,且任意相邻的两个过孔之间的间距小于或等于2000微米;
每一对所述差分线中,每一根差分线与相邻的所述地线之间的间隙的宽度等于所述两根差分线之间的间隙的宽度。
2.根据权利要求1所述的电路板,其特征在于,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中每一个过孔之间的间距小于或等于1000微米。
3.根据权利要求1所述的电路板,其特征在于,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,任意相邻的两个过孔之间的间距小于或等于1000微米。
4.根据权利要求1~3任一项所述的电路板,其特征在于,所述电路板为封装基板。
5.一种电路板表层差分线的分布方法,其特征在于,包括:
在电路板的基底上形成接地金属层;
在接地金属层上形成介质层,并通过构图工艺形成多个过孔;
在介质层上形成走线层,并通过构图工艺形成至少一对差分线的图案、并在任意一对差分线的并行段的两侧形成地线的图案;其中,每一对所述差分线两侧的所述地线中,所述地线与所述接地金属层通过多个连通所述接地金属层、介质层以及所述走线层的过孔连接,且在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中的每一个过孔之间的间距小于或等于2000微米,且任意相邻的两个过孔之间的间距小于或等于2000微米。
6.根据权利要求5所述的分布方法,其特征在于,每一对所述差分线中,每一根差分线与相邻的所述地线之间的间隙的宽度等于所述两根差分线之间的间隙的宽度。
7.根据权利要求5或6所述的分布方法,其特征在于,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,所述地线靠近所述差分线的边缘与多个所述过孔中每一个过孔之间的间距小于或等于1000微米。
8.根据权利要求5或6所述的分布方法,其特征在于,在所述走线层,位于一对所述差分线同一侧的所述地线与多个所述过孔中,任意相邻的两个过孔之间的间距小于或等于1000微米。
9.一种通信设备,包括电源模块,其特征在于,还包括至少两个如权利要求1至4中任意一项所述的电路板,所述电源模块用于为所述至少两个电路板供电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410108169.9A CN104936373B (zh) | 2014-03-21 | 2014-03-21 | 一种电路板及其表层差分线的分布方法、通信设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410108169.9A CN104936373B (zh) | 2014-03-21 | 2014-03-21 | 一种电路板及其表层差分线的分布方法、通信设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104936373A CN104936373A (zh) | 2015-09-23 |
CN104936373B true CN104936373B (zh) | 2018-08-14 |
Family
ID=54123250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410108169.9A Active CN104936373B (zh) | 2014-03-21 | 2014-03-21 | 一种电路板及其表层差分线的分布方法、通信设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104936373B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106061101B (zh) * | 2016-06-28 | 2018-09-18 | 广东欧珀移动通信有限公司 | 信号线保护方法、装置、印制电路板及终端设备 |
CN108307580A (zh) * | 2017-01-13 | 2018-07-20 | 北京普源精电科技有限公司 | 一种pcb电路板及其布线方法 |
CN108509367A (zh) * | 2018-03-30 | 2018-09-07 | 北京联想核芯科技有限公司 | 一种总线结构及其布线方法 |
CN112736391A (zh) * | 2020-12-16 | 2021-04-30 | 中电国基南方集团有限公司 | 一种缺陷地结构式高共模抑制基片集成波导差分线 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100538470B1 (ko) * | 2003-09-15 | 2005-12-23 | 한국과학기술원 | 유전체 박막을 이용한 동축선 구조의 전송선 시스템, 그제조 방법 및 그를 이용한 패키지 방법 |
JP5146267B2 (ja) * | 2008-11-05 | 2013-02-20 | ソニー株式会社 | 配線基板、プリント配線板の製造方法 |
-
2014
- 2014-03-21 CN CN201410108169.9A patent/CN104936373B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104936373A (zh) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6133884B2 (ja) | 高域伝送用電気工学受動素子を埋め込んだプリント回路基板 | |
CN104936373B (zh) | 一种电路板及其表层差分线的分布方法、通信设备 | |
JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
US9160046B2 (en) | Reduced EMI with quarter wavelength transmission line stubs | |
TWI415560B (zh) | 降低電磁輻射的結構與方法,以及電性物件與其製造方法 | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
JP2010506380A (ja) | 多層基板 | |
CN203951671U (zh) | 一种具有良好电磁兼容性能的pcb结构 | |
TW201739100A (zh) | 用於傳送電磁波信號之微帶波導轉移器 | |
US20130313013A1 (en) | Printed circuit boards | |
JP5392131B2 (ja) | 配線基板 | |
JP6211835B2 (ja) | 高周波伝送線路 | |
JP2010114189A (ja) | 配線基板、プリント配線板の製造方法 | |
TW201440309A (zh) | 帶線中之串音消除 | |
US8467118B2 (en) | Optical module | |
CN205921814U (zh) | 一种电路板装置及电子设备 | |
US9532442B2 (en) | Feed line structure, circuit board using same, and EMI noise reduction method | |
Yokesh et al. | Crosstalk reduction using novel cross-shaped resonators with via fence in high-frequency transmission lines | |
CN102264188A (zh) | 印刷电路板 | |
CN101389184B (zh) | 印刷电路板的组合式贯孔结构 | |
Rajeswari et al. | Comparative study of crosstalk reduction techniques for parallel microstriplines | |
US20120326812A1 (en) | High-frequency transmission line and circuit substrate | |
JP2015018944A (ja) | プリント回路板 | |
CN219780480U (zh) | 电路板、控制器以及设备 | |
EP2862231A1 (en) | Directional coupler arrangement and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |