CN104917516B - 一种故障信号锁定电路 - Google Patents

Abstract

本发明公开了一种故障信号锁定电路，包括三极管V1和三极管V2，所述三极管V1的基极与所述三极管V2的集电极相连，所述三极管V1的集电极与所述三极管V2的基极相连，所述三极管V1的集电极通过一电阻R1与电源VCC相连，所述三极管V1的发射极接地，所述三极管V1的基极与发射极之间并联有一电阻R5，所述三极管V2的集电极通过一电阻R2与所述电源VCC相连，所述三极管V2的发射极接地，所述三极管V2的基极与发射极之间并联有一电阻R3，所述三极管V2的基极通过一电阻R4与信号输入端相连，所述三极管V1的基极与信号输出端相连，所述三极管V1的集电极与复位信号端相连。本电路具有电路简单可靠、响应快以及输出延时小等优点。

Description

一种故障信号锁定电路

技术领域

本发明主要涉及电路技术领域，特指一种故障信号锁定电路。

背景技术

在一些保护电路的应用中，保护电路常需要根据一个外部故障信号的来判定是否输出一个保护信号，然而，这些外部故障信号很多是一个短时间的暂态信号，不利于输出一个稳态的保护信号。而解决此问题的通常做法是利用可编程逻辑器件锁定暂态的故障信号来输出一个稳态的保护信号。但是，目前很多实现锁定电路的方式是通过可编程逻辑器件或者复杂的逻辑门电路来实现的，电路的复杂性相对较高。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种电路简单、可靠性高、响应快的故障信号锁定电路。

为解决上述技术问题，本发明提出的技术方案为：

一种故障信号锁定电路，包括三极管V1和三极管V2，所述三极管V1的基极与所述三极管V2的集电极相连，所述三极管V1的集电极与所述三极管V2的基极相连，所述三极管V1的集电极通过一电阻R1与电源VCC相连，所述三极管V1的发射极接地，所述三极管V1的基极与发射极之间并联有一电阻R5，

所述三极管V2的集电极通过一电阻R2与所述电源VCC相连，所述三极管V2的发射极接地，所述三极管V2的基极与发射极之间并联有一电阻R3，所述三极管V2的基极通过一电阻R4与信号输入端相连，所述三极管V1的基极与信号输出端相连，所述三极管V1的集电极与复位信号端相连。

作为上述技术方案的进一步改进：

所述三极管V2的集电极通过一二极管V11与所述三极管V1的基极相连，所述二极管V11的阳极与所述三极管V2的集电极相连，所述二极管V11的阴极与所述三极管V1的基极相连。

所述三极管V1的集电极与所述三极管V2的基极之间通过一二极管V12连接，所述二极管V12的阳极与所述三极管V1的集电极相连，所述二极管V12的阴极与所述三极管V2的基极相连。

与现有技术相比，本发明的优点在于：

本发明的故障信号锁定电路由两个二极管、两个三极管和若干电阻构成，能够对暂态或者稳态的外部输入信号锁定相应的输出信号，电路简单、可靠性高、响应快、能够适应较宽范围的工作电压。

附图说明

图1为本发明的电路原理图。

具体实施方式

以下结合说明书附图和具体实施例对本发明作进一步描述。

如图1所示，本实施例的故障信号锁定电路，包括三极管V1和三极管V2，三极管V1的基极与三极管V2的集电极相连，三极管V1的集电极与三极管V2的基极相连，三极管V1的集电极通过一电阻R1与电源VCC相连，三极管V1的发射极接地，三极管V1的基极与发射极之间并联有一电阻R5，

三极管V2的集电极通过一电阻R2与电源VCC相连，三极管V2的发射极接地，三极管V2的基极与发射极之间并联有一电阻R3，三极管V2的基极通过一电阻R4与信号输入端相连，三极管V1的基极与信号输出端相连，三极管V1的集电极与复位信号端相连。本发明的故障锁定电路简单可靠，具有两个输出稳态、能够对暂态或稳态的外部故障信号锁定相应的输出信号；另外本电路能够适应较宽的工作电压范围，而且响应时间快、输出延时小。

本实施例中，三极管V2的集电极通过一二极管V11与三极管V1的基极相连，二极管V11的阳极与三极管V2的集电极相连，二极管V11的阴极与三极管V1的基极相连；三极管V1的集电极与三极管V2的基极之间通过一二极管V12连接，二极管V12的阳极与三极管V1的集电极相连，二极管V12的阴极与三极管V2的基极相连。其中二极管V11、二极管V12在三极管的基极作为0.7V左右的钳位二极管，防止两个三极管误导通。

工作原理：如图1所示，电路中端口IN为外部故障输入信号（高电平有效）；端口ERR为故障输出信号（低电平有效）；端口XRST为故障复位信号（低电平有效，外部只能拉低或者悬空）；

电路上电后，端口XRST输入一个复位信号，使电路处于未输出故障信号状态：此时三极管V2处于截止状态；三极管V1处于导通状态；

当端口IN接收到一个暂态或者稳态的外部故障输入信号时，三极管V2处于导通状态，V1处于截止状态，端口ERR输出一个锁定的故障信号（即使端口IN接收到的外部故障输入信号解除也输出）；

当外部故障确认解除后，端口XRST接收到一个复位信号（低电平），端口ERR恢复到未输出故障信号的状态（高电平），其中电路的逻辑真值表如表1所示：

表1：电路逻辑真值表

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (2)

1.一种故障信号锁定电路，其特征在于，包括三极管V1和三极管V2，所述三极管V1的基极与所述三极管V2的集电极相连，所述三极管V1的集电极与所述三极管V2的基极相连，所述三极管V1的集电极通过一电阻R1与电源VCC相连，所述三极管V1的发射极接地，所述三极管V1的基极与发射极之间并联有一电阻R5，

所述三极管V2的集电极通过一电阻R2与所述电源VCC相连，所述三极管V2的发射极接地，所述三极管V2的基极与发射极之间并联有一电阻R3，所述三极管V2的基极通过一电阻R4与信号输入端相连，所述三极管V1的基极与信号输出端相连，所述三极管V1的集电极与复位信号端相连；所述三极管V2的集电极通过一二极管V11与所述三极管V1的基极相连，所述二极管V11的阳极与所述三极管V2的集电极相连，所述二极管V11的阴极与所述三极管V1的基极相连。

2.根据权利要求1所述的故障信号锁定电路，其特征在于，所述三极管V1的集电极与所述三极管V2的基极之间通过一二极管V12连接，所述二极管V12的阳极与所述三极管V1的集电极相连，所述二极管V12的阴极与所述三极管V2的基极相连。