CN104901660B - 具有浮动偏置的电路 - Google Patents

具有浮动偏置的电路 Download PDF

Info

Publication number
CN104901660B
CN104901660B CN201510097099.6A CN201510097099A CN104901660B CN 104901660 B CN104901660 B CN 104901660B CN 201510097099 A CN201510097099 A CN 201510097099A CN 104901660 B CN104901660 B CN 104901660B
Authority
CN
China
Prior art keywords
voltage
circuit
signal processing
processing circuit
internal rails
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510097099.6A
Other languages
English (en)
Other versions
CN104901660A (zh
Inventor
J·克洛斯
J·W·皮挨尔多门尼科
D·H·惠特尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104901660A publication Critical patent/CN104901660A/zh
Application granted granted Critical
Publication of CN104901660B publication Critical patent/CN104901660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及具有浮动偏置的电路。提供增加信号处理电路的范围的装置和方法。一种系统采用耦合到信号处理电路的浮动偏置电路以增加信号处理电路可使用的电源供给的范围，并同时保持信号处理电路的组件在击穿电压阈值中。当数据信号的电压电平发生变化时，浮动偏置电路的电压电平也变化。

Description

具有浮动偏置的电路
技术领域
本公开的实施例涉及电子器件，以及更具体地在一个或多个实施例中涉及具有浮动偏置的电路。
背景技术
电路元件(诸如，晶体管)具有击穿电压，其中他们如预期停止运行和/或可永久损坏。电路元件的击穿电压通常基于用于制造该组件的制造工艺，以及不同的制造工艺可以导致不同的击穿电压。因此，在需要更大的电压电源的情况下，通常使用具有较高的击穿电压的电路元件。然而，较高的击穿电压也有一定的妥协。例如，当组件的击穿电压增加时，该组件的最大运行速度会降低。此外，对于晶体管，较高的击穿电压可以导致增加的晶体管集电极的电阻，这会导致较差的余量。这些妥协可在使用高电压电源和以高速运行的系统中是显著的。
发明内容
描述的电路或装置包括一个或多个浮动偏置电路，使得信号处理电路的元件部分保持在其击穿电压阈值内，并使用较大的电源。
在一些实施例中，提供了一种装置，其包括信号处理电路；第一内部轨电压电路，被配置为接收第一电源电压，并提供响应于信号处理电路中的数据信号的电压变化而变化的第一内部轨电压；以及第二内部轨电压电路，被配置为接收第二电源电压，并提供响应于信号处理电路的数据信号的电压变化而变化的第二内部轨电压。
在某些实施例中，信号处理电路包括晶体管。在一些实施例中，信号处理电路包括双极结晶体管。在某些实施例中，第一内部轨电压电路和第二内部轨电压电路的每一个包括多个开关元件、缓冲器和电阻元件。在一些实施例中，所述电阻元件包括电阻和晶体管中的至少一个。在某些实施例中，第一内部轨电压电路的电压电平是在第一电源电压和信号处理电路中的数据信号的电压之间的大约一半。在一些实施例中，在第二内部轨电压电路的电压电平是第二电源电压和信号处理电路中的数据信号的电压之间的大约一半。在某些实施例中，第一内部轨电压电路和信号处理电路中的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿电压阈值的一半。在一些实施例中，第二内部轨电压电路和信号处理电路中的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿打压阈值的一半。在某些实施例中，第一电源电压和第二电源电压之间的电压差大于信号处理电路的一个或多个组件的击穿电压阈值。在一些实施例中，所述第一内部轨电压和所述第二内部轨电压电路之间的电压差小于或等于所述信号处理电路的一个或多个组件的击穿电压阈值。
在某些实施例中，该装置还包括：在第一电源电压的节点和第一内部轨电压电路之间电耦合的第三内部轨电压电路，其中，所述第三内部轨电压电路被配置以提供响应于所述数据信号的电压变化而变化的第三内部轨道电压，和在第二电源电压的节点和所述第二内部轨电压电路之间电耦合的第四内部轨电压电路，其中，所述第四内部轨电压电路被配置成提供响应于所述数据信号的电压变化而变化的第四内部轨道电压。
在一些实施例中，提供了用于提高信号处理电路的电压范围的方法。该方法可以包括从第一内部轨电压向信号处理电路提供第一内部轨电压电路，其中，第一内部轨电压响应于所述信号处理电路的输出电压的变化而变化，其中，第一内部轨道电压电路被电耦合到所述信号处理电路并被配置为接收第一电源电压，并从第二内部轨电压电路向信号处理电路提供第二内部轨电压，其中，所述第二内部轨电压响应于所述信号处理电路的输出的电压变化而变化，其中，第二内部轨电压电路被电耦合到所述信号处理电路并被配置为接收第二电源电压。
在某些实施例中，第一内部轨电压小于第一电源电压，以及第二内部轨电压大于所述第二电源电压。在一些实施例中，第一内部轨电压电路的电压电平是在第一电源电压和所述信号处理电路中的数据信号的电压之间的近似一半，以及第二内部轨电压电路的电压电平是第二电源电压和信号处理电路中的数据信号的电压之间的近似一半。在某些实施例中，第一内部轨电压电路和信号处理电路中的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿电压阈值的一半。在一些实施例中，第二内部轨电压电路和信号处理电路中的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿电压阈值的一半。在某些实施例中，第一电源电压和第二电源电压之间的电压差大于所述信号处理电路的一个或多个组件的击穿电压阈值。在一些实施例中，第一内部轨电压和所述第二内部轨电压电路之间的电压差小于或等于所述信号处理电路的一个或多个组件的击穿电压阈值。
在本文描述的一些实施例中，提供了包括信号处理电路的装置，包含：具有击穿电压阈值的多个元件，耦合在第一电源供给源和信号处理电路的节点之间的一个或多个第一内部轨电压电路，以及电耦合到用于第二电源供给源和信号处理电路的节点的一个或多个第二内部轨电压电路。在某些实施例中，所述一个或多个第一内部轨电压电路以及所述一个或多个第二内部轨电压的每一个被配置为提供成与数据信号的电压变化成比例变化的内部轨电压，以及其中所述两个第二内部轨电压电路的内部轨电压之间的差值满足击穿电压阈值。
在本文描述的一些实施例中，提供了一种包括信号处理电路的装置，其包含多个开关元件，电耦合到第一电源供给源和信号处理电路的第一组开关元件的第一内部轨电压电路，其中，所述第一内部轨电压电路被配置为提供随着数据信号的电压变化成比例地变化的第一内部轨电压，和电耦合到第二电源供给源和信号处理电路的第二组开关元件的第二内部轨电压电路，其中，第二内部轨电压电路被配置以提供随着数据信号的电压变化成比例地变化的第二内部轨电压。
附图说明
图1A和1B是包括用于信号处理电路的一个或多个浮动偏置电路的系统的实施例的示意框图。
图2是示出信号处理电路和偏置电路的实施例的示意框图。
图3是示出浮动偏置电路的实施例的框图。
图4是说明包括在输入级的浮动偏置电路和在输出级的浮动偏置电路的电流反馈放大器的实施例的电路图。
图5是说明用于在与浮动偏置电路结合使用的缓冲器电路的实施例的电路图。
具体实施方式
某些实施例的以下详细描述提出了本公开内容的具体实施例的各种描述。然而，本公开的其他实施例可以以多种不同的方式实现，如由权利要求书定义和涵盖。在本说明书中，参考了附图，其中类似的附图标记可指示相似的元件。
图1A是用于产生一个或多个内部轨电压的系统100的实施例的示意性框图，所述一个或多个内部轨电压可以至少部分基于节点上的数据信号的电压电平而变化(在此也称为作为浮动偏差)。在一些实施例中，一个或多个内部轨电压与在节点处的数据信号的电压电平而成比例地变化。系统100可以有利地允许信号处理电路102超过给定处理的击穿电压阈值操作，并且可以包括信号处理电路102中，浮动偏置电路104、106(也称为内部轨电压电路)，系统电源高源108(也称为第一电源供给源)，以及系统电源低源110(也称为第二电源供给源)。系统电源高源108和系统电源低源110可以电连接到集成电路的封装的触点，以从一个或多个电源接收相应电压偏差。浮动偏置电路/内部轨电压电路104可以电耦合至系统电源高源108和信号处理电路102，以及浮动偏置电路/内部轨电压电路106可以电耦合到系统电压低源110和信号处理电路102。
在一些实施例中，系统电源高源108可以是系统100的电源提供的最大电压。在某些实施例中，系统电源高源108可以是除了由电源供给所提供的最大电压以外的电压。在一些实施例中，系统电源低源110可以是由系统100的电源供给提供的最小电压。在某些实施例中时，系统电源低源110可以是处理由电源供给所提供的最小电压以外的电压。例如，在一些实施例中，系统电源高源108可以是24V，以及系统电源低源110可以是24V。然而，在一些实施例中，系统电源高源108可以是小于电源的最大电压，以及系统电源低源110可以大于电源供给的最小电压。例如，如果电源是36V的直流电源，系统电源高源108可以被配置为30V，以及系统电源低源110可以被配置为5V。上述实施例的任何组合可以根据需要使用。
信号处理电路102可以用于处理输入信号，并且可以使用各种电路拓扑来实现。例如，信号处理电路102可以被实现为线性传输环电路，电流反馈放大器或其它放大器电路。在一些实施例中，信号处理电路102可以对应于下文参考图4更详细描述的集成电路的输入级和/或输出级，因此，在一些实施例中，系统100可以增加电路的输入共模范围，并且，在某些实施例中，系统100可以增加电路可以容忍的数据信号的电压摆幅。
在一些实施例中，信号处理电路102可以使用各种元件实施，诸如晶体管(例如，场效应晶体管(FET)、金属氧化物半导体场效应管(MOSFET)、功率MOSFET、双极结型晶体管(双极结型晶体管)、绝缘栅双极晶体管(IGBT)等)、电阻器等，这将在下面参考图2更详细地描述。虽然术语“金属”和“氧化”都存在于MOSFET的名称，但可以理解这些晶体管可具有由除了金属的其它材料制作的栅极，诸如多晶硅栅极，并且可具有从除了氧化硅的电介质制作的电介质“氧化”区域，诸如由氮化硅或高k介电材料。如前面提到的，信号处理电路102的组件(例如，晶体管)具有击穿电压阈值，当超过时，使得信号处理电路102停止预期的操作(例如，完全停止运行和/或降低的精度、引入错误等)。
在一些实施例中，系统电源高源108和系统电源低源110之间的电压差不满足信号处理电路102中组件的击穿电压阈值。在这种情况下，浮动偏置电路104、106可用于使信号处理电路102正常工作。在一些实施例中，最接近信号处理电路102的两个浮动偏置电路是(或一个浮动偏置电路和系统电源高源108和系统电源低源110中的一个)之间的电压差满足击穿电压阈，从而使信号处理电路102正常工作。
此外，浮动偏置电路104、106可用于维持所述信号处理电路102的组件在它们的击穿电压阈值中或满足信号处理电路102的组成部分的击穿电压阈值，同时增加信号处理电路102可使用的电源范围。在一些实施例中，浮动偏置电路104、106可以使用开关元件来实现，诸如晶体管(例如、FET、MOSFET、晶体管、功率FET、双极结型晶体管等)，缓冲器，电阻元件(例如，电阻器，晶体管)，和类似物。类似于信号处理电路102的组件，浮动偏置电路104、106的组件可具有击穿电压阈值。在一些实施例中，浮动偏置电路104、106的元件的击穿电压阈值可以相同或近似等于信号处理电路102的组件的击穿电压阈值。在某些实施例中，浮动偏置电路104、106的组件的击穿电压阈值可不同于信号处理电路102的组件的击穿电压阈值(例如，更大和/或更小)。
浮动偏置电路104可被电耦合到系统电源高源108和信号处理电路102，并且可以被配置为提供电压到信号处理电路102，它低于系统电源高源108的电压。在一些实施例中，浮动偏置电路104(例如，在浮动偏置电路104的节点)的电压电平是系统电源高源108的电压电平和信号处理电路102的电压电平(例如，数据信号在信号处理电路102的一节点的电压电平)的中间或大约中途，并可以随着信号处理电路102的电压电平变化而变化(例如，当输入节点、输出节点VOUT、或某些其他节点的电压电平变化，或当在节点的数据信号的电压电平改变时，如需要的话)。此外，浮动偏置电路104可向信号处理电路102提供固定的直流电流。
类似地，浮动偏置电路106可以电耦接系统电源低源110和信号处理电路102，并且可以被配置为向信号处理电路102提供高于系统电源低源110的电压的电压，。在一些实施例中，浮动偏置电路106(例如，在浮动偏置电路106的节点)的电压电平可以是在系统电源低源110的电压电平和信号处理电路102的电压电平之间的中途或大约中途(例如，当信号处理电路102的节点的数据信号的电压电平变化时)，并可以随着信号处理电路102的电压电平变化而变化(例如，根据需要，当输入节点、输出节点VOUT、或某些其他节点的电压电平变化时)。此外，浮动偏置电路106可向信号处理电路102提供固定的直流电流。
在一些实施例中，浮动偏置电路104可以提供系统电源高源108和信号处理电路102之间的电压降，以及浮动偏置电路106可以提供信号处理电路102和系统电源低源110之间的电压降。例如，在某些实施例中，浮动偏置电路104可以提供系统电源高源108和信号处理电路102之间的50％的电压降，以及浮动偏置电路106可提供信号处理电路102和系统电源低源110之间50％的电压降。在一些实施例中，浮动偏置电路104和/或浮动偏置电路106可以提供两个浮动偏置电路之间和/或一个浮动偏置电路和任何一个系统电源高源108、系统电源低源110和信号处理电路102或它们的组合之间的50％的电压降。其它偏置电平将被本领域的普通技术人员容易地确定。例如，在一些实施例中，如所希望的，浮动偏置电路104、106可以使用并配置以在组件之间提供一个40％、60％或其他的电压降。
以这种方式，浮动偏置电路104、106能有效地加倍或以其它方式扩大信号处理电路102可使用的电源供给范围。例如，如果信号处理电路102的一些组件具有18V的击穿电压阈值，并且该系统使用36V直流电源(例如，系统电源高源108具有36V的电压，以及系统电源低源110具有0V的电压)，浮动偏置电路104的电压电平(例如，在浮动偏置电路104的节点)可以是27V，以及浮动偏置电路106(例如，在浮动偏置电路106的节点)的电压电平可以是9V。因此，信号处理电路的组件被暴露于18V差分(9V至27V)，而不是36V差分(0V至36V)，从而满足击穿电压阈值。因此，相对较大的电源电压(例如，36V)可由具有较低的击穿电压阈值(例如，18V)的信号处理电路102的组件使用。
类似地，浮动偏置电路104、106可以增加信号处理电路102的组件的电压摆动范围。例如，如果信号处理电路102的组件具有19V的击穿电压阈值，并使用19V电源供给，组件可以具有小于或等于19V(例如，0V-19V)的电压摆动。然而，通过包括浮动偏置电路104、106，信号处理电路102的组件不仅可以使用更大的电源(例如，35V等)，各组件的电压摆动范围也可以增加(例如，)。
此外，当信号处理电路102中的数据信号的电压电平变化(例如，在参考点处的数据信号的电压，诸如输出节点VOUT、输入节点、另一些节点等)时，浮动偏置电路104、106的电压电平可改变。例如，如果在参考节点的电压电平从18V改变至12V，浮动偏置电路104(例如，在浮动偏置电路104的节点)的电压电平可以摆动至24V，以及浮动偏置电路106的电压电平(例如，在浮动偏置电路106的节点)可以摆动到6V。以这种方式，信号处理电路102的组件可以保持在它们的击穿电压阈值(例如，电压差满足击穿电压阈值)中。同样地，浮动偏置电路104、106的组件也可以保持在它们的击穿电压中。
尽管图1A的系统100示出系统电源高源108和信号处理电路102之间的单个浮动偏置电路104，但应该理解，由点线指示地，多浮动偏置电路104被放置在系统电源高源108和一系列堆栈中的信号处理电路102之间。同样地，多个浮动偏置电路106可以被放置在系统电源低源110和一系列堆栈中的信号处理电路102之间。
另外的浮动偏置电路可以使得更大的电源供给用于给定的信号处理电路102，以及进一步增加电压摆动范围，同时保持信号处理电路102的组件和浮动偏置电路在它们的击穿电压阈值内。例如，如果对于信号处理电路102的某些组件的击穿电压阈值是12V，系统电源高源108的电压电平是18V，以及系统电源低源110的电压电平是-18V，该系统100可以包括四个浮动偏置电路：分别具有在6V和12V的电压电平的系统电源高源108之间的两个浮动偏置电路(例如，在浮动偏置电路的节点)，和分别具有在-6V和-12V的电压电平的系统电源低源110(例如，在浮动偏置电路的节点)之间的两个浮动偏置电路。信号处理电路102可耦合到具有6V和-6V的电压水平的浮动偏置电路。以这种方式，信号处理电路102的组件可以在12V击穿电压阈值内运作。应该理解，组件的击穿电压可以不同于12V，并且可以至少部分基于用于构建组件的制造工艺。此外，如先前所讨论地，浮动偏置电路的组件可具有与信号处理电路102的组件的击穿电压阈值的相同或不同的击穿电压阈值。
如前所述，当数据信号的电压电平改变时，浮动偏置电路的电压电平(例如，在浮动偏置电路的节点)也可变化，从而保持了信号处理电路102的组件在击穿电压阈值内。在一些实施例中，输出节点VOUT的信号用于改变浮动偏置电路的电压电平。在某些实施例中，在输入节点的数据信号的电压电平用于改变浮动偏置电路的电压电平。应该理解，当需要时，可以使用其他的浮动偏置电路。
在一些实施例中，可以至少部分基于信号处理电路102的组件和/或浮动偏置电路的组件的击穿电压阈值和系统100使用的电源供给的电压电平(例如，电源/((击穿电压阈值/2)-2)或电源供给/击穿电压阈值)而确定系统100的最小数量的浮动偏置电路。在一些实施例中，信号处理电路102以上的浮动偏置电路(例如，浮动系统电源高源108和信号处理电路102之间的偏置电路)和信号处理电路102以下的浮动偏置电路(例如，浮动系统电源低源110和信号处理电路102之间的偏置电路)之间的最大电压级可以至少部分基于信号处理电路102的组件和/或浮动偏置电路的组件的击穿电压阈值(例如，击穿电压阈值/2)。
图1B是包括与信号处理电路102电耦合的一个或多个浮动偏置电路104、106的系统100的实施例的示意框图。此外，图1B的示出实施例中的系统100包括偏置电路112、114。应当理解，根据需要，可以在系统100中使用更少、更多或不同的偏置电路。偏置电路112可电耦合系统电源高源108和浮动偏置电路104，以及偏置电路114可电耦合系统电源低源110和浮动偏置电路106。应该理解，根据需要，该偏置电路112、114可放置在不同的地点。例如，在一些实施例中，偏置电路112可以放置在信号处理电路102和浮动偏置电路104之间，和/或偏置电路114可被放置在信号处理电路102和浮动偏置电路106之间。该偏置电路112、114可用于维护浮动偏置电路104、106的组件在适当的操作条件(例如，预定的电压或电流)。
图2是示出在系统100中的信号处理电路102和偏置电路112、114的实施例的示意框图。如先前所描述地，信号处理电路102可用于处理输入信号，以及偏置电路112、114可用于保持浮动偏置电路104、106的组件在适当的操作条件。
在图示的实施例中，电阻器202、204可以分别位于输出节点VOUT与浮动偏置电路104之间以及输出节点VOUT与浮动偏置电路106之间。在一些实施例中，电阻器202、204可被认为是信号处理电路102的一部分，浮动偏置电路104、106的一部分和/或作为单独的电路或组件。电阻202、204可分别用作输出节点VOUT与浮动偏置电路104、106之间的分压器。在一些实施例中，电阻器202、204可以被替换为其他的电阻元件，诸如晶体管(FET、晶体管、双极结型晶体管、JFET等)或其他组件或分压器。
此外，在示出图2的实施例中，信号处理电路102可以包括多个开关元件，诸如布置为线性传输环电路的晶体管Q1、Q2、Q3、Q4。因此，在一些实施例中，输入结点VIN可以电耦合到晶体管Q3、Q4的基极/栅极，晶体管Q3、Q4的集电极/漏极可以电耦合到彼此，晶体管Q1、Q2的发射极/源极和输出节点VOUT以及晶体管Q3、Q4的发射极/源极可以分别电耦合到晶体管Q1、Q2的基极/栅极。虽然晶体管Q1、Q2、Q3、Q4被示为双极结型晶体管，但可以理解，该晶体管Q1、Q2、Q3、Q4可以使用任何数目的晶体管拓扑实施，诸如(但不限于)PNP型晶体管、NPN型晶体管、晶体管、场效应晶体管、IBGT、JFET等。此外，应该理解，其它类型的电路可用作信号处理电路102中发生的线性传输环电路，诸如(但不限于)电流反馈放大器或其它放大器电路。
在图2的示出实施例中，偏置电路112可使用电压偏置源Vb1、晶体管Q5和电阻器206实施。然而，应当理解，根据需要，可以是在偏置电路112使用更少、更多或不同的组件。在一些实施例中，电阻器206可以串联电耦合系统电源高源108和发射器/晶体管Q5的源极。在这样的实施例中，晶体管Q5的集电极/漏极可以电耦合浮动偏置电路104。然而，如先前描述的，在一些实施例中，根据需要，偏置电路112可位于浮动偏置电路104和信号处理电路102之间。在这样的实施例中，电阻器206的一端可以电耦合到浮动偏置电路104，以及晶体管Q5可被电耦合至信号处理电路102。
类似地，偏置电路114可使用电压偏置源Vb2、晶体管Q6和电阻器208实现。然而，可以理解，根据需要，偏置电路114中可以使用更少、更多或不同的组件。在一些实施例中，电阻器208可以串联电耦合系统电源低源110和发射器/晶体管Q6的源极。在这样的实施例中，晶体管Q6的集电极/漏极可以电耦合浮动偏置电路106。然而，如先前描述的，在一些实施例中，根据需要，偏置电路114可位于浮动偏置电路106和信号处理电路102之间。在这样的实施例中，电阻器208的一端可以电耦合到浮动偏置电路106，以及晶体管Q6可被电耦合至信号处理电路102。
应该理解，偏置电路112，114可以多种方式实施，而不脱离本描述的精神。例如，在一些实施例中，电阻器208可以用另一个电阻元件代替，诸如晶体管。此外，晶体管Q5和Q6可实现为NPN型或PNP型双极结型晶体管(如图所示)、场效应晶体管、晶体管、IGBT、JFET等等。此外，在某些情况下，偏置电路112、114可被实现为电流源。
图3是示出在系统100中的浮动偏置电路104、106的实施例的示意框图。如前所述，浮动偏置电路104可被电耦合到系统电源高源108和/或偏置电路112和信号处理电路102，以及浮动偏置电路106可被电耦合至系统电源低源110和/或偏置电路114以及信号处理电路102。然而，如前面所提到的，偏置电路112、114可被放置在不同的位置。例如，在一些实施例中，偏置电路112可位于浮动偏置电路104和信号处理电路102之间。在这样的实施例，可以使用不同类型的晶体管Q7，诸如NPN型晶体管。类似地，在某些实施例中，偏置电路114可位于浮动偏置电路106和信号处理电路102之间。在这样的实施例中，可以使用不同类型的晶体管Q9，诸如PNP型晶体管。
在图3的示出实施例中，浮动偏置电路104包括实现为晶体管Q7、Q8的开关元件、缓冲电路302和电阻器304。然而，应该理解，按照需要，可以在浮动偏置电路104中使用更少、更多或不同的组件。例如，电阻器304可以使用其他电阻元件(诸如，晶体管)来实现，以及基于信号处理电路102的结构可以使用更少或更多个晶体管。
在一些实施例中，电阻器304可电串联耦合系统电源高源108和缓冲电路302的输入端，以及信号处理电路102(或电阻器202)。缓冲电路302的输出可以与晶体管Q7和Q8的基极/栅极电耦合。以这种方式，晶体管Q7和Q8的基极/栅极电压可等于或大致相等。因此，在一些实施例中，缓冲电路302的输入端、电阻器304的端部和信号处理电路102的一部分(例如，到输出节点VOUT远端的电阻器202的一端)可以电经由电节点耦合。以这种方式，在浮动偏置电路104的电压电平(例如，在浮动偏置电路104的节点，诸如缓冲部302的输入和/或输出)至少部分基于信号处理电路102的电压电平变化(例如，在输出节点VOUT的数据信号的电压电平，或经由一个或多个电阻性元件电耦合到缓冲器电路302的输入的信号处理电路102的其他节点)。同样，缓冲电路302和晶体管Q7和Q8的基极/栅极的输出可经由另一个电节点电耦合。
在一些实施例中，晶体管Q7的发射极/源极可以电耦合偏置电路112、系统电源高源108、另一个浮动偏置电路和/或其中实现浮动偏置电路104的其他组件。在这样的实施例中，晶体管Q7的集电极/漏极可以电耦合信号处理电路102、另一个浮动偏置电路和/或其中实现浮动偏置电路104的电路的其它组件。在某些实施例中，晶体管Q8的集电极/漏极可以电耦合系统电源高源108、另一个浮动偏置电路和/或其中实施浮动偏置电路104的电路的其它组件。在这样的实施例中，晶体管Q8的发射极/源极可以电耦合信号处理电路102、另一个浮动偏置电路和/或其中实现浮动偏置电路104的电路的其它组件。
应该理解，浮动偏置电路104的组件可以以各种方式来实现。例如，在一些实施例中，晶体管Q7可以被实现为PNP晶体管，以及晶体管Q8可实现为NPN晶体管。然而，应当理解，可以根据需要使用不同类型和开关元件的安排。例如，晶体管Q7和Q8可以实现为NPN型或PNP型双极结型晶体管(如图所示)、场效应晶体管、晶体管、IGBT等等。此外，在一些实施例中，缓冲电路302可以使用运算放大器和/或晶体管来实现。在某些实施例中，缓冲电路302可被实现为单位增益放大器或电压跟随器。在一些实施例中，缓冲电路302可以实现为四晶体管缓冲电路，其使用图2中的晶体管Q1、Q2、Q3、Q4的相同或类似结构，并且如下面参照图5更详细地描述。此外，应当理解，电阻器304、308可以使用其他电阻元件来实现，诸如(但不限于)晶体管。
根据其结构，浮动偏置电路104可以提供系统100的两个组件之间的电压降(例如，系统电源高源108和信号处理电路102之间，两个浮动偏置电路之间，和/或浮动偏置电路和系统电源高源108和信号处理电路102中的一个之间)。例如，在一些实施例中，浮动偏置电路104可以提供系统100的两个组件之间的50％的电压降。
在某些实施例中，浮动偏置电路104的电压电平(例如，在浮动偏置电路104的缓冲器302的输入和/或输出)可以是信号处理电路102的电压电平(或者更靠近所述信号处理电路102的靠近浮动偏置电路104的电压电平)和系统电源高源108的电压电平(或更接近系统电源高源108的接近浮动偏置电路104的电压电平)之间的中途。系统电源高源108的电压电平和信号处理电路102的电压电平之间的差也可在本文中称为高源电路电压差。
通过提供系统100的两个组件之间的电压降，浮动偏置电路106可以减少在信号处理电路102的组件的电压差，从而保持该信号处理电路102的组件在它们的击穿电压阈值中。
由于浮动偏置电路104的结构，信号处理电路102的电压电平的变化(例如，由于数据信号)可导致浮动偏置电路104的电压电平的改变(例如，在浮动偏置电路104的缓冲器302的输入和/或输出)。例如，如果信号处理电路的电压电平102下降/增加5V，则浮动偏置电路104上的电压电平可以减少/增加2.5V。以这种方式，浮动偏置电路104上的电压电平可以保持系统电源高源108的电压电平和信号处理电路102的电压电平之间中途或大约中途，并且可以提供低电压给信号处理电路102。
在其中多个浮动偏置电路用在信号处理电路102和系统电源高源108之间的实施例中，每一浮动偏置电路的电压电平之间的高源电路电压差的百分比可以计算为100/(浮动偏置电路数量+1)。因此，如果两个浮动偏置电路104用在信号处理电路102和系统电源高源108之间，信号处理电路的电压电平与第一浮动偏置电路之间的高源电路电压差的百分比可以是33％或大约33％，第一浮动偏置电路和第二浮动偏置电路的电压电平之间的高源电路电压差的百分比可以是33％或大约33％，以及第二浮动偏置电路的电压电平和系统电源高源108之间的高源电路电压差的百分比可以是33％或大约33％。同样地，使用信号处理电路102和系统电源高源108之间的三个浮动偏置电路，每个浮动偏置电路之间的高源电路的电压差的百分比可以计算为25％或约25％，依此类推。另外，当数据信号电压电平变化时，每一浮动偏置电路的电压电平之间的高源电路电压差的百分比可以保持相对恒定。
信号处理电路102和系统电源高源108之间的每个浮动偏置电路的电压阶跃大小可被计算为(高源电路电压差)/(浮动偏置电路的数量+1)。此外，信号处理电路102和系统电源高源108之间的每个浮动偏置电路之间的电压阶跃可随着数据信号的电压电平发生变化而变化。
此外，在一些实施例中，例如当信号处理电路102的任一侧需要相同数量的浮动偏置电路时，系统电源高源108和信号处理电路102之间浮动偏置电路的最小数目可以计算为(高源电路电压差/(击穿电压阈值/2))2-1。在某些实施例中，至少部分基于系统使用的浮动偏置电路的总数，用户可确定浮动偏置电路的数量，以定位在系统电源高源108和信号处理电路102之间。在一些实施例中，信号处理电路102和系统电源高源108之间的每个浮动偏置电路之间的最大电压跃迁可至少基于信号处理系统102的组件和/或浮动偏置电路的组件的击穿电压进行计算(例如，击穿电压阈值/2)。
作为非限制性的示例，54V的直流电源可以配合27V的共模电压的数据信号，和包括具有18V击穿电压阈值的组件的信号处理电路102。此外，用户可希望在信号处理电路102的任一侧具有非对称数量的浮动偏置电路。在本实施例中，浮动偏置电路之间的最大电压跃迁可以计算为18V/2＝9V，以及系统电源高源108和信号处理电路102之间的浮动偏置电路的最小数量可被计算为(54-27)/(18/2)-1＝2。因此，系统100可以包括在信号处理电路102和系统电源高源108之间的两个浮动偏置电路(第一和第二浮动偏置电路)。
第一和第二浮动偏置电路的电压电平之间的高源电路电压差(27V)的百分比可以是33％或9V。类似地，信号处理电路102和第二浮动偏置电路之间以及第一浮动偏置电路和系统电源高源108之间的高源电路电压差的百分比可以分别是33％或9V。因此，在信号处理电路102的电压电平可以是27V，在第二浮动偏置电路的电压电平可以是36V，以及在第一浮动偏置电路的电压电平可以是45V。
当数据信号的电压变化时，电路之间的高源电路电压差的百分比可保持相对恒定。例如，如果数据信号电压下降到21V，不同电路之间的高源电路电压差的百分比可保持在33％。然而，虽然不同电路的电压电平之间的高源电路的电压差的百分比可以保持相对恒定(例如，33％)，不同电路之间的电压跃迁可从9V变化至11V(54-21)/(2+1)＝11)。
浮动偏置电路106可以以类似于上述的浮动偏置电路104的方式来实现。例如，浮动偏置电路106可包括晶体管(或其它开关元件)Q9、Q10、缓冲电路306和电阻器308。然而，应该理解，可以在浮动偏置电路106中使用更少、更多或不同的组件，如上面参照浮动偏置电路104所描述地。
类似于电阻器304，电阻器308可以电串联耦合系统电源低源110和缓冲电路306的输入端，以及信号处理电路102(或电阻器204)。缓冲电路306的输出可以电耦合晶体管Q9和Q10的基极/栅极。以这种方式，在晶体管Q9和Q10的基极/栅极电压可等于或大致相等。因此，在一些实施例中，所述缓冲电路306的输入端、电阻器308的一端和信号处理电路102的部分(例如，输出节点VOUT远端的电阻器204的一端或信号处理电路102的其他节点)可以经由电节点被电耦合。以这种方式，在浮动偏置电路106的电压电平(例如，在浮动偏置电路106的节点，诸如在缓冲器306的输入和/或输出)可至少部分基于信号处理电路102的电压电平而变化(例如，在输出节点VOUT的数据信号的电压电平，或通过一个或多个电阻元件电耦合到缓冲器电路的输入的信号处理电路102的其他节点306)。同样，缓冲电路306的输出和晶体管Q9的基极/栅极和Q10可以经由另一个电节点电耦合。
在一些实施例中，晶体管Q9的发射极/源极可以电耦接偏置电路114、系统电源低源110、另一个浮动偏置电路，和/或其中实施浮动偏置电路106的其他组件。在这样的实施例中，晶体管Q9的集电极/漏极可以电耦合信号处理电路102、另一个浮动偏置电路，和/或其中实现浮动偏置电路106的电路的其它组件。在某些实施例中，晶体管Q10的集电极/漏极可以电耦合系统电源低源110、另一个浮动偏置电路，和/或其中实现浮动偏置电路106的电路的其它组件。在这样的实施例中，晶体管Q10的发射极/源极可以电耦合信号处理电路102、另一个浮动偏置电路，和/或其中实现浮动偏置电路106的电路的其它组件。
应该理解，在浮动偏置电路106的组件可以以各种方式来实现。例如，在一些实施例中，晶体管Q9可以被实现为PNP晶体管，以及晶体管Q10可实现为NPN晶体管。然而，应当理解，开关元件的不同类型和安排可以根据需要使用。例如，晶体管Q9和Q10可以被实现为NPN型或PNP型双极结型晶体管(如图所示)、场效应晶体管、晶体管、IGBT等等。此外，在一些实施例中，如前所述，缓冲电路306可类似缓冲器电路302实施。此外，应当理解，电阻器304、308可以使用其他电阻元件来实现，例如(但不限于)晶体管。
类似于前面描述的浮动偏置电路104，浮动偏置电路106可以提供系统100的两个组件之间的电压降(例如，信号处理电路102和系统电源低源110之间，两个浮动偏置电路之间，和/或浮动偏置电路和信号处理电路102和系统电源低源110中的一个之间)。例如，在一些实施例中，浮动偏置电路106可以提供系统100的两个组件之间的50％的电压降。
在某些实施例中，浮动偏置电路106上的电压电平可以是信号处理电路102的电压电平(或更靠近所述信号处理电路102的接近浮动偏置电路106的电压电平)和系统电源低源110(或更靠近系统电源低源110的接近浮动偏置电路106的电压电平)的电压电平之间中途。信号处理电路102的电压电平与系统电源低源110的电压电平之间的差也可在本文中称为低源电路的电压差。
通过提供系统100的两个组件之间的电压降，浮动偏置电路106可以减少在信号处理电路102的组件的电压差，从而保持该信号处理电路102的组件在它们的击穿电压阈值中。
另外，由于浮动偏置电路106的结构，在信号处理电路102(例如，由于数据信号)的电压电平变化可导致在浮动偏置电路106的电压电平改变。例如，如果在信号处理电路的电压电平102增加/减少5V，在浮动偏置电路106上的电压电平可以增加/减少2.5V。以这种方式，浮动偏置电路的电压电平可以保持在信号处理电路102的电压电平和系统电源低源110的电压电平之间中途或大约中途，并且可以向信号处理电路102提供更高的电压。
如上面更详细参照浮动偏置电路104所描述的，每一浮动偏置电路的电压电平之间的低源电路电压差的百分比可被计算为/(浮动偏置电路100的数量+1)。因此，如果两个浮动偏置电路106用于信号处理电路102和系统电源低源110之间时，每个浮动偏置电路之间的低源电路电压差的百分比可以计算为33％或约33％。同样地，具有信号处理电路102和系统电源低源110之间的三个浮动偏置电路，每个浮动偏置电路之间的低源电路电压差的百分比可以计算为25％或约25％。
此外，信号处理电路102和系统电源低源110之间的每个浮动偏置电路之间的电压阶跃大小可以计算为(低源电路电压差)/(浮动偏置电路数+1)。在一些实施例中，诸如当信号处理电路102的任一侧期望相同数量的浮动偏置电路时，浮系统电源低源110和信号处理电路102之间的偏置电路的最小数量可被计算为(低源电路电压差)/(击穿电压阈值/2)-1。在某些实施例中，信号处理电路102和系统电源低源110之间的每个浮动偏置电路之间的最大电压跃迁可以至少部分基于信号处理系统102的组件和/或浮动偏置电路的组件的击穿电压(例如，绝缘击穿电压阈值/2)计算。
继续参照信号处理电路102的任一侧上浮动偏置电路的对称数以上的54V电源供给示例，最大电压步骤可以计算为18V/2＝9V，以及浮动系统电源低源110和信号处理电路102之间的浮动偏置电路的最小数量可被计算为(54-27)/(18/2)-1＝2。因此，系统100可以包括信号处理电路102和系统电源低源110之间的两个浮动偏置电路(第三和第四浮动偏置电路)。
类似地，信号处理电路102和第三浮动偏置电路的电压电平之间、第三和第四浮动偏置电路之间、以及第四浮动偏置电路和系统电源低源110之间的低源电路电压差(27V)的百分比可以是33％或9V。因此，在信号处理电路102的电压电平可以是27V，在第三浮动偏置电路的电压电平可以是18V，以及在第四浮动偏置电路的电压电平可以是9V。
当数据信号的电压变化时，电路之间的低源电路电压差的百分比可保持相对恒定。例如，如果数据信号的电压下降到21V，不同电路之间的低源电路电压差的百分比可保持在33％。然而，虽然在不同电路的电压电平之间的低源电路电压差的比例可保持相对恒定(例如，33％)，不同电路之间的电压跃迁可从9V变为7V(例如，(21-0)/(2+1)＝7)。
相应地，浮动偏置电路104、106可用于维持信号处理电路的组件在击穿电压阈值内，并同时延长可使用的电源供给的范围。如上所述，使用浮动偏置电路104、106的系统可以有效地增加一倍信号处理电路102的电源。其他浮动偏置电路可以添加用于进一步延长信号处理电路使用的电源供给的范围，并同时保持信号处理电路的组件在击穿电压阈值内。在一些实施例中，信号处理电路102和系统电源高源108之间的浮动偏置电路的数目可以大于或小于浮动信号处理电路102和系统电源低源110之间的偏置电路的数目。
图4是说明系统400的实施例的电路图，其中包括输入级401的浮动偏置电路402、404和在电路的输出级403的浮动偏置电路406、408。在图4的示出实施例中，系统400可以包括由晶体管Q401、Q402、Q403、Q404、Q405、Q406、Q407、Q408、Q409、Q410、Q411、Q412、Q413、Q414、Q415、Q416、Q418、电阻R402、R404、R406、R408、R410、R412、电容器Cc和电流源Ia的电路。该电路可以被配置为至少基于在差分输入电压节点INP、INN的数据信号的电压而放大数据信号，并在输出节点VOUT2输出放大的数据信号。在一些实施例中，电路可以被配置为放大所述输入节点INP、INN之间的差分。此外，应当理解，虽然所述电路被示为图4中的电流反馈放大器，但根据需要，任意数量的不同电路或放大器拓扑结构可配合使用浮动偏置电路402、404、406、408。
在一些实施例中，浮动偏置电路402、404、406、408可以增加在电路中的晶体管可以使用的电源供给范围，并同时维持晶体管在其击穿电压阈值内。
例如，在某些实施例中，浮动偏置电路402、404的电压电平可被配置成至少部分基于在输入级401的数据信号的电压电平而变化(例如，在输入节点INP或者在输入节点INN)。因此，在一些实施例中，到缓冲器电路410的输入可以电耦合到输入节点INP(和/或，在某些情况下，到输入节点INN)。在某些实施例中，所述缓冲电路410的输出可以分别经由电阻器R2、R3电耦合至所述浮动偏置电路402、404(或其它电阻元件，诸如晶体管)。以这种方式，浮动偏置电路402、404的电压电平(例如，在浮动偏置电路的缓冲器412、414的输入和/或输出)可至少部分基于在输入级401的节点的数据信号的电压电平而变化，同时提供固定的直流电流并维持输入级401的组件在其击穿电压中(例如，在所示实施例中，晶体管Q401、Q402、Q403、Q404)。
在某些实施例中，浮动偏置电路402可类似于参照图3前述的浮动偏置电路104实施。例如，浮动偏置电路402可被电耦合到所述输入级401(信号处理电路102的实施例)和系统电源高源V+，可以包括类似于缓冲电路302的缓冲电路412、分别类似于晶体管Q7、Q8的晶体管Q419、Q420，和类似电阻器304的电阻器R4。
如图所示，在一些实施例中，到缓冲器电路412的输入可以通过电阻器R4电耦合到系统电源高源V+，并且可以经由电阻器R2电耦合到缓冲器电路410的输出(或输入级401)。此外，在某些实施例中，晶体管Q419可以电耦合到电流镜的输出(例如，所示实施例中，包括晶体管Q413、Q414)，并输入级401的组件(例如，在示出的实施例中，晶体管Q402)，以及晶体管Q420可以电耦合至所述输入级的组件401(例如，在所示的实施例中，晶体管Q403)和到电流镜的输入(例如，在示出实施例中，包括晶体管Q409、Q410)。
此外，浮动偏置电路404可以类似于参照图3前述的浮动偏置电路106实现。例如，浮动偏置电路404可以电耦合到输入级401(信号处理电路102的实施例)和系统电源低源V-，并且可以包括类似于缓冲电路306的缓冲电路414，分别类似于晶体管Q9、Q10的晶体管Q424、Q425，以及类似于电阻308的电阻R1。
如图所示，在某些实施例中，到缓冲电路414的输入可以经由电阻器R1电耦合至系统电源低源V-，并且可以经由电阻器R3电耦合到缓冲器电路410的输出(或输入级401)。在一些实施例中，晶体管Q424可以电耦合到电流镜的输出(例如，由晶体管Q416、Q417)以及输入级401(例如，在所示的实施例中，晶体管Q401)的组件，以及晶体管Q425可以电耦合至所述输入级401的组件(例如，在所示的实施例中，晶体管Q404)和电流镜(例如，在所示实施例中，包括晶体管Q411、Q412)。
此外，系统400可以包括浮动偏置电路406、408，其可以被配置为具有至少部分地基于数据信号的输出级403的一个节点处的电压电平(例如，在输出节点VOUT2或一些其它节点)而变化的电压电平(例如，在浮动偏置电路的缓冲器416、418的输入和/或输出)。因此，在一些实施例中，输出节点VOUT2(或一些其它节点)可以经电阻R2A、R3A分别电耦合至浮动偏置电路406、408(或其它电阻元件，诸如晶体管)。以这种方式，浮动偏置电路406、408的电压电平可至少部分基于输出级403的节点上的数据信号的电压电平而变化，同时提供固定的直流电流并保持输出级403的组件(例如，在所示实施例中，晶体管Q405、Q406、Q407、Q408)在其击穿电压中。
在一些实施例中，浮动偏置电路406可类似于如前所述的浮动偏置电路402实施，但电耦合到输出级403(信号处理电路102的实施例)，而不是输入级401。例如，浮动偏置电路406可以包括缓冲电路416类似于缓冲电路412中，分别类似于晶体管Q419、Q420的晶体管Q422、Q423，和类似于电阻器R4的电阻R4A。另外，在某些实施例中，浮动偏置电路406可包括晶体管Q421，以便在到输出级403的输入端的电压电平至少部分基于在输出节点VOUT2的电压电平而变化。
在一些情况下，到缓冲电路416的输入可以经由电阻R4A电耦合到系统电源高源V+和可以经由电阻R2A电耦合到输出级403(例如，到输出节点VOUT2)。在一些实施例中，晶体管Q421可以电耦合到电流镜的输出(例如，在所示实施例中，包括晶体管Q409、Q410)，以及电耦合到输出级403的输入和电容器Cc的节点。在某些实施例中，晶体管Q422可以电耦合到电流镜的输出(例如，在所示实施例中，包括晶体管Q413、Q415)，以及输出级403的组件(例如，在示出实施例中的晶体管Q406)。在一些实施例中，晶体管Q423可以电耦合到输出级403的组件(例如，在示出的实施例中，晶体管Q407)以及系统电源高源V+。
在一些实施例中，浮动偏置电路408可类似如前所述的浮动偏置电路404实施，但电耦合到输出级403(信号处理电路102的实施例中)，而不是输入级401例如，浮动偏置电路408可以包括类似于缓冲电路414的缓冲电路418，分别类似于晶体管Q424、Q425的晶体管Q427、Q428，以及类似于电阻器R1的电阻器R1A。另外，在某些实施例中，浮动偏置电路408可包括晶体管Q426，以便在到输出级403的输入端的电压电平至少部分基于在输出节点VOUT2的电压电平而变化。
在一些情况下，到缓冲器电路418的输入可以经由电阻R1A电耦合到系统的电源低源V-，并且可以经由电阻R3A电耦合到输出级403(例如，到输出节点VOUT2)。在一些实施例中，晶体管Q426可以电耦合到电流镜的输出(例如，所示实施例中，包括晶体管Q411、Q412)，以及电耦合到输出级403的输入和电容器Cc的节点。在某些实施例中，晶体管Q427可以电耦合到电流镜的输出(例如，在所示实施例中，包括晶体管Q408、Q418)，和输出级403的组件(例如，在图示的实施例中的晶体管Q405)。在一些实施例中，晶体管Q428可以电耦合到输出级403的组件(例如，在示出的实施例中的晶体管Q408)以及系统电源低源V-。
如前所述，参照浮动偏置电路104、106，应当理解，浮动偏置电路402、404、406、408可以采用多种类型的组件执行，并且可以包括更少或更多的组件。此外，浮动偏置电路402、404、406、408的各种组件可被电耦合到不同的电路和/或组件等。例如，在其中多个浮动偏置电路在输入级和/或输出级403和系统电源高源V+和/或系统电源低源V-之间实施的实施例中，浮动偏置电路402、404、406、408的组件可以电耦合其他浮动偏置电路等。
图5是说明与浮动偏置电路结合使用的缓冲电路500的实施例的电路图性。例如，在一些情况下，缓冲器电路500可用于实现缓冲电路302、306、410、412、414、416、418。然而，如前面所提到的，缓冲电路302、306、410、412、414、416、418可以使用各种组件和缓冲电路拓扑来实现，并且不限于图5所示的实施例。
在图5的示出实施例中，缓冲电路500可包括开关元件，示为晶体管Q501、Q502、Q503、Q504，电流源I1、I2，输入节点IN，以及输出节点Out。虽然在图5中晶体管Q501、Q504被示为PNP型BJT以及晶体管Q502、Q503被示为NPN型双极结型晶体管，但可以理解，晶体管Q501、Q502、Q503、Q504可以使用任何数目的晶体管拓扑实施，诸如(但不限于)PNP型晶体管、NPN型晶体管、晶体管、场效应晶体管、IBGT、JFET等。
缓冲器电路500可以耦合第一电压源VHIGH和第二电压源VLOw。第一电压源VHIGH可以对应于系统的电源高源108，浮动偏置电路的电压电平，在信号处理电路102的节点的电压电平，电压偏置，和/或在系统100中的一些其它节点的电压电平，至少部分基于缓冲电路500的位置以及系统100中浮动偏置电路的数目。类似地，第二电压源VLOW可以对应于系统电源低源110，浮动偏置电路的电压电平，在信号处理电路102的节点的电压电平，电压偏置，和/或系统100中的一些其他节点的电压电平，至少部分基于缓冲器电路500的位置和在系统100中浮动偏置电路的数量。例如，如果缓冲电路500用于实现缓冲器电路418，第一电压源VHIGH可对应于在输出节点VOUT2的电压电平，以及第二电压源VLOW可以对应于系统电源低源V-电压。同样地，如果缓冲电路500用于实现缓冲器电路412，第一电压源VHIGH可以对应于系统功率高V+电压，以及第二电压源VLOW可对应于在输入节点INP的电压电平。
在一些情况下，晶体管Q501、Q502的基极/栅极可以电耦合到彼此并到输入节点In。在某些实施例中，晶体管Q501的发射极/源极可以电耦合电流源I1(或在一些实施例中，第一电压源VHIGH)和晶体管Q503的基极/栅极，和所述发射极/源极Q502可电耦合电流源I2(或在一些实施例中到第二电压源VLOW)和晶体管Q504的基极/栅极。在某些实施例中，晶体管Q503、Q504的集电极/漏极可分别电耦合第一电压源VHIGH和第二电压源VLOW。在这样的实施例中，晶体管Q501、Q502的集电极/漏极可彼此电耦合，晶体管Q503、Q504的发射极/源极以及输出节点OUT。
如前所述，晶体管Q501、Q502、Q503、Q504可以多种方式布置来实现缓冲电路500。此外，本领域的技术人员将理解，更多或更少的组件(例如，晶体管，电阻器，电容器，运算放大器等)可用于实施缓冲电路500，而不背离本说明书的范围。例如，在一些实施例中，缓冲电路500可以不包括电流源I1、I2。
前面的描述和权利要求中可以指元件或特征为被“连接”或“耦合”在一起。如本文所用，除非另外明确说明，否则“连接”的意思是一个元件/特征是直接或间接连接到另一个元件/特征，并且不一定是机械连接。同样地，除非明确声明，否则“耦合”意指一个元件/特征直接或间接地联接到另一个元件/特征，并且不一定是机械连接。因此，尽管在图中所示的各种原理图描绘元件和组件的示例配置，附加中间元件、装置、特征或组件可以存在于实际实施例中(假设没有对所述电路的功能性产生不利影响)。
虽然本公开已经在某些实施例中进行了描述，对于本领域技术人员是显而易见的其他实施例也在范围之内本公开的，其中包括不提供本文所阐述的所有特征和优点的实施例。此外，上述的各种实施例可被组合以提供进一步的实施例。此外，在一个实施例的上下文中示出的某些特征也可并入其它实施例中。因此，本公开的范围仅通过参考所附权利要求限定。

Claims (21)

1.一种用于增加信号处理电路的电压范围的装置，包括：
第一内部轨电压电路，被配置为接收第一电源电压，并向信号处理电路提供至少部分基于与所述信号处理电路有关的数据信号的电压变化而变化的第一内部轨电压；和
第二内部轨电压电路，被配置为接收第二电源电压，并向所述信号处理电路提供至少部分基于与所述信号处理电路有关的数据信号的电压变化而变化的第二内部轨电压，其中所述第一内部轨电压和所述第二内部轨电压向所述信号处理电路供电。
2.如权利要求1所述的装置，其中，所述信号处理电路包括晶体管。
3.如权利要求1所述的装置，其中，所述信号处理电路包括双极结型晶体管。
4.如权利要求1所述的装置，其中，所述第一内部轨电压电路和第二内部轨电压电路的每一个包括多个开关元件、缓冲器和电阻元件。
5.如权利要求4所述的装置，其中，所述电阻元件包括电阻和晶体管中的至少一个。
6.如权利要求1所述的装置，其中，所述第一内部轨电压电路的电压电平是在所述第一电源电压和与所述信号处理电路有关的数据信号的电压之间的近似中间。
7.如权利要求1所述的装置，其中，所述第二内部轨电压电路的电压电平是在所述第二电源电压和与所述信号处理电路有关的数据信号的电压之间的近似中间。
8.如权利要求1所述的装置，其中，所述第一内部轨电压和与所述信号处理电路有关的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿电压阈值的一半。
9.如权利要求8所述的装置，其中，所述第二内部轨电压和与所述信号处理电路有关的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿电压阈值的一半。
10.如权利要求1所述的装置，其中，所述第一电源电压和第二电源电压之间的电压差大于所述信号处理电路的一个或多个组件的击穿电压阈值。
11.如权利要求1所述的装置，其中，所述第一内部轨电压和所述第二内部轨电压之间的电压差小于或等于所述信号处理电路的一个或多个组件的击穿电压阈值。
12.如权利要求1所述的装置，进一步包括：
在第一电源电压的节点和第一内部轨电压电路之间电耦合的第三内部轨电压电路，其中，所述第三内部轨电压电路被配置以提供至少部分基于所述数据信号的电压变化而变化的第三内部轨电压；和
在第二电源电压的节点和所述第二内部轨电压电路之间电耦合的第四内部轨电压电路，其中，所述第四内部轨电压电路被配置成提供至少部分基于所述数据信号的电压变化而变化的第四内部轨电压。
13.一种用于增加信号处理电路的电压范围的方法，该方法包括：
接收第一内部轨电压电路处的第一电源电压；
使用所述第一内部轨电压电路提供至少部分基于所接收的第一电源电压的用于信号处理电路的第一内部轨电压，其中，第一内部轨电压至少部分基于所述信号处理电路的输出的电压变化而变化；以及
从第二内部轨电压电路提供用于信号处理电路的第二内部轨电压，其中，所述第二内部轨电压至少部分基于所述信号处理电路的输出的电压变化而变化，其中，所述第二内部轨电压电路被电耦合到所述信号处理电路并被配置为接收第二电源电压，其中所述第一内部轨电压和所述第二内部轨电压对所述信号处理电路供电。
14.如权利要求13所述的方法，其中，所述第一内部轨电压小于第一电源电压，以及所述第二内部轨电压大于第二电源电压。
15.如权利要求13所述的方法，其中
所述第一内部轨电压是在第一电源电压和与所述信号处理电路有关的数据信号的电压之间的近似一半；以及
所述第二内部轨电压是第二电源电压和与信号处理电路有关的数据信号的电压之间的近似一半。
16.如权利要求13所述的方法，其中，所述第一内部轨电压和与信号处理电路有关的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿电压阈值的一半。
17.如权利要求16所述的方法，其中，所述第二内部轨电压和与信号处理电路有关的数据信号的电压之间的电压差最多是信号处理电路中的一个或多个组件的击穿电压阈值的一半。
18.如权利要求13所述的方法，其中，所述第一电源电压和第二电源电压之间的电压差大于所述信号处理电路的一个或多个组件的击穿电压阈值。
19.如权利要求13所述的方法，其中，所述第一内部轨电压和所述第二内部轨电压之间的电压差小于或等于所述信号处理电路的一个或多个组件的击穿电压阈值。
20.一种用于增加信号处理电路的电压范围的装置，包括：
一个或多个第一内部轨电压电路，耦合到第一电源供给源和信号处理电路，所述信号处理电路包括具有击穿电压阈值的多个元件；和
一个或多个第二内部轨电压电路，电耦合到第二电源供给源和信号处理电路，
其中，所述一个或多个第一内部轨电压电路以及所述一个或多个第二内部轨电压电路的每一个被配置为提供与数据信号的电压变化成比例变化的不同的内部轨电压，其中由所述一个或多个第一内部轨电压电路的第一内部轨电压电路提供的第一内部轨电压与由所述一个或多个第二内部轨电压电路的第二内部轨电压电路提供的第二内部轨电压之间的差值满足击穿电压阈值，并且其中所述第一内部轨电压和所述第二内部轨电压对所述信号处理电路供电。
21.一种用于增加信号处理电路的电压范围的装置，包括：
第一内部轨电压电路，电耦合到第一电源供给源和信号处理电路的第一组开关元件，其中，所述第一内部轨电压电路被配置为提供与数据信号的电压的变化成比例地变化的第一内部轨电压；和
第二内部轨电压电路，电耦合到第二电源供给源和信号处理电路的第二组开关元件，其中，第二内部轨电压电路被配置为提供与数据信号的电压的变化成比例地变化的第二内部轨电压，其中所述第一内部轨电压和所述第二内部轨电压对所述信号处理电路供电。
CN201510097099.6A 2014-03-05 2015-03-05 具有浮动偏置的电路 Active CN104901660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/197,818 US9729140B2 (en) 2014-03-05 2014-03-05 Circuits with floating bias
US14/197,818 2014-03-05

Publications (2)

Publication Number Publication Date
CN104901660A CN104901660A (zh) 2015-09-09
CN104901660B true CN104901660B (zh) 2018-11-06

Family

ID=53884121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510097099.6A Active CN104901660B (zh) 2014-03-05 2015-03-05 具有浮动偏置的电路

Country Status (3)

Country Link
US (1) US9729140B2 (zh)
CN (1) CN104901660B (zh)
DE (1) DE102015102986B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6511854B2 (ja) * 2015-02-24 2019-05-15 株式会社オートネットワーク技術研究所 電流制御装置及び電源システム
CN114204523B (zh) * 2021-12-09 2022-12-23 北京奕斯伟计算技术股份有限公司 芯片的防护电路、系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114843A (en) * 1998-08-18 2000-09-05 Xilinx, Inc. Voltage down converter for multiple voltage levels
CN1811977A (zh) * 2004-12-04 2006-08-02 因芬尼昂技术股份公司 电压供电电路、集成dram存储器电路及控制供电电源的方法
CN1961480A (zh) * 2004-05-28 2007-05-09 皇家飞利浦电子股份有限公司 使用低压cmos晶体管的高压开关
CN101779372A (zh) * 2007-08-23 2010-07-14 高通股份有限公司 使用自适应偏置的高摆动运算放大器输出级

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931776B2 (ja) 1995-08-21 1999-08-09 三菱電機株式会社 半導体集積回路
JP2004265484A (ja) * 2003-02-28 2004-09-24 Renesas Technology Corp 半導体記憶装置
US6956727B1 (en) 2004-01-21 2005-10-18 Analog Devices, Inc. High side current monitor with extended voltage range
US7239204B2 (en) 2005-05-24 2007-07-03 Texas Instruments Incorporated Current shunt instrumentation amplifier with extended bipolar input common mode range
US7579878B2 (en) * 2006-08-31 2009-08-25 Itt Manufacturing Enterprises, Inc. High gain, high speed comparator operable at low current
US7821333B2 (en) 2008-01-04 2010-10-26 Texas Instruments Incorporated High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection
US8421189B2 (en) 2011-05-11 2013-04-16 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8902005B2 (en) * 2012-09-25 2014-12-02 Analog Devices, Inc. Apparatus and method for wide common mode difference
KR20150041385A (ko) * 2013-10-08 2015-04-16 에스케이하이닉스 주식회사 반도체 칩 및 그를 포함하는 반도체 집적회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114843A (en) * 1998-08-18 2000-09-05 Xilinx, Inc. Voltage down converter for multiple voltage levels
CN1961480A (zh) * 2004-05-28 2007-05-09 皇家飞利浦电子股份有限公司 使用低压cmos晶体管的高压开关
CN1811977A (zh) * 2004-12-04 2006-08-02 因芬尼昂技术股份公司 电压供电电路、集成dram存储器电路及控制供电电源的方法
CN101779372A (zh) * 2007-08-23 2010-07-14 高通股份有限公司 使用自适应偏置的高摆动运算放大器输出级

Also Published As

Publication number Publication date
US20150256170A1 (en) 2015-09-10
DE102015102986B4 (de) 2021-11-04
DE102015102986A1 (de) 2015-09-10
US9729140B2 (en) 2017-08-08
CN104901660A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
US9294049B2 (en) Fast-settling capacitive-coupled amplifiers
US6657495B2 (en) Operational amplifier output stage and method
JP4262790B2 (ja) 低電圧演算増幅器の入力段および方法
CN1741374B (zh) 放大装置
US20130135047A1 (en) Current sense amplifier having bipolar common mode input range
WO2010151417A1 (en) Voltage regulator using depletion mode pass driver and boot-strapped, input isolated floating reference
JP4211616B2 (ja) ヒステリシスコンパレータ回路
US20130033322A1 (en) Circuit unit, bias circuit with circuit unit and differential amplifier circuit with first and second circuit unit
TWI420805B (zh) 能夠處理電壓幅值大於供電電壓的輸入信號的高阻抗電平移動放大器、方法及裝置
CN104901660B (zh) 具有浮动偏置的电路
TW200537799A (en) One-way conduction device
JPH02121012A (ja) 相補性ｍｏｓ技術による回路装置
TW200939619A (en) Telescopic operational amplifier and reference buffer
US8742849B1 (en) Linear source follower amplifier
US8054059B2 (en) DC/DC converter and current sense circuit thereof
CN107272811B (zh) 一种低温度系数基准电压源电路
CN212304747U (zh) 一种防反接电路与防反接设备
US20070159255A1 (en) High output current buffer
US9281789B2 (en) Integrated circuit for use in a hybrid output stage
CN103326676A (zh) 功率放大器
CN109656298B (zh) 一种推挽输出电路
CN208028857U (zh) 一种静态功耗极低的三极管放大电路
US7279976B1 (en) Differential amplifier with controlled common mode output voltage
JP5406634B2 (ja) 演算増幅器
CN101141597A (zh) 一种宽幅视频输出电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant