CN104900779B - 一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法 - Google Patents
一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法 Download PDFInfo
- Publication number
- CN104900779B CN104900779B CN201510353377.XA CN201510353377A CN104900779B CN 104900779 B CN104900779 B CN 104900779B CN 201510353377 A CN201510353377 A CN 201510353377A CN 104900779 B CN104900779 B CN 104900779B
- Authority
- CN
- China
- Prior art keywords
- hole
- semiconductor
- dissimilar materials
- preparation
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 10
- 230000012010 growth Effects 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 23
- 239000007788 liquid Substances 0.000 claims description 13
- 230000007547 defect Effects 0.000 claims description 12
- 238000007740 vapor deposition Methods 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 7
- 230000014759 maintenance of location Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- 238000001579 optical reflectometry Methods 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 230000008030 elimination Effects 0.000 claims description 3
- 238000003379 elimination reaction Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 150000004678 hydrides Chemical class 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 238000009616 inductively coupled plasma Methods 0.000 claims description 2
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 229910052716 thallium Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 230000008595 infiltration Effects 0.000 claims 1
- 238000001764 infiltration Methods 0.000 claims 1
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000011031 large-scale manufacturing process Methods 0.000 abstract description 3
- 206010042772 syncope Diseases 0.000 abstract description 3
- 239000011799 hole material Substances 0.000 description 91
- 239000013078 crystal Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 208000002173 dizziness Diseases 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
- H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
Abstract
本发明涉及了一种III‑V族半导体单晶衬底孔洞消除之后的表面结构及其制备方法，利用半导体材料在不同材料上的形核功不同，借助于简单的镀膜工艺和湿法刻蚀工艺，消除了半导体材料表面的孔洞，形成了表面平整、但保留晕状结构的III‑V族半导体单晶衬底。得到的表面结构平整，不会在后续材料外延过程中会引起孔洞周围的气体运动产生扰动，有利于后续器件制备良率的提升，且该方法简单易行，适合于规模化生产。
Description
技术领域
本发明涉及半导体材料领域，尤其涉及半导体材料消除表面孔洞之后的表面结构及其制备方法。
背景技术
以GaN为代表的III-V族化合物半导体材料是重要的直接带隙的宽禁带半导体材料，被誉为第三代半导体材料。和第一代、第二代半导体材料相比，第三代半导体材料具有禁带宽度大，电子饱和漂移速度高，击穿电压高，热导率高，抗辐射能力强等特点，因而在发光器件、高速器件、高温器件、高频器件、大功率器件等方面得到越来越广泛的应用。
但是III-V半导体材料在生长过程中，由于各个晶面的生长速度存在较大的差异，垂直于晶面的生长速度(纵向生长速度)一般大于其他方向的生长速度，特别是水平方向的生长速度，在这种生长模式的诱导下，在半导体材料生长过程中，容易形成孔洞结构。以GaN单晶衬底的制备为例，通常采用HVPE方法沿着GaN材料的C面进行生长。在生长过程中，由于C面(即(0001)面)的生长速度远大于其他面的生长速度，由于各个晶面生长之间的竞争，生长速率快的晶面表面积逐渐减小，生长速率慢的晶面逐渐显现，这样就会在表面逐渐形成孔洞结构。对于GaN材料而言，该孔洞结构的侧面一般为特定的{1101}晶面，其表面和界面的照片如图3所示。
一旦III-V半导体单晶衬底的表面存在了上述的孔洞结构，它将会对后续的外延材料生长和器件制备带来极大的影响。首先，孔洞结构的裸露晶面与单晶衬底的表面存在显著区别，在孔洞的裸露晶面上生长的外延材料和器件，与单晶衬底上生长的外延材料和器件结构存在较大的区别，不能制备出满足设计需要的器件，属于无效区域；其次，孔洞结构存在一定的深度，且其边界是不同晶面的连接处，这不仅会导致输入源在孔洞周围形成较大的扰动，也会严重影响原子在孔洞周围的迁移能力，会严重影响孔洞周围外延材料的组分、应力甚至是缺陷密度等性能指标，进一步扩大了孔洞的影响范围(能够影响到孔洞周围0.5mm到1mm的范围)，造成了器件制备良率的下降。最后，由于孔洞存在一定的深度，在后续的器件加工工程中，由于涉及到光刻、刻蚀等工艺，孔洞也会对这些工艺造成很大的影响。例如，光刻胶一般采用旋转的方式，利用离心力形成均匀的分布。孔洞将会影响其周围的光刻胶厚度，对后续光刻造成影响。孔洞的存在，将进一步降低器件工艺制备的良率。
因此，本发明针对III-V半导体单晶衬底表面孔洞这一难题，提出了一种III-V族半导体单晶衬底孔洞消除之后的表面结构及其制备方法。
发明内容
为了解决上述技术问题，本发明提供一种III-V族半导体单晶衬底孔洞消除之后的表面结构，上述表面结构的特征为：在原有孔洞的上方，形成了光滑的表面，但在之前的孔洞位置仍会保留封闭图形结构，所述封闭图形结构存在封闭的边界，所述边界以内和以外的材料相同，但是发光性质存在显著区别，且所述边界附近的光学反射率与边界以外的区域的光学反射率也存在显著区别。
在本发明的一个优选实施方式中，所述封闭图形结构的边界为圆形或者由各种倾斜晶面与表面的相交线组成的形状。
本发明还提供消除III-V族半导体表面孔洞的方法，即上述表面结构的制备方法，通过对带有孔洞的衬底进行一系列工艺处理，使孔洞内部没有异质材料，而孔洞外面的半导体表面上覆盖一层异质材料，利用半导体在异质材料上生长时形核功比较大的特点，实现在外延生长工艺中暂停C面的生长，加快晶面的生长，最终得到无孔洞的III-V族半导体衬底，消除了半导体材料表面的孔洞，形成了表面平整、但保留晕状结构的III-V族半导体衬底。
上述方法的主要步骤包括：
将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料；
将镀膜后的材料进行湿法刻蚀，以去除孔洞内部的异质材料并保留表面的异质材料；
将去除孔洞内部异质材料的半导体放入生长设备进行再生长；
将生长后的半导体衬底进行研磨抛光。
在本发明的一个优选实施方式中，所述III-V族半导体材料是由III族元素B、Al、Ga、In、Tl和V族元素N、P、As、Sb、Bi形成的二元、三元及多元的化合物。
在本发明的一个优选实施方式中，蒸镀的异质材料与衬底材料不同，并且III-V族半导体在该材料上生长时具有较大的形核功，该材料包括但不限于SiO2、SiN等材料。
在本发明的一个优选实施方式中，蒸镀所用的镀膜设备包括PECVD(等离子体增强化学气相沉积法)、ICPCVD(感应耦合等离子体化学气相沉积)、光学镀膜机、ALD(原子层沉积)、磁控溅射、电子束蒸发等各种镀膜设备。
在本发明的一个优选实施方式中，所述湿法刻蚀对异质材料的刻蚀速率在1A/min～1um/min之间。
在本发明的一个优选实施方式中，所述湿法刻蚀的刻蚀液与异质材料及孔洞具有较好的浸润性，能够快速覆盖整个孔洞内部。
在本发明的一个优选实施方式中，为了提高刻蚀液与孔洞之间的浸润性，在湿法刻蚀之前增加一个步骤，将半导体衬底放入与刻蚀液能够混溶并且不会刻蚀异质材料的溶剂中浸泡，并提高溶剂温度，使孔洞中的气泡能够排出，从而使溶剂能够覆盖整个孔洞内部。
在本发明的一个优选实施方式中，所述生长设备包括MOCVD(金属有机物气象外延)、HVPE(氢化物气相外延)或者MBE(分子束外延)等III-V族半导体材料生长使用的设备。
在本发明的一个优选实施方式中，将去除孔洞内部异质材料的半导体放入生长设备进行再生长，其再生长速率为1nm/min～10um/min之间。
在本发明的一个优选实施方式中，将去除孔洞内部异质材料的半导体放入生长设备进行再生长，其生长温度在600℃～1200℃之间。
在本发明的一个优选实施方式中，上述消除III-V族半导体表面孔洞的方法，包括如下步骤：将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料；将镀膜后的材料进行湿法刻蚀，以去除孔洞内部的异质材料并保留表面的异质材料；将去除孔洞内部异质材料的半导体放入生长设备进行再生长；生长结束并且孔洞内部被填充满后，将生长后的衬底进行CMP(化学机械抛光)；将抛光后的衬底进行再生长；将再生长后的衬底进行CMP(化学机械抛光)，去掉底部含有孔洞填充层的部分。
与现有技术相比，本发明的优点在于，借助于半导体工业常用的镀膜工艺和湿法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，消除了半导体材料表面的孔洞，在孔洞之内生长的III-V族半导体材料，尽管其材料与其他区域的相同，但是由于是在孔洞内部的倾斜晶面上开始生长并合并，其生长模式存在显著的差别。一般来说，沿着倾斜晶面生长的III-V族半导体材料，相关的背底杂质更容易掺杂进入晶格，从而导致其背底载流子浓度偏高，进而影响了孔洞内部III-V族半导体材料的发光特性，与平面生长的III-V族半导体材料存在显著差别，因此，采用这种方法得到的表面结构可以保留晕状结构的III-V族半导体单晶衬底。具有这种表面结构的III-V族半导体单晶衬底表面平整，不会在后续材料外延过程中会引起孔洞周围的气体运动产生扰动，有利于后续器件制备良率的提升，且该方法简单易行，适合于规模化生产。
附图说明
图1是第一具体实施方式的实施步骤示意图；
图2是第二具体实施方式的实施步骤示意图；
图3是第三具体实施方式的实施步骤示意图；
图4是本发明所述一种消除III-V族半导体表面孔洞的方法中孔洞的表面光学显微镜图像和截面扫描电镜图像；
图5是本发明所述一种消除III-V族半导体表面孔洞的方法中孔洞的工艺流程图；
其中(a)代表带有孔洞的截面示意图，(b)代表蒸镀完异质材料后的截面示意图，(c)代表孔洞内部进行刻蚀之后的截面示意图，(d)代表生长后的截面示意图，(e)代表CMP(化学机械抛光)之后的截面示意图。
图6是孔洞采用本发明所述步骤进行生长一段时间后的截面SEM(扫描电子显微镜)的照片；
图7是孔洞采用本发明所述步骤进行生长一段时间后的表面SEM(扫描电子显微镜)的照片；
图8是第一具体实施方式的晕状结构的SEM和CL图；
图9是第一具体实施方式的晕状结构的光学显微镜图片(反射模式)；
图10是带有穿孔的半导体截面示意图。
具体实施方式
下面通过实施例对本发明的内容作进一步的详细说明，但并不因此而限制本发明。
第一具体实施方式
一种消除III-V族半导体表面孔洞的方法，包括：步骤S10，将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料，步骤S11，将镀膜后的材料放入刻蚀液进行湿法刻蚀，以去除孔洞内部的异质材料并保留表面的异质材料，步骤S12，将去除孔洞内部异质材料的半导体放入生长设备进行再生长，步骤S13，将生长后的半导体衬底进行研磨。
在第一具体实施方式中，所述III-V族半导体材料为氮化镓(GaN)，所述异质材料为SiO2。
上述步骤S10中，将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料，所述镀膜设备为PECVD(等离子体增强化学气相沉积法)设备，镀膜温度为350度，镀膜厚度为2μm。所述异质材料为SiO2。
上述步骤S11中，将镀膜后的材料放入刻蚀液进行湿法刻蚀，由于镀膜材料在表面的厚度大于孔洞内部的厚度，所以可以去除孔洞内部的异质材料并保留表面的异质材料。所述刻蚀液为BOE溶液(缓冲氧化刻蚀剂)，BOE溶液的配比为7:1，腐蚀时间为90s。在腐蚀之前先把半导体衬底放入去离子水中加热浸泡，去除孔洞内部的气泡。然后将BOE溶液按比例注入去离子水中。
作为可选的技术方案，为了去除孔洞内部的气泡，也可以采用将半导体衬底放入装有去离子水的容器中，将容器放入密闭腔内进行抽真空，利用压力差将孔洞内部的气泡去除。
在步骤S12中，将去除孔洞内部异质材料的半导体放入生长设备进行再生长。所述半导体设备为HVPE(氢化物气相外延)设备。生长温度为1040°，压力为1atm，生长时间为2h。本步骤的优点在于，由于孔洞内部的SiO2已经刻蚀掉，只有表面保留有均匀覆盖的SiO2，因此生长过程中，孔洞内部相当于同质生长，形核功为0.但半导体表面被异质材料覆盖，形核功较大。因此生长结束后半导体将主要在孔洞内部生长，而不会在半导体表面生长。
在步骤S13中，将生长后的半导体衬底进行研磨。所用的研磨设备就是半导体工业常用的研磨设备。
以上具体实施方式所提供的技术方案借助于半导体工业常用的镀膜工艺和湿法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进孔洞内部的生长，消除了半导体材料表面的孔洞。该方法简单易行，适合于规模化生产。
其中，图1所示是第一具体实施方式所述方法的实施步骤示意图。图4所示是孔洞的表面光学显微镜图像和横截面扫描电子显微镜图像。孔洞一般为六角锥或12角锥，它的斜面一般为晶面，晶面与{0001}晶面的夹角为61.96°。孔洞的尺寸根据样品厚度的不同会有较大的差异，一般从100nm～1mm都有。随着生长的进行，样品厚度越来越厚，孔洞的深度也越来越深，孔洞底部源的供给越来越受到限制，这使得通过生长消除孔洞变成了不可能。图5所示是本发明所述一种消除III-V族半导体表面孔洞的方法的工艺流程示意图，主要包括以下几个步骤：
(a)代表带有半导体单晶衬底上的孔洞的示意图。
(b)代表蒸镀完异质材料后的示意图。从图中可以看到，镀膜后膜层厚度的分布是不均匀的，孔洞内部由于源的供给受到限制，因此其厚度要远小于样品表面的膜层厚度。
(c)代表孔洞内部进行刻蚀之后的示意图。经过刻蚀，孔洞内部的异质材料被刻蚀干净，但表面还保留着完全覆盖样品表面的异质材料。
(d)代表生长后的示意图。再生长过程中，孔洞内部相当于同质生长，形核功为0，但半导体表面被异质材料覆盖，形核功较大，因此生长结束后半导体将主要在孔洞内部生长，而不会在半导体表面生长。
(e)代表CMP(化学机械抛光)之后的示意图。经过CMP，去掉表面凸起，晶片就变成了没有孔洞缺陷的衬底。
从图8可以看出，(a)晕状结构的SEM(扫描电子显微镜)图片的表面是非常光滑的，无明显表面结构；(b)晕状结构的CL(阴极荧光)图的晕状结构的内部发光与外部发光存在明显区别，明显存在一个发亮的边界区域。
从图9可以看出，在反射模式下能够观察到明显的晕状结构，说明该区域的反射率与其他区域存在明显的区别；
第二种具体实施方式
一种消除III-V族半导体表面孔洞的方法，包括：步骤S20，将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料，步骤S21，向镀膜后的材料的孔洞内部注入刻蚀液，以去除孔洞内部的异质材料并保留表面的异质材料，步骤S22，将去除孔洞内部异质材料的半导体放入生长设备进行再生长，步骤S23，将生长后的半导体衬底进行研磨。
图2所示是本具体实施方式所述方法的实施步骤示意图。图5所述的工艺流程图也适用于第二种具体实施方式。
上述方法与第一具体实施方式类似，都是借助于半导体工业常用的镀膜工艺和湿法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进孔洞内部的生长，消除了半导体材料表面的孔洞。而与前一具体实施方式不同的是，本具体实施方式采用微注射器将腐蚀液直接定点注入孔洞内部，这种实施方式仅仅腐蚀孔洞内部，对表面的SiO2没有影响，因此对腐蚀时间，腐蚀液浓度的要求不高，放宽了工艺条件。
第三种具体实施方式
一种消除III-V族半导体表面孔洞的方法，包括：步骤S30，将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料，步骤S31，向镀膜后的材料的穿孔内部注入刻蚀液，以去除穿孔内部的异质材料并保留表面的异质材料，步骤S32，将去除穿孔内部异质材料的半导体放入生长设备进行再生长，步骤S33，将生长后的半导体衬底进行研磨。
图3所示是本具体实施方式所述方法的实施步骤示意图。图10为带有穿孔的半导体衬底表面示意图。
上述方法与第一具体实施方式类似，都是借助于半导体工业常用的镀膜工艺和湿法刻蚀工艺，利用半导体材料在不同材料上的形核功的不同，抑制半导体表面的生长，促进孔洞内部的生长，消除了半导体材料表面的孔洞。而与前一具体实施方式不同的是，本具体实施方式的半导体单晶衬底上存在穿孔，并按照上述类似的方式消除孔洞。
以上实施例显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，而不是以任何方式限制本发明的范围，在不脱离本发明范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的范围内。
Claims (7)
1.一种III-V族半导体单晶衬底孔洞消除之后的表面结构的制备方法，上述表面结构的特征为：在原有孔洞的上方，形成了光滑的表面，但在原有孔洞位置仍会保留封闭图形结构，所述封闭图形结构存在封闭的边界，所述边界以内和以外的材料相同，但是发光性质存在显著区别，且所述边界附近的光学反射率与边界以外的区域的光学反射率也存在显著区别，其特征在于，采用下列步骤消除III-V族半导体表面孔洞：
将清洗后的半导体衬底放入镀膜设备中蒸镀一层异质材料；
将镀膜后的材料进行湿法刻蚀，以去除孔洞内部的异质材料并保留表面的异质材料；
将去除孔洞内部异质材料的半导体放入生长设备进行再生长；
将生长后的半导体衬底进行研磨抛光；
所述湿法刻蚀对异质材料的刻蚀速率在之间；
将去除孔洞内部异质材料的半导体放入生长设备进行再生长，其再生长速率为1nm/min～10μm/min之间，其生长温度在600℃～1200℃之间。
2.根据权利要求1所述的制备方法，其特征在于，所述封闭图形结构的边界为圆形。
3.根据权利要求1所述的制备方法，其特征在于，所述III-V族半导体是由III族元素B、Al、Ga、In、Tl和V族元素N、P、As、Sb、Bi形成的多元的化合物，蒸镀的异质材料与衬底材料不同，并且III-V族半导体在该材料上生长时具有较大的形核功，该异质材料包括但不限于SiO2、SiN。
4.根据权利要求1所述的制备方法，其特征在于，蒸镀所用的镀膜设备包括PECVD(等离子体增强化学气相沉积法)、ICPCVD(感应耦合等离子体化学气相沉积)、光学镀膜机、ALD(原子层沉积)、磁控溅射、电子束蒸发中的一种。
5.根据权利要求1所述的制备方法，其特征在于，所述湿法刻蚀的刻蚀液与异质材料及孔洞具有较好的浸润性，能够快速覆盖整个孔洞内部。
6.根据权利要求1所述的制备方法，其特征在于，为了提高刻蚀液与孔洞之间的浸润性，在湿法刻蚀之前增加一个步骤，将半导体衬底放入与刻蚀液能够混溶并且不会刻蚀异质材料的溶剂中浸泡，并提高溶剂温度，使孔洞中的气泡能够排出，从而使溶剂能够覆盖整个孔洞内部。
7.根据权利要求1所述的制备方法，其特征在于，所述生长设备包括MOCVD(金属有机物气相 外延)、HVPE(氢化物气相外延)或者MBE(分子束外延)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510353377.XA CN104900779B (zh) | 2015-06-25 | 2015-06-25 | 一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510353377.XA CN104900779B (zh) | 2015-06-25 | 2015-06-25 | 一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104900779A CN104900779A (zh) | 2015-09-09 |
| CN104900779B true CN104900779B (zh) | 2018-10-19 |
Family
ID=54033315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510353377.XA Active CN104900779B (zh) | 2015-06-25 | 2015-06-25 | 一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900779B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976713A (zh) * | 2010-09-10 | 2011-02-16 | 北京大学 | 一种基于同质外延制备高效光电子器件的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100360710C (zh) * | 2002-03-28 | 2008-01-09 | 哈佛学院院长等 | 二氧化硅纳米层压材料的气相沉积 |
| CN100564617C (zh) * | 2007-11-21 | 2009-12-02 | 南京大学 | 原位腐蚀降低HVPE GaN薄膜位错密度的方法 |
| US8329565B2 (en) * | 2008-11-14 | 2012-12-11 | Soitec | Methods for improving the quality of structures comprising semiconductor materials |
| CN102286777B (zh) * | 2011-08-26 | 2013-11-13 | 山东天岳先进材料科技有限公司 | 氢化物气相外延生长GaN单晶用的H3PO4腐蚀籽晶及其制备方法 |
| CN104409336B (zh) * | 2014-11-18 | 2017-07-14 | 中国科学院半导体研究所 | 一种利用低熔点金属消除外延层生长热失配的方法 |
| CN104505444B (zh) * | 2014-12-09 | 2018-03-06 | 西安神光安瑞光电科技有限公司 | 一种减少外延层缺陷密度的外延生长方法 |
-
2015
- 2015-06-25 CN CN201510353377.XA patent/CN104900779B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976713A (zh) * | 2010-09-10 | 2011-02-16 | 北京大学 | 一种基于同质外延制备高效光电子器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104900779A (zh) | 2015-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107170668B (zh) | 一种自支撑氮化镓制备方法 | |
| Lai et al. | The study of wet etching on GaN surface by potassium hydroxide solution | |
| CN103614769B (zh) | 一种基于原位刻蚀的氮化镓同质外延方法 | |
| KR100981008B1 (ko) | 반도체 기판 상에 3족 질화물 반도체층을 형성하는 방법 | |
| CN101436531B (zh) | 用于制备化合物半导体衬底的方法 | |
| CN107251189B (zh) | 基于第iii族元素氮化物的半导体载体的制造 | |
| US20110045658A1 (en) | Method for fabricating a semi-polar nitride semiconductor | |
| US8969178B2 (en) | Method of manufacturing large area gallium nitride substrate | |
| KR101672213B1 (ko) | 반도체장치의 제조방법 | |
| KR100865600B1 (ko) | 갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법 | |
| KR102680861B1 (ko) | 질화 갈륨 기판의 제조 방법 | |
| Sundaram et al. | Nanoscale selective area growth of thick, dense, uniform, In-rich, InGaN nanostructure arrays on GaN/sapphire template | |
| JP2017150064A (ja) | 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法 | |
| CN111128688B (zh) | n型氮化镓自支撑衬底的制作方法 | |
| CN104900779B (zh) | 一种iii-v族半导体单晶衬底孔洞消除之后的表面结构及其制备方法 | |
| von Känel et al. | Defect reduction in epitaxial 3C-SiC on Si (001) and Si (111) by deep substrate patterning | |
| CN104078335A (zh) | 一种用于HVPE生长GaN单晶的复合籽晶模板及方法 | |
| CN106373866A (zh) | 一种大尺寸硅基GaAs衬底制备方法 | |
| CN104060323A (zh) | 通过制备N面锥形结构衬底获得自支撑GaN单晶的方法 | |
| CN106910807B (zh) | 一种用于生长外延片的复合衬底及其制备方法 | |
| US20150079769A1 (en) | Semiconductor device and method of manufacturing the same | |
| Häuser et al. | Polarity-controlled AlN/Si templates by in situ oxide desorption for variably arrayed MOVPE-GaN nanowires | |
| CN112575378A (zh) | 一种在hpve生长中实现一次或多次空洞掩埋插入层的方法 | |
| Krylyuk et al. | Faceting control in core-shell GaN micropillars using selective epitaxy | |
| Wang et al. | The morphologies and optical properties of three-dimensional GaN nano-cone arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |