CN104899824B - 图像数据在dram中的处理方法及系统 - Google Patents
图像数据在dram中的处理方法及系统 Download PDFInfo
- Publication number
- CN104899824B CN104899824B CN201410079196.8A CN201410079196A CN104899824B CN 104899824 B CN104899824 B CN 104899824B CN 201410079196 A CN201410079196 A CN 201410079196A CN 104899824 B CN104899824 B CN 104899824B
- Authority
- CN
- China
- Prior art keywords
- image data
- dram
- request command
- gbus
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dram (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种图像数据在DRAM中的处理方法及系统。其中方法包括以下步骤:GBUS发出读写图像数据的请求命令;GDAM接收GBUS发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DBUS;DBUS接收GDAM发送的请求信号,通过DRAM控制器处理DRAM中的图像数据。该方法完成了图像数据在DRAM中的读写处理,提高了访问DRAM中图像数据的方便性并发挥了DRAM的最高效率;且采用有效措施保证尽量少的DRAM存储空间,尽量少的所需DRAM数据带宽以及尽量高的DRAM的访问效率。
Description
技术领域
本发明涉及电子设备中数字化图像领域,特别是涉及图像数据在DRAM中的处理方法及系统。
背景技术
DRAM(Dynamic Random Access Memory,动态随机存取存储器)是一种存储介质,其具有容量大、速度快的特点,因而常常成为图像暂存的最优选择。为了方便高效地存取数据,不同的模块对于图像数据和DRAM的地址之间的映射(简称地址映射)会采取不同的方式。如:多个不同的模块需要访问同一幅图的数据时,有以下几种方式可以实现:
一种是同一幅图在DRAM中保存多个副本,它们的地址映射方式各不相同以适应不同模块的不同操作方式,很显然该方法增加了存储空间和产生副本增加的DRAM带宽;另一种是DRAM中仅保存一种地址映射的图像数据,这样必然造成每个模块都需要应对不同的地址映射的情形,增加了每个模块的复杂度和不确定性,同时还会产生操作模式与地址映射之间的适配问题,带来DRAM带宽利用率下降的问题。
发明内容
针对现有技术带来的增加存储空间和DRAM带宽、带宽利用率下降的问题,本发明提供了一种保证尽量少的DRAM存储空间、尽量少的所需DRAM数据带宽、以及尽量高的DRAM宽带利用率的图像数据在DRAM中的处理方法及系统。
为达到技术目的,本发明实施例采用如下技术方案:
本发明提供一种图像数据在DRAM中的处理方法,包括以下步骤:
GBUS发出读写图像数据的请求命令;
GDAM接收GBUS发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DBUS;
DBUS接收GDAM发送的请求信号,通过DRAM控制器处理DRAM中的图像数据。
作为一种可实施例,所述请求命令的参数包括图像数据块的大小,图像数据块的索引和图像数据块的起始位置坐标。
作为一种可实施例,所述GDAM接收GBUS发出的请求命令之后,包括如下步骤:
GDAM向GBUS返回接到请求命令信号,GBUS继续发送对应的下一条读写图像数据的请求命令。
作为一种可实施例,所述GDAM接收GBUS发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DBUS,包括如下步骤:
当GBUS发出的是读图像数据的请求命令时,DBUS发送此时请求命令所需的图像数据到cache,cache所缓存的图像数据经过相应的数据处理后,传输到GBUS;
所述请求命令所需的图像数据传输完成后,cache向GBUS发送ready信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
当GBUS发出的是写图像数据的请求命令时,GBUS发送此时请求命令所需的图像数据,经过相应的数据处理后,传输到cache,由cache发送给DBUS;
所述请求命令所需的图像数据传输完成后,cache向GBUS发送ready信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输。
作为一种可实施例,所述图像数据的参数包括图像数据的顺序,图像数据的数据宽度和图像数据在所请求图像数据块中的坐标位置。
作为一种可实施例,所述DRAM分配连续虚拟空间,用于存储图像数据;
所述连续虚拟空间可存储一幅以上图像数据;
所述连续虚拟空间包括一个以上大小属性相同,完整的块;
每幅所述图像数据是所述大小属性相同、完整的块由左至右、由上至下的集合。
本发明还提供一种图像数据在DRAM中的处理系统,包括GBUS模块,GDMA模块和DBUS模块,其中:
所述GBUS模块,用于发出读写图像数据的请求命令;
所述GDMA模块,用于接收GBUS模块发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DBUS模块;
所述DBUS模块,用于接收GDAM模块发送的请求信号,通过DRAM控制器处理DRAM中的图像数据。
作为一种可实施例,所述GBUS模块包括至少一个访问图像数据单元,用于发起读写图像数据的请求命令;
所述请求命令的参数包括图像数据块的大小,图像数据块的索引和图像数据块的起始位置坐标。
作为一种可实施例,所述GDMA模块包括返回接到信号单元,读图像数据单元,写图像数据单元和cache单元,其中:
所述返回接到信号单元,用于GDAM向GBUS返回接到请求命令信号,GBUS继续发送对应的下一条读写图像数据的请求命令;
所述读图像数据单元,用于当GBUS发出的是读图像数据的请求命令时,DBUS发送此时请求命令所需的图像数据到cache,cache所缓存的图像数据经过相应的数据处理后,传输到GBUS;
所述请求命令所需的图像数据传输完成后,cache向GBUS发送ready信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述写图像数据单元,用于当GBUS发出的是写图像数据的请求命令时,GBUS发送此时请求命令所需的图像数据,经过相应的数据处理后,传输到cache,由cache发送给DBUS;
所述请求命令所需的图像数据传输完成后,cache向GBUS发送ready信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述cache单元,用于缓存传输的图像数据和GBUS至DBUS之间转换时产生的地址。
作为一种可实施例,所述图像数据的参数包括图像数据的顺序,图像数据的数据宽度和图像数据在所请求图像数据块中的坐标位置;
所述DRAM分配连续虚拟空间,用于存储图像数据;
所述连续虚拟空间可存储一幅以上图像数据;
所述连续虚拟空间包括一个以上大小属性相同,完整的块;
每幅所述图像数据是所述大小属性相同、完整的块由左至右、由上至下的集合。
本发明的有益效果:
本发明的图像数据在DRAM中的处理方法及系统,将访问图像数据与存储在DRAM中的图像数据连接起来,使每个访问图像数据面对的是统一的图像访问接口,而不用关心具体的类似于图像数据在DRAM中的地址映射等情形,其采用有效的措施保证了尽量少的DRAM存储空间,尽量少的所需DRAM数据带宽以及尽量高的DRAM的访问效率;该方法完成了图像数据在DRAM中的读写处理,提高了访问DRAM中图像数据的方便性并发挥了DRAM的最高效率。
附图说明
图1为本发明的图像数据在DRAM中的处理方法的一实施例的示意图;
图2为本发明的GBUS发出的请求命令的参数组成的一实施例的示意图;
图3为本发明的图像数据在DRAM中的地址映射方式的一实施例示意图;
图4为本发明的GDAM的一实施例的示意图;
图5为本发明的图像数据在DRAM中的处理系统的一实施例的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例对本发明图像数据在DRAM中的处理方法及系统进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
随着各种电子设备应用的图像或者视频向着数字化,更大的图像尺寸和更大的图像深度发展,造成与图像相关的视频编解码(如Video Codec,视频编解码器)、图像获取(如Camera Sensor,相机传感器)、图像显示(如LCD display,液晶显示器)、图像处理(如GPU,Graphic Processing Unit,图像处理器)等模块对于图像数据的存取具有如下特点:一是需要存取的数据量越来越大;二是对于存取的速度要求越来越高;三是不同的模块对图像数据的操作具有明显不同的特点。如:有按块进行存取的(视频编解码中的运动补偿存取参考帧的数据块),还有按图像raster scan(光栅扫描)的方式存取的(如显示输出),更有需要图像的旋转、镜像等几何变化而与之相应的存取。
DRAM(Dynamic Random Access Memory,动态随机存取存储器)作为一种存储介质,具有容量大、速度快的特点,因而成为图像存储的不二选择。但同时也要注意到DRAM的读写有以下的特点,即必须是尽量多的连续地址的burst(突发)读写和尽量少的page切换才能获得较高的效率和较低的功耗。
基于上述DRAM的特点,为了方便高效地存取数据,不同的模块对于图像数据和DRAM的地址之间的映射(简称地址映射)会采取不同的方式:如对图像数据按块进行操作时,tiled mapping(平铺映射)的方式较为合适;而对图像数据按raster scan(光栅扫描)的方式进行操作时,linear mapping(线性映射)的方式较为合适。
实施例一
参见图1至图4所示,本发明实施例提供一种图像数据在DRAM中的处理方法,包括以下步骤:
步骤S100,GBUS(Graphic Data Access Bus,图像数据访问总线)发出读写图像数据的请求命令;
步骤S200,GDAM(Graphic Data Access Manager,图像数据访问管理)接收GBUS发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DBUS;
步骤S300,DBUS(DRAM data access bus,DRAM数据访问总线)接收GDAM发送的请求信号,通过DRAM控制器处理DRAM中的图像数据。
本发明的图像数据在DRAM中的处理方法,其目的在于建立起多个访问图像数据与存储在DRAM中的图像数据之间的一座桥梁,使得每个访问图像数据面对的是统一的图像访问接口,而不用关心具体的类似于图像数据在DRAM中的地址映射等情形,该方法采取有效的措施来保证了尽量少的DRAM存储空间,尽量少的所需DRAM数据带宽以及尽量高的DRAM的访问效率。
在本发明中,包括三个步骤,GBUS发出读写图像数据的请求命令,GDAM作为GBUS和DBUS之间的桥梁,接收GBUS发送的请求命令,将该请求命令经过处理后,发送给DBUS,DBUS接收到该请求命令,传输给DRAM控制器,DRAM控制器根据该请求命令对DRAM中的图像数据进行相应的处理。上述三个步骤协同工作,完成了图像数据在DRAM中的读写处理,提高了访问DRAM中图像数据的方便性并发挥了DRAM的最高效率。
作为一种可实施方式,所述请求命令的参数包括图像数据块的大小(WH),图像数据块的索引(Index)和图像数据块的起始位置坐标(XY)。
其中,图像数据块的大小表示的是图像数据块的宽和高所覆盖的所有bytes。上述请求命令的参数还包括Rotation(图像旋转,ROT),该参数仅对读图像数据块有效,表明访问图像数据需要的是旋转后的图像数据,与之相应的其它参数也都是旋转后的图像的属性;GBUS的数据总线的位宽(DB),即图像数据的下一个准备周期读或者写的数据字节数;图像数据块的读/写(RW),它们的相对顺序参见图2所示,这些参数都是图像数据的直接物理特征,与DRAM中的地址映射、存储方式等无关。应当理解的是,图2所示的请求命令的参数仅为一实施例的请求命令的参数,并不用于限定本发明,还可以为其它的参数,具体的根据所述请求命令而定。
作为一种可实施方式,所述GDAM接收GBUS发出的请求命令之后,包括如下步骤:
步骤S210,GDAM向GBUS返回接到请求命令信号,GBUS继续发送对应的下一条读写图像数据的请求命令。
在GBUS发送给GDAM请求命令,GDAM接收到该请求命令之后,向所述GBUS返回一个接到请求命令信号,这样当GBUS接到返送的请求命令信号时,GBUS就可以继续发送下一条请求命令,而不必等待前一个请求命令请求的图像数据传输完成。
作为一种可实施方式,参见图4所示,所述GDAM接收GBUS发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DBUS,包括如下步骤:
步骤S220,当GBUS发出的是读图像数据的请求命令时,DBUS发送此时请求命令所需的图像数据到cache(高速缓冲存储器),cache所缓存的图像数据经过相应的数据处理后,传输到GBUS;
所述请求命令所需的图像数据传输完成后,cache向GBUS发送ready(准备)信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
步骤S230,当GBUS发出的是写图像数据的请求命令时,GBUS发送此时请求命令所需的图像数据,经过相应的数据处理后,传输到cache,由cache发送给DBUS;
所述请求命令所需的图像数据传输完成后,cache向GBUS发送ready信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输。
本实施例中传输图像数据的通道与上述实施例中传输请求信号的通道是相互分离的,同时请求命令的传输通道与图像数据的传输通道分别有独立的握手协议,即实施例中所述的一笔请求所需的图像数据在图像数据的通道传输完成后,cache向GBUS发送ready信号。其中,在图像数据的通道中,当GBUS接受到ready信号后,表示图像数据通道传输完成了一笔图像数据,进而进行下一条请求命令所需的图像数据的传输,这样避免了同时发送多笔图像数据时,造成图像数据通道堵塞的问题。
以下结合具体的实施例,来说明读图像数据的请求命令和写图像数据的请求命令的实施:
如果GBUS发出的是读图像数据的请求命令,即对请求命令所需的图像数据进行读操作,DBUS通过DRAM控制器访问DRAM,从DRAM中读取读图像数据的请求命令所需的图像数据,所需的每笔图像数据以一个ready信号表征,即接收到ready信号后,就可以传输该笔图像数据,每笔图像数据的数据宽度为Data bytes one ready cycle。读取的图像数据的顺序按照数据块从左到右,从上到下的顺序读取。每行起始的图像数据一定占据数据总线最低的字节,每行最右的图像数据占据该行最高的字节,比每行最右的图像数据所占的字节数更高的比特数不关心。同时,该笔图像数据在所请求图像数据块中的位置坐标(X,Y)同时传送,其中X以图像数据宽度为单位。
如果GBUS发出的是写图像数据的请求命令,即对请求命令所需的图像数据进行写操作,GBUS将送出需要保存的图像数据,同时还送出该笔图像数据所在请求数据块中的位置坐标(X,Y)。每笔图像数据按照数据块从左到右,从上到下的顺序传送。只有GBUS收到ready信号后,才能保证该笔图像数据被传送完毕,并立即准备下个循环的图像数据的传送。
作为一种可实施方式,所述图像数据的参数包括图像数据的顺序,图像数据的数据宽度和图像数据在所请求图像数据块中的坐标位置。
这些图像数据的参数是在图像数据通道传输图像数据时同时传送的。
作为一种可实施方式,所述DRAM分配连续虚拟空间,用于存储图像数据;
所述连续虚拟空间可存储一幅以上图像数据;
所述连续虚拟空间包括一个以上大小属性相同,完整的块;
每幅所述图像数据是所述大小属性相同、完整的块由左至右、由上至下的集合。
本发明的图像数据在DRAM中存储方式,我们称之为可配大小块的存储模式(Configurable Size Tile Mode,CST Mode)。CST Mode是一种高度灵活的地址映射方式,是为基于不同的访问图像数据对于图像数据的不同操作模式采取的平衡方式。DRAM是一种常见的系统内存。在本发明中,参见图3所示,DRAM分配一定内存大小的连续虚拟空间,用于存储图像数据,这个连续虚拟空间称为一个slice(切片),每幅图所包含的图像数据都保存在一个slice中,一个slice可以保存若干幅图的图像数据。每个slice又划分为若干个block(块),每个块的大小属性是相同的,且每个块必须是完整的。每个块占有一定的连续的虚拟空间,每个块有X方向和Y方向,X方向和Y方向上的byte(字节)数目是可变的,其是slice的基本属性。每个块中的byte按从左至右,从上至下的顺序排列,相对于DRAM的地址的连续增长;slice中的块按左至右,从上至下的顺序排列,相对于DRAM的地址的连续增长。
DRAM连续虚拟存储空间的操作都是以CTS Mode中的块为基本单位来进行的,每幅图像数据是大小属性相同、完整的块由左至右、由上至下的集合,请求命令中所需的图像数据即为该图像数据覆盖的所有的CTS Mode中的块。
实施例二
基于同一发明构思,本发明还提供了一种图像数据在DRAM中的处理系统,由于此系统解决问题的原理与前述一种图像数据在DRAM中的处理方法相似,因此该系统的实施可以参见前述方法的实施,重复之处不再赘述。
本发明实施例提供的图像数据在DRAM中的处理系统,参见图5所示,包括GBUS模块100,GDMA模块200和DBUS模块300,其中:
所述GBUS模块100,用于发出读写图像数据的请求命令;
所述GDMA模块200,用于接收GBUS模块发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DBUS模块;
所述DBUS模块300,用于接收GDAM模块发送的请求信号,通过DRAM控制器处理DRAM中的图像数据。
在本发明中,将提出的GBUS模块,GDMA模块和DBUS模块统称为图像数据访问单元(Graphic Data Access Unit,GAU),其连接起了多个访问图像数据与DRAM中储存的图像数据,使得每个访问图像数据面对的都是统一的图像数据访问接口,保证了尽量少的DRAM存数空间和尽量少的DRAM数据带宽以及尽量高的DRAM访问效率。
作为一种可实施方式,所述GBUS模块包括至少一个访问图像数据单元110,用于发起读写图像数据的请求命令;
所述请求命令的参数包括图像数据块的大小,图像数据块的索引和图像数据块的起始位置坐标。
所述访问图像数据单元有n(n≥1)个,n个访问图像数据单元是不相同的,因此其发起的读写图像数据的请求命令也不相同,根据请求命令的不同对DRAM中的图像数据进行不同的操作处理。
作为一种可实施方式,所述GDMA模块包括返回接到信号单元210,读图像数据单元220,写图像数据单元230和cache单元240,其中:
所述返回接到信号单元210,用于GDAM向GBUS返回接到请求命令信号,GBUS继续发送对应的下一条读写图像数据的请求命令;
所述读图像数据单元220,用于当GBUS发出的是读图像数据的请求命令时,DBUS发送此时请求命令所需的图像数据到cache,cache所缓存的图像数据经过相应的数据处理后,传输到GBUS;
所述请求所需的图像数据传输完成后,cache向GBUS发送ready信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述写图像数据单元230,用于当GBUS发出的是写图像数据的请求命令时,GBUS发送此时请求命令所需的图像数据,经过相应的数据处理后,传输到cache,由cache发送给DBUS;
所述请求所需的图像数据传输完成后,cache向GBUS发送ready信号;
GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述cache单元240,用于缓存传输的图像数据和GBUS至DBUS之间转换时产生的地址。
Cache(高速缓冲存储器),其存取速度比一般随机存取记忆体来的快,因此,其存在不会带来过多的时间浪费,cache缓存了所有的传输的图像数据,因此当有相同图像数据出现时,不对该图像数据进行相应的读写处理,cache单元的存在,可有效地减少重复读写相同图像数据的DRAM带宽。
作为一种可实施方式,所述图像数据的参数包括图像数据的顺序,图像数据的数据宽度和图像数据在所请求图像数据块中的坐标位置;
所述DRAM分配连续虚拟空间,用于存储图像数据;
所述连续虚拟空间可存储一幅以上图像数据;
所述连续虚拟空间包括一个以上大小属性相同,完整的块;
每幅所述图像数据是所述大小属性相同、完整的块由左至右、由上至下的集合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种图像数据在DRAM中的处理方法,其特征在于,包括以下步骤:
图像数据访问总线GBUS发出读写图像数据的请求命令;
图像数据访问管理GDAM接收图像数据访问总线GBUS发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DRAM数据访问总线DBUS;
DRAM数据访问总线DBUS接收图像数据访问管理GDAM发送的请求信号,通过DRAM控制器处理DRAM中的图像数据;
所述图像数据访问管理GDAM接收图像数据访问总线GBUS发出的请求命令之后,包括如下步骤:
图像数据访问管理GDAM向图像数据访问总线GBUS返回接到请求命令信号,图像数据访问总线GBUS继续发送对应的下一条读写图像数据的请求命令。
所述图像数据访问管理GDAM接收图像数据访问总线GBUS发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DRAM数据访问总线DBUS,包括如下步骤:
当图像数据访问总线GBUS发出的是读图像数据的请求命令时,DRAM数据访问总线DBUS发送此时请求命令所需的图像数据到cache,cache所缓存的图像数据经过相应的数据处理后,传输到图像数据访问总线GBUS;
所述请求命令所需的图像数据传输完成后,cache向图像数据访问总线GBUS发送ready信号;
图像数据访问总线GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
当图像数据访问总线GBUS发出的是写图像数据的请求命令时,图像数据访问总线GBUS发送此时请求命令所需的图像数据,经过相应的数据处理后,传输到cache,由cache发送给DRAM数据访问总线DBUS;
所述请求命令所需的图像数据传输完成后,cache向图像数据访问总线GBUS发送ready信号;
图像数据访问总线GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述DRAM分配连续虚拟空间,用于存储图像数据;
所述连续虚拟空间可存储一幅以上图像数据;
所述连续虚拟空间包括一个以上大小属性相同,完整的块;
每幅所述图像数据是所述大小属性相同、完整的块由左至右、由上至下的集合。
2.根据权利要求1所述的图像数据在DRAM中的处理方法,其特征在于,所述请求命令的参数包括图像数据块的大小,图像数据块的索引和图像数据块的起始位置坐标。
3.根据权利要求1所述的图像数据在DRAM中的处理方法,其特征在于,所述图像数据的参数包括图像数据的顺序,图像数据的数据宽度和图像数据在所请求图像数据块中的坐标位置。
4.一种图像数据在DRAM中的处理系统,其特征在于,包括图像数据访问总线GBUS模块,GDMA模块和DRAM数据访问总线DBUS模块,其中:
所述图像数据访问总线GBUS模块,用于发出读写图像数据的请求命令;
所述GDMA模块,用于接收图像数据访问总线GBUS模块发出的请求命令,转换成与DRAM控制器相应的请求信号,发送给DRAM数据访问总线DBUS模块;
所述DRAM数据访问总线DBUS模块,用于接收图像数据访问管理GDAM模块发送的请求信号,通过DRAM控制器处理DRAM中的图像数据;
所述GDMA模块包括返回接到信号单元,读图像数据单元,写图像数据单元和cache单元,其中:
所述返回接到信号单元,用于图像数据访问管理GDAM向图像数据访问总线GBUS返回接到请求命令信号,图像数据访问总线GBUS继续发送对应的下一条读写图像数据的请求命令;
所述读图像数据单元,用于当图像数据访问总线GBUS发出的是读图像数据的请求命令时,DRAM数据访问总线DBUS发送此时请求命令所需的图像数据到cache,cache所缓存的图像数据经过相应的数据处理后,传输到图像数据访问总线GBUS;
所述请求命令所需的图像数据传输完成后,cache向图像数据访问总线GBUS发送ready信号;
图像数据访问总线GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述写图像数据单元,用于当图像数据访问总线GBUS发出的是写图像数据的请求命令时,图像数据访问总线GBUS发送此时请求命令所需的图像数据,经过相应的数据处理后,传输到cache,由cache发送给DRAM数据访问总线DBUS;
所述请求命令所需的图像数据传输完成后,cache向图像数据访问总线GBUS发送ready信号;
图像数据访问总线GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述cache单元,用于缓存传输的图像数据和图像数据访问总线GBUS至DRAM数据访问总线DBUS之间转换时产生的地址。
所述图像数据的参数包括图像数据的顺序,图像数据的数据宽度和图像数据在所请求图像数据块中的坐标位置;
所述DRAM分配连续虚拟空间,用于存储图像数据;
所述连续虚拟空间可存储一幅以上图像数据;
所述连续虚拟空间包括一个以上大小属性相同,完整的块;
每幅所述图像数据是所述大小属性相同、完整的块由左至右、由上至下的集合。
5.根据权利要求4所述的图像数据在DRAM中的处理系统,其特征在于,所述图像数据访问总线GBUS模块包括至少一个访问图像数据单元,用于发起读写图像数据的请求命令;
所述请求命令的参数包括图像数据块的大小,图像数据块的索引和图像数据块的起始位置坐标。
6.根据权利要求5所述的图像数据在DRAM中的处理系统,其特征在于,所述GDMA模块包括返回接到信号单元,读图像数据单元,写图像数据单元和cache单元,其中:
所述返回接到信号单元,用于图像数据访问管理GDAM向图像数据访问总线GBUS返回接到请求命令信号,图像数据访问总线GBUS继续发送对应的下一条读写图像数据的请求命令;
所述读图像数据单元,用于当图像数据访问总线GBUS发出的是读图像数据的请求命令时,DRAM数据访问总线DBUS发送此时请求命令所需的图像数据到cache,cache所缓存的图像数据经过相应的数据处理后,传输到图像数据访问总线GBUS;
所述请求命令所需的图像数据传输完成后,cache向图像数据访问总线GBUS发送ready信号;
图像数据访问总线GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述写图像数据单元,用于当图像数据访问总线GBUS发出的是写图像数据的请求命令时,图像数据访问总线GBUS发送此时请求命令所需的图像数据,经过相应的数据处理后,传输到cache,由cache发送给DRAM数据访问总线DBUS;
所述请求命令所需的图像数据传输完成后,cache向图像数据访问总线GBUS发送ready信号;
图像数据访问总线GBUS接收ready信号后,开始下一条请求命令所需的图像数据的传输;
所述cache单元,用于缓存传输的图像数据和图像数据访问总线GBUS至DRAM数据访问总线DBUS之间转换时产生的地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410079196.8A CN104899824B (zh) | 2014-03-05 | 2014-03-05 | 图像数据在dram中的处理方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410079196.8A CN104899824B (zh) | 2014-03-05 | 2014-03-05 | 图像数据在dram中的处理方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104899824A CN104899824A (zh) | 2015-09-09 |
CN104899824B true CN104899824B (zh) | 2018-11-16 |
Family
ID=54032472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410079196.8A Active CN104899824B (zh) | 2014-03-05 | 2014-03-05 | 图像数据在dram中的处理方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104899824B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5673422A (en) * | 1994-01-21 | 1997-09-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit for processing image data |
CN1632771A (zh) * | 2005-01-17 | 2005-06-29 | 北京中星微电子有限公司 | 直接存储访问控制装置和图像处理系统以及传输方法 |
CN1926571A (zh) * | 2004-08-31 | 2007-03-07 | 莱茨威神公司 | 对具有单缓存结构的内存进行地址控制的方法 |
CN101257626A (zh) * | 2008-01-31 | 2008-09-03 | 炬力集成电路设计有限公司 | 动态随机存储器的存取方法、装置和媒体播放器 |
US7808507B1 (en) * | 2006-09-18 | 2010-10-05 | Nvidia Corporation | Compression tag state interlock |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004258966A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | メモリ制御装置および方法、画像データ処理装置、記録媒体、並びにプログラム |
CN1322414C (zh) * | 2005-06-23 | 2007-06-20 | 北京中星微电子有限公司 | 一种帧缓冲存储控制装置和图像数据传输系统以及方法 |
CN100378687C (zh) * | 2005-08-25 | 2008-04-02 | 北京中星微电子有限公司 | 一种高速缓存预取模块及其方法 |
-
2014
- 2014-03-05 CN CN201410079196.8A patent/CN104899824B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5673422A (en) * | 1994-01-21 | 1997-09-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit for processing image data |
CN1926571A (zh) * | 2004-08-31 | 2007-03-07 | 莱茨威神公司 | 对具有单缓存结构的内存进行地址控制的方法 |
CN1632771A (zh) * | 2005-01-17 | 2005-06-29 | 北京中星微电子有限公司 | 直接存储访问控制装置和图像处理系统以及传输方法 |
US7808507B1 (en) * | 2006-09-18 | 2010-10-05 | Nvidia Corporation | Compression tag state interlock |
CN101257626A (zh) * | 2008-01-31 | 2008-09-03 | 炬力集成电路设计有限公司 | 动态随机存储器的存取方法、装置和媒体播放器 |
Also Published As
Publication number | Publication date |
---|---|
CN104899824A (zh) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6204863B1 (en) | Method for dynamic XY tiled texture caching | |
JP4205176B2 (ja) | 無停止要求テクスチャキャッシュシステム及び方法 | |
US8245011B2 (en) | Method and system for geometry-based virtual memory management in a tiled virtual memory | |
TWI773683B (zh) | 使用在以一中央處理器單元為基礎的系統中之適應性壓縮提供記憶體頻寬壓縮 | |
WO2018034875A1 (en) | Method and apparatus for compressing addresses | |
US20220083367A1 (en) | Graphics processing method and apparatus | |
US9430393B2 (en) | System and method for managing cache | |
JP2006318178A (ja) | データ転送調停装置およびデータ転送調停方法 | |
WO2022142546A1 (zh) | 稀疏渲染的数据驱动方法及装置、存储介质 | |
US10043234B2 (en) | System and method for frame buffer decompression and/or compression | |
WO2024037650A1 (zh) | 数据缓存 | |
CN114461406A (zh) | DMA OpenGL优化方法 | |
CN111881104A (zh) | 一种nfs服务器及其数据写入方法、装置和存储介质 | |
CN211403419U (zh) | 基于二值化算法的加速控制系统、芯片及机器人 | |
CN104899824B (zh) | 图像数据在dram中的处理方法及系统 | |
WO2023226845A1 (zh) | 图像数据传输方法、装置和电子设备 | |
JP4190476B2 (ja) | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 | |
CN108629734B (zh) | 图像几何变换方法、装置及终端 | |
JP4244028B2 (ja) | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 | |
CN207854046U (zh) | 一种激光测距仪及其激光测距显示控制系统 | |
JP2000172481A (ja) | ナビゲ―ション方法及び装置並びに記憶媒体 | |
CN112214444A (zh) | 一种核间通信方法、arm、dsp及终端 | |
JP7081477B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
WO2013102958A1 (ja) | メモリアクセス制御装置 | |
CN117692593A (zh) | 基于像素行拼接的视频帧处理方法、装置、设备、介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |