CN104898756A - 一种电压调整电路 - Google Patents

Abstract

本发明提供一种电压调整电路，其包括高压双极型晶体管、第一电阻、第二电阻、二级管电路和电流产生电路。高压双极型晶体管的第一电极与电压调整电路的输入端相连，第二电极与电压调整电路的输出端相连，第一电阻连接于电压调整电路的输入端和高压双极型晶体管的基极之间；二级管电路的正极与高压双极型晶体管的基极相连，其负极与第二电阻的一端相连，第二电阻的另一端与地节点相连；电流产生电路的输入端与电压调整电路的输出端相连，电流产生电路的输出端与二级管电路的负极和第二电阻之间的连接节点相连，电流产生电路输出具有正温度系数的电流。与现有技术相比，本发明不依赖于工艺，且启动电压低，从而提高电路的可靠性。

Description

一种电压调整电路

【技术领域】

本发明涉及电路设计技术领域，特别涉及一种电压调整电路。

【背景技术】

请参考图1所示，其为现有技术中的一种电压调整电路的电路示意图，该电压调整电路包括外接高压双极型晶体管Q、第一电阻R1和齐纳二极管D0。图1所示的电压调整电路在通过外接高压双极型晶体管Q将高压(输入电压)VIN转为固定低压(或输出电压)VO时，使用芯片内齐纳二极管D0来得到较为稳定的电压供给外接高压双极型晶体管Q的基极，从而在外接双极型晶体管Q的发射极得到较为稳定的电压VO供给芯片使用。然而，并不是所有的代工厂工艺均能提供齐纳二级管，同时齐纳二级管的温漂效应会降低电压的稳定性，比如，对应不同的温度，在外接高压双极型晶体管Q的基极电压会造成偏差，使得外接双极型晶体管Q的发射极的电压VO也有相应的偏差，从而难以得到期望的稳定的低压输出。这里的高压双极型晶体管Q是指其需要耐受较芯片内的双极型晶体管更为高的电压，芯片内的双极型晶体管此时也可以被称之为低压双极型晶体管。

在不使用齐纳二级管的情况下，通过反馈电路也能产生稳定的电压供给外接双极型晶体管Q的基极，请参考图2所示，其为现有技术中，一种设置有反馈电路的电压调整电路的电路示意图。图2所示的电压调整电路通过带隙基准210产生一个稳定的1.26V的电压，使用由双极型晶体管B0和B1等组成的反馈电路将双极型晶体管B1的基极电位钳制在和带隙基准210的输出电压相同的电位1.26V，通过调整反馈电阻电路220的比例即可得到所需的电压。然而，图2所示的电路的最大的缺点在于，在反馈电路工作前，外接高压双极型晶体管Q的基极和发射极的电位尚未建立，需要设置启动电路230进行启动。这样，在电路启动时，由低压晶体管组成的启动电路230需要短暂的耐受高压，这对电路的

因此，有必要提供一种改进的技术方案来解决上述问题。

【发明内容】

本发明的目的在于提供一种电压调整电路，其不依赖于工艺，且启动电压低，从而提高电路的可靠性。

本发明提供一种电压调整电路，其包括：高压双极型晶体管、第一电阻、第二电阻、二级管电路和电流产生电路。所述高压双极型晶体管的第一电极与电压调整电路的输入端相连，其第二电极与电压调整电路的输出端相连，第一电阻连接于所述电压调整电路的输入端和所述高压双极型晶体管的基极之间；所述二级管电路的正极与所述高压双极型晶体管的基极相连，其负极与第二电阻的一端相连，第二电阻的另一端与地节点相连，所述二级管电路包括依次串联于其正极和负极之间的一个或多个负温度系数的二级管单元；所述电流产生电路的输入端与所述电压调整电路的输出端相连，电流产生电路的输出端与所述二级管电路的负极和第二电阻之间的连接节点相连，所述电流产生电路基于电压调整电路的输出端的电压输出具有正温度系数的反馈电流，该反馈电流流向第二电阻。

进一步的，所述外接高压双极型晶体管为NPN型晶体管，所述第一电极为集电极，所述第二电极为发射极。

进一步的，所述外接高压双极型晶体管为PNP型晶体管，所述第一电极为发射极，所述第二电极为集电极。

进一步的，所述第二电阻具有正温度系数，二级管单元为二级管或二级管接法的低压双极型晶体管。

进一步的，所述二极管单元为NPN型晶体管，该NPN型晶体管的基极与其集电极相连，以作为所属的二级管单元的正极，该NPN型晶体管的发射极作为所属的二级管单元的负极。

进一步的，所述二级管单元为PNP型晶体管，该PNP型晶体管的基极与其发射极相连，以作为所属的二极管单元的负极，该PNP型晶体管的集电极作为所属的二级管单元的正极。

进一步的，所述电流产生电路包括NMOS晶体管M1和M2，PMOS晶体管M3、M4和M5、第三电阻，双极型晶体管Q1和Q2。所述PMOS晶体管M3、M4和M5的源极均与电压调整电路的输出端相连，PMOS晶体管M3的栅极和M5的栅极均与PMOS晶体管M4的栅极相连，所述PMOS晶体管M4的漏极与PMOS晶体管M4的栅极相连；所述NMOS晶体管M1的漏极与所述PMOS晶体管M3的漏极相连，NMOS晶体管M1的栅极与NMOS晶体管M1的漏极相连，NMOS晶体管M1的源极与双极型晶体管Q1的第一电极相连，所述双极型晶体管Q1的基极和第二电极均与地节点相连；所述NMOS晶体管M2的漏极与所述PMOS晶体管M4的漏极相连，其栅极所述NMOS晶体管M1的栅极相连，其源极与第三电阻的一端相连，第三电阻的另一端与所述双极型晶体管Q2的第一电极相连，所述双极型晶体管Q2的基极和第二电极均与地节点相连；所述PMOS晶体管M5的漏极作为所述电流产生电路的输出端。

进一步的，双极型晶体管Q2的基极-发射极面积为双极型晶体管Q1的基极-发射极面积的m倍，其中，m＞1。

进一步的，所述双极型晶体管Q1和Q2均为PNP型晶体管，双极型晶体管Q1和Q2的第一电极均为射极，第二电极均为集电极；或者，双极型晶体管Q1和Q2均为NPN型晶体管，所述双极性晶体管Q1和Q2的第一电极均为集电极，第二电极均为射极。

进一步的，在电压调整电路的输入端接入高输入电压时，在高压双极性晶体管的基极迅速建立低启动电压，在低启动电压建立之后，电流产生电路提供正温度系数的电流给第二电阻，以抬升高压双极性晶体管的基极电压至额定电压。

与现有技术相比，本发明将现有技术中连接于高压双极型晶体管的基极和地节点之间的齐纳二极管替换为依次串联的负温度系数的二极管和正温度系数的电阻，并配以额外的正温度系数的电流流经正温度系数的电阻，以在电路启动时保证电压较低，不超出低压电路承受的范围，同时在电路正常工作时得到稳定的额定电压供给外接高压双极型晶体管的基极，从而提高电路的可靠性。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中的一种电压调整电路的电路示意图；

图2为现有技术中的一种设置有反馈电路的电压调整电路的电路示意图；

图3为本发明在一个实施例中的电压调整电路的电路示意图；

图4为图3中的电流产生电路在一个实施例中的电路示意。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

请参考图3所示，其为本发明在一个实施例中的电压调整电路的电路示意图。图3与图1的区别在于，图3将图1中连接于外接高压双极型晶体管Q的基极和地节点GND之间的齐纳二极管D0替换为依次串联的二极管电路310和正温度系数的第二电阻R2，并配以额外的正温度系数的电流I_PTAT流向正温度系数的第二电阻R2。具体的，图3所示的电压调整电路包括外接高压双极型晶体管Q、第一电阻R1、正温度系数的第二电阻R2、二级管电路310和电流产生电路320。

在一个实施例中，正温度系数的第二电阻R2、二级管电路310和电流产生电路320位于同一个芯片内，而高压双极型晶体管Q和第一电阻R1位于芯片外。在其他实施例中，也可能将它们都集成在同一个芯片中。

所述外接高压双极型晶体管Q的第一电极与电压调整电路的输入端VIN相连，其第二电极与电压调整电路的输出端VO相连，第一电阻R1连接于所述输入端VIN和所述外接高压双极型晶体管Q的基极之间。当提供稳定的额定电压给外接双极型晶体管Q的基极时，所述外接高压双极型晶体管Q会将高输入电压VIN转为固定低输出电压VO，以供给芯片使用。在图3所示的实施例中，所述外接高压双极型晶体管Q为NPN型晶体管，所述第一电极为集电极，所述第二电极为发射极。在其他实施例中，所述外接高压双极型晶体管Q也可以为PNP型晶体管，所述第一电极为发射极，所述第二电极为集电极。

所述二级管电路310的正极与所述外接高压双极型晶体管Q的基极相连，其负极与第二电阻R2的一端相连，第二电阻R2的另一端与地节点GND相连。所述二级管电路310包括依次串联于其正极和负极之间的一个或多个负温度系数的二级管单元，在图3所示的实施例中，所述二级管电路310包括n个二级管单元，其中，第一个二极管单元D1的正极与所述二极管电路310的正极相连，第一个二级管单元D1的负极与第二个二极管单元D2的正极相连，……，第n-1个二极管D(n-1)的负极与第n个二级管单元Dn的正极相连，第n个二级管单元Dn的负极与所述第二极管电路310的负极相连。

所述二级管电路310中的二级管单元可以为二级管或二级管接法的双极型晶体管。在图3所示的实施例中，每个二极管单元均为NPN型晶体管，该NPN型晶体管的基极与其集电极相连，以作为所属的二级管单元的正极，该NPN型晶体管的发射极作为所属的二级管单元的负极。在另一个实施例中，所述二级管单元也可以为PNP型晶体管，该PNP型晶体管的基极与其发射极相连，以作为所属的二极管单元的负极，该PNP型晶体管的集电极作为所属的二级管单元的正极。由于二级管或二级管接法的双极型晶体管的电压与温度成负相关，因此，所述二级管电路310的电压与温度也成负相关(或具有负温度系数)。

所述电流产生电路320的输入端与电压调整电路的输出端VO相连，其输出端与所述二级管电路310的负极和第二电阻R2之间的连接节点O相连，所述电流产生电路320基于输出端VO的电压输出具有正温度系数的反馈电流I_PTAT，该反馈电流I_PTAT流向正温度系数的第二电阻R2。

为了便于理解本发明，以下具体介绍图3所示的电压调整电路的具体工作过程。

在电路启动时，由二极管电路310和正温度系数的第二电阻R2在外接高压双极型晶体管Q的基极迅速建立一个较低的启动电压，使图3所示的电压调整电路快速启动。在低压建立后，芯片内的电流产生电路320工作，其基于输出端VO的电压产生一个具有正温度系数的反馈电流I_PTAT，给二极管电路310下方的正温度系数的第二电阻R2充电，从而进一步抬高外接高压双极型晶体管Q的基极电压至额定电压值。由于所述二级管电路310的电压为负温度系数，第二电阻R2为正温度系数，反馈电流I_PTAT为正温度系数，因此，通过设计合适的第二电阻R2的阻值和反馈电流I_PTAT的电流值，就可以使负温度系数的二级管电路310与正温度系数的反馈电流I_PTAT和第二电阻R2相互补偿，使得在不同温度应用环境下，均能提供对温度不敏感的额定电压给外接高压双极型晶体管Q的基极，从而得到期望的稳定的输出电压VO。同时，由于本发明中的电压调整电路是通过一个较低的起始电压开始启动的，不超出低压电路承受的范围，因此，保证了电路的可靠性。

接下来，具体介绍图3中的电流产生电路的电路结构。请参考图4所示，其为图3中的电流产生电路在一个实施例中的电路示意图。所述电流产生电路包括NMOS晶体管M1和M2，PMOS晶体管M3、M4和M5、第三电阻R3，双极型晶体管Q1和Q2。

所述PMOS晶体管M3、M4和M5的源极均与电压调整电路的输出端VO相连，PMOS晶体管M3的栅极和M5的栅极均与PMOS晶体管M4的栅极相连，所述PMOS晶体管M4的漏极与PMOS晶体管M4的栅极相连；所述NMOS晶体管M1的漏极与所述PMOS晶体管M3的漏极相连，NMOS晶体管M1的栅极与NMOS晶体管M1的漏极相连，NMOS晶体管M1的源极与双极型晶体管Q1的第一电极相连，所述双极型晶体管Q1的基极和第二电极均与地节点GND相连；所述NMOS晶体管M2的漏极与所述PMOS晶体管M4的漏极相连，其栅极与所述NMOS晶体管M1的栅极相连，其源极与第三电阻R3的一端相连，第三电阻R3的另一端与所述双极型晶体管Q2的第一电极相连，所述双极型晶体管Q2的基极和第二电极均与地节点GND相连；所述PMOS晶体管M5的漏极作为所述电流产生电路的输出端。

在图3所示的实施例中，所述双极型晶体管Q1和Q2均为PNP型晶体管，双极型晶体管Q1和Q2的第一电极均为射极，第二电极均为集电极。在另一个实施例中，双极型晶体管Q1和Q2均为NPN型晶体管，所述双极性晶体管Q1和Q2的第一电极均为集电极，第二电极均为射极。

图3所示的电流产生电路以输出电压VO为电源电压，NMOS晶体管M1和M2形成电流镜，PMOS晶体管M3、M4和M5形成电流镜，该电流产生电路基于双极型晶体管Q1的基极-发射极电压和双极型晶体管Q2的基极发射极电压的差值，产生正温度系数的反馈电流I_PTAT。在图3所示的实施例中，双极型晶体管Q2包括m个并联的双极型晶体管Q1，故双极型晶体管Q2的基极-发射极面积为双极型晶体管Q1的基极-发射极面积的m倍，其中，m＞1；电流产生电路输出的反馈电流I_PTAT＝VTLn(m)/R3，其中，VT＝kT/q，k是玻尔兹曼常数，q是单位电荷的电量，T是温度，R3为第三电阻R3的电阻值，可见，反馈电流I_PTAT具有正温度系数。

在其他实施例中，电流产生电路也可以采用现有技术中的任一一种正温度系数电流产生电路，只要其可以基于电压调整电路的输出端VO的电压产生正温度系数的电流即可。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种电压调整电路，其特征在于，其包括：高压双极型晶体管、第一电阻、第二电阻、二级管电路和电流产生电路，

所述高压双极型晶体管的第一电极与电压调整电路的输入端相连，其第二电极与电压调整电路的输出端相连，第一电阻连接于所述电压调整电路的输入端和所述高压双极型晶体管的基极之间；

所述二级管电路的正极与所述高压双极型晶体管的基极相连，其负极与第二电阻的一端相连，第二电阻的另一端与地节点相连，所述二级管电路包括依次串联于其正极和负极之间的一个或多个负温度系数的二级管单元；

所述电流产生电路的输入端与所述电压调整电路的输出端相连，电流产生电路的输出端与所述二级管电路的负极和第二电阻之间的连接节点相连，所述电流产生电路基于电压调整电路的输出端的电压输出具有正温度系数的反馈电流，该反馈电流流向第二电阻。

2.根据权利要求1所述的电压调整电路，其特征在于，

所述外接高压双极型晶体管为NPN型晶体管，所述第一电极为集电极，所述第二电极为发射极。

3.根据权利要求1所述的电压调整电路，其特征在于，

所述外接高压双极型晶体管为PNP型晶体管，所述第一电极为发射极，所述第二电极为集电极。

4.根据权利要求1所述的电压调整电路，其特征在于，

所述第二电阻具有正温度系数，

二级管单元为二级管或二级管接法的低压双极型晶体管。

5.根据权利要求4所述的电压调整电路，其特征在于，

所述二极管单元为NPN型晶体管，该NPN型晶体管的基极与其集电极相连，以作为所属的二级管单元的正极，该NPN型晶体管的发射极作为所属的二级管单元的负极。

6.根据权利要求4所述的电压调整电路，其特征在于，

所述二级管单元为PNP型晶体管，该PNP型晶体管的基极与其发射极相连，以作为所属的二极管单元的负极，该PNP型晶体管的集电极作为所属的二级管单元的正极。

7.根据权利要求1所述的电压调整电路，其特征在于，所述电流产生电路包括NMOS晶体管M1和M2，PMOS晶体管M3、M4和M5、第三电阻，双极型晶体管Q1和Q2，

所述PMOS晶体管M3、M4和M5的源极均与电压调整电路的输出端相连，PMOS晶体管M3的栅极和M5的栅极均与PMOS晶体管M4的栅极相连，所述PMOS晶体管M4的漏极与PMOS晶体管M4的栅极相连；所述NMOS晶体管M1的漏极与所述PMOS晶体管M3的漏极相连，NMOS晶体管M1的栅极与NMOS晶体管M1的漏极相连，NMOS晶体管M1的源极与双极型晶体管Q1的第一电极相连，所述双极型晶体管Q1的基极和第二电极均与地节点相连；所述NMOS晶体管M2的漏极与所述PMOS晶体管M4的漏极相连，其栅极所述NMOS晶体管M1的栅极相连，其源极与第三电阻的一端相连，第三电阻的另一端与所述双极型晶体管Q2的第一电极相连，所述双极型晶体管Q2的基极和第二电极均与地节点相连；所述PMOS晶体管M5的漏极作为所述电流产生电路的输出端。

8.根据权利要求7所述的电压调整电路，其特征在于，

双极型晶体管Q2的基极-发射极面积为双极型晶体管Q1的基极-发射极面积的m倍，其中，m＞1。

9.根据权利要求8所述的电压调整电路，其特征在于，

所述双极型晶体管Q1和Q2均为PNP型晶体管，双极型晶体管Q1和Q2的第一电极均为射极，第二电极均为集电极，或者，

双极型晶体管Q1和Q2均为NPN型晶体管，所述双极性晶体管Q1和Q2的第一电极均为集电极，第二电极均为射极。

10.根据权利要求1所述的电压调整电路，其特征在于，在电压调整电路的输入端接入高输入电压时，在高压双极性晶体管的基极迅速建立低启动电压，在低启动电压建立之后，电流产生电路提供正温度系数的电流给第二电阻，以抬升高压双极性晶体管的基极电压至额定电压。