CN104882434A - 一种电性测试结构及方法 - Google Patents

一种电性测试结构及方法 Download PDF

Info

Publication number
CN104882434A
CN104882434A CN201410073483.8A CN201410073483A CN104882434A CN 104882434 A CN104882434 A CN 104882434A CN 201410073483 A CN201410073483 A CN 201410073483A CN 104882434 A CN104882434 A CN 104882434A
Authority
CN
China
Prior art keywords
electrical property
testing electrical
metal level
contact
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410073483.8A
Other languages
English (en)
Other versions
CN104882434B (zh
Inventor
高印
柯其勇
颜圣佑
陈智冈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201410073483.8A priority Critical patent/CN104882434B/zh
Publication of CN104882434A publication Critical patent/CN104882434A/zh
Application granted granted Critical
Publication of CN104882434B publication Critical patent/CN104882434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种电性测试结构及方法,所述测试结构包括:至少两层金属层,相邻的两金属层之间均设置有所述介电层,且该相邻的两金属层具有重叠区域,形成电容结构;其中,每个所述金属层上均至少设置有两个测试pad,每个所述测试pad均与一金属层相连接;任意选取两个分别连接两层不同金属层的接触pad进行电性测试。本发明通过对测试pad的共用,不仅可以方便测量出两pad之间的待测金属的电阻值,还可以利用该结构测量得出相邻金属层之间形成的电容值,得到更加全面的测量数据,同时有效地节省了测试所占用的空间,提高了测量效率。

Description

一种电性测试结构及方法
技术领域
本发明涉及测试领域,具体涉及一种电性测试结构及方法。
背景技术
随着技术的不断发展,器件的精度也越来越高,为了保证器件良好的性能,需要对器件进行电性测试,以避免造成不符合电性规范的器件进入下一工序进而造成不理影响。
TEG(测试元件成组)主要是用来监控产品各层电性参数及装置的电性表现和各项电气性能,主要项目包括电阻,电容,装置等。电性测试组件主要通过电性测量设备的探针将电信号传输给电性测试组件,从而获得电性测量值。
如图1所示,待测金属层1和待测金属层2之间的介电层3(该介电层的材料一般为SiOx或SiNx)具有一定电容,为了得到全面的测量数据,待测金属层1和待测金属层2之间的电容测试必不可少,现有技术中,一般是采用接触pad来连接待测金属层1和待测金属层2的不同位置处,然后通过电性测量设备来进行测试。
电性测量设备一般包括24根测试探针,由于机械精度的关系,测试探针的排列位置是固定的,这就要求与测试探针接触的接触pad点满足一定条件,如图2所示,每相邻两个接触pad的间距L2为100um且该两个接触pad中心之间的距离L1为250um,全部24个接触pad的总长度L3为5900um。由于接触pad的尺寸和相邻两pad的间距为固定值,在测试过程中,如果电性测试组件的数目较多,而设计摆放位置不足,则需要对部分舍去电性测试组件项目或者采用其他共用的方式来处理来进行测试。
如图3所示,提供10个可供接触pad,传统技术采用的技术方案一般是利用接触pad1和接触pad2来测量金属层1和金属层2之间形成的电容值,接触pad3、接触pad3、接触pad5、接触pad6用来测量金属层1的电阻值,接触pad7、接触pad8、接触pad9、接触pad10用来测量金属层2的电阻值。如果电性测试组件只有8个测试点可用,则必须要去除两个接触pad,而这样的话接触pad1和接触pad2就有可能被舍去,进而无法测量得出金属层1和金属层2之间的电容值。该测试方法由于是单纯去掉两个接触pad1和接触pad2,进而在测试中无法得到全面的电性测量数据。
图4所示为传统技术的测试结构示意图,如图所示,在一测试只有8个测试点可用,使用接触pad1、接触pad2、接触pad3、接触pad4来测量金属层1的电阻值,接触pad5、接触pad6、接触pad7、接触pad8来测量金属层2的电阻值,然后在测量金属层1电阻的4个接触pad点和测量金属层2电阻值的4个接触pad点中分别选取一个接触pad点,如接触pad4和接触pad5,通过接触pad4和接触pad5的共用来解决第一待测金属层1和第二待测金属层2之间形成的电容。由于所有pad均至于金属层的一侧,如果想要测量金属层1和金属层2之间形成的电容值,则要在接触pad4和接触pad5另起一个连接点连接金属层1和金属层2进行测量,如图所示,选取pad4和pad分别另起一接触点连接金属层,以实现对第一待测金属层1和第二待测金属层2之间的电容值。
而在某些测试环境中,测试空间可能不足,只能满足在所有接触pad的同侧进行测试(如在图示中接触pad点的下侧进行),并不能同时满足接触pad上下两侧同时测量,所以该方法在实际测试中具有一定的限制。
中国专利(CN101281897)提供了一种用于测试栅氧化层完整性的矩阵型测试结构,由M×N个测试单元按矩阵形式排列而成,所述每一个测试单元具有第一引线和第二引线,其中,每一列的M个测试单元的第一引线均连接至一条金属层导体,每一行的N个测试单元的第二引线也连接至一条金属层导体,每一条金属层导体的一端连接至一个焊垫。
该专利是采用矩阵型测试结构,可节省测试时间,提高测试精度,并减少焊垫使用数量和焊垫占用面积。但是在某些测试中,测试单元排列都是固定的,无法对排列结构进行调整,同时矩阵排列的测试结构上下占用的空间比较大,可能无法满足某些测试条件,进而在实际测量中有一定的局限性。
中国专利(CN102593117A)公开了一种芯片衬垫的设计方法,主要是尽量减少每个芯片在探针卡的出针方向上摆放的pad的个数。该方法在芯片版图设计时考虑了芯片的同测,尽量减少了探针卡出针方向上的pad放置个数,从而减少了芯片测试时所需探针的层数,降低了探针卡制作和维护的难度及成本,提高了探针卡的稳定性,使小尺寸芯片的大规模同测成为可能。
该专利采用的技术方案是通过在芯片版图设计时,尽量减少探针卡出针方向上的接触pad的放置个数,但是版图设计耗费的人力物力较大,不可避免增加了生产成本。
发明内容
本发明提供了一种电性测试结构及方法,通过将测试组件的共用,来解决在某些测试环境中测试空间不足的问题,同时可对器件进行更加全面的电性测试,测试方法也更加灵活。
本发明采用的技术方案为:
一种电性测试结构,其中,所述测试结构包括:
至少两层金属层,相邻的两金属层之间均设置有介电层,且该相邻的两金属层之间具有交叠区域,形成电容结构;
其中,每个所述金属层上均至少设置有两个接触pad,且每个所述接触pad均与一金属层相连接。
上述的电性测试结构,其中,所述介电层材质为氧化硅或氮化硅。
上述的电性测试结构,其中,任意两所述金属层所连接的接触pad的数目相等。
上述的电性测试结构,其中,任意两个接触pad的尺寸规格均相等,且相邻的两所述接触pad之间的间距均相同。
上述的电性测试结构,其中,每个所述接触pad均通过一金属线连接所述金属层。
一种应用如上述的电性测试结构进行电性测试的方法,其中,所述方法包括:
任意选取两个接触pad对该电性测试结构进行电性测试。
上述的电性测试结构进行电性测试的方法,其中,选取的所述两个接触pad均与同一金属层连接,以对该金属层进行电阻电性测试。
上述的电性测试结构进行电性测试的方法,其中,选取的所述两个接触pad分别与两相邻的金属层连接,以对该两金属层形成的电容结构进行电容电性测试。
上述的电性测试结构,其中,采用TEG测试探针与各所述接触pad接触,均通过与一TEG测试探针组进行接触进行电性测试。
上述的电性测试结构,其中,所述电性测试包括对待测金属层的电阻进行测试,以及相邻金属层之间的电容进行测试。
由于本发明采用了以上技术方案,通过测试组件的共用,在测试组件数量不足的情况下,不仅能够测试得出待测金属层的电阻,还可方便得到待测金属层之间形成的电容值,有效解决了在测试中由于测试组件不足而无法得到全面的电性测试数据,同时也减小了测试所需的组件数量。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。
图1为待测器件的结构示意图;
图2为接触pad的排列分布图;
图3-4为传统技术中的两种测试结构图;
图5为本发明实施例一提供的一种电性测试方法的结构图;
图6为本发明实施例二提供的一种电性测试方法的结构图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明:
本发明提供了一种电性测试结构,对两个或两个以上待测金属层进行测试,包括以下步骤:
提供一测试组件,如图2所示,该组测试组件包括有24个接触pad,每相邻两个接触pad的间距为100um且该两个接触pad中心之间的距离为250um,全部24个接触pad的总长度为5900um。但是在某些测试中,可能并没有与接触pad点数量相匹配的测试点可以使用,而接触pad的位置都是固定的,无法根据实际测量情况进行变换量测,因此可采用本发明提供的测试结构来进行测量。
实施例一:
在该实施例中,需要对图1所示的器件进行电性测试,该器件包括至少两层金属层,即图中所示的第一待测金属层1和第二待测金属层2,第一待测金属层1和第二待测金属层2之间的交叠区域形成有一介电层3,该介电层的材料一般为氧化硅(如SiOx)或氮化硅(如SiNx);每层待测金属层均通过金属线连接至少两个接触pad,并可借助TEG探针接触各接触pad来对待测金属层的电阻进行检测,同时还可测试第一待测金属层1和第二待测金属层2之间形成的电容。
在某些测试环境中,如果只有8个接触pad点可以使用,而探针由于机械精度要求,其位置是固定不变的,因此要求与探针接触的接触pad也要满足一定条件。如图5所示,提供8个接触pad,第一待测金属层和第二待测金属层均位于所有接触的pad的一侧,其中接触pad1、接触pad3、接触pad5、接触pad8连接第一待测金属层1,用于检测第一待测金属层1的电阻值;接触pad2、接触pad4、接触pad6、接触pad7连接第二待测金属层2,用于检测第二待测金属层2的电阻值。其中,每个接触pad都通过一金属线连接其中一金属层,且金属层与该金属线的连接点有且只有一个接触pad与该金属层相连。
在测试过程中,任意选取两个连接第一待测金属层1的接触pad点,如选取接触pad1和接触pad3,在接触pad1和接触pad3之间施加一电压,并测得电压U1和U3,然后在一接触pad上再测量得出电流I,根据公式计算得出接触pad1和接触pad3之间的第一待测金属层1的电阻值R1
同理,任意选取两个连接第二待测金属层2的接触pad点,如选取接触pad2和接触pad4,在接触pad2和接触pad4之间施加一电压,并测得一电压U2和U2,然后再测量得出电流I,根据公式计算得出接触pad2和接触pad4之间的第二待测金属层2电阻值R2
进一步的,采用本发明提供的测试结构还可对第一待测金属层1和第二待测金属层2之间形成的电容值进行测试:
任选一个与待测金属层1接触的接触pad点及待测金属层2接触的接触pad点,如选取接触pad1和接触pad2,由于经过测量已得出电压和电流,根据已知的电压和电流可方便得出第一待测金属层1和第二待测金属层2之间的电容值,不需要在接触pad额外位置处连接待测金属,有效节省了测试空间。
实施例二:
在该实施例中,同样只有8个接触pad点可以使用。如图6所示,只提供8个接触pad点用来电性检测。每个接触pad都通过一金属线连接其中一金属层,且金属层与该金属线的连接点有且只有一个接触pad与该金属层相连。如图所示,接触pad1、接触pad3、接触pad5、接触pad7连接待测金属层1;接触pad2、接触pad4、接触pad6、接触pad8连接待测金属层2,每个接触pad与金属层都有一个唯一的接触点。
在测试过程中,任意选取两个连接第一待测金属层1的接触pad进行电阻测试,如选取接触pad1和接触pad7,在接触pad1和接触pad7之间施加一电压,优选的,在接触pad1和接触pad7之间施加一直流电压,并测得一电压U1和U7,然后再在一pad测量得出电流I,根据公式计算得出接触pad1和接触pad7之间第一待测金属层1的电阻值R1
同理,任意选取两个连接第二待测金属层2的接触pad点,如选取接触pad2和接触pad4,在接触pad2和接触pad6之间施加一电压,并测得电压U2和U6,然后再测量得出电流I,根据公式计算得出接触pad2和接触pad6之间的第二待测金属层2的电阻值R2
进一步,采用本发明提供的测试结构还可对第一待测金属层1和第二待测金属层2之间电容值进行测试。任选一个与第一待测金属层1接触的接触pad点及第二待测金属层2接触的接触pad点,如选取接触pad2和接触pad3对第一待测金属层1和第二待测金属层2之间形成电容值进行测试。
同时,根据上述电性测试结构本发明还提供了一种电性测试方法,任意选取两个接触pad对该电性测试结构进行电性测试,
①电阻值测试:选择一层金属层,然后任意选取两个连接该层金属层的接触pad点,在该两个接触pad之间施加一电压,然后利用TEG探针与接触pad接触,测得两个pad的电压,然后再测量得出电流I,最后利用两接触pad之间电压差的绝对值除以电流,得出该金属层位于两个接触pad之间的电阻值;
②电容值测试:任选两层金属层,并任选两个分别连接该两层金属层的接触pad进行电容测试。由于采用本发明的测试结构可方便得出电压及电流,根据测量得出的电压和电路可方便换算出该两层金属
层之间的电容值。
下面提供一表格来对本发明进行进一步阐述,
在对电阻的测试中,在接触pad2和接触pad3测得电压U2和U3,利用其差值除以电流即可得出接触pad2和接触pad3之间的待测金属层的电阻值Res,然后根据公式Rs=Res*(W/L)得出待测金属的电阻值。
在进行电容的测试时,提供一-5~+5的电压,Vpy=0V,频率为100Khz,DV=500mv,电容C=Cox in accumulation,For pitch,得出Vg=5V。
综上所述,由于本发明采用了以上技术方案,每个接触pad都通过一金属线连接待测金属层,通过对接触pad的共用,不仅可以方便测量出两pad之间的待测金属的电阻值,还可以该测量结构测量得出相邻金属层之间的电容值,得到了更加全面的测量数据,同时有效地节省了测试所占用的空间,提高了检测效率及精度。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种电性测试结构,其特征在于,所述测试结构包括:
至少两层金属层;
有介电层设置于相邻的所述两金属层之间,且该相邻的所述两金属层之间具有交叠区域,形成电容结构;
其中,每个所述金属层上均至少设置有两个接触pad,且每个所述接触pad均与一金属层相连接。
2.如权利要求1所述的电性测试结构,其特征在于,所述介电层材质为氧化硅或氮化硅。
3.如权利要求1所述的电性测试结构,其特征在于,任意两所述金属层所连接的接触pad的数目相等。
4.如权利要求1所述的电性测试结构,其特征在于,任意两个接触pad的尺寸规格均相等,且相邻的两所述接触pad之间的间距均相同。
5.如权利要求1所述的电性测试结构,其特征在于,每个所述接触pad均通过一金属线连接所述金属层。
6.一种应用如权利要求1~5中任意一项所述的电性测试结构进行电性测试的方法,其特征在于,所述方法包括:
任意选取两个接触pad对该电性测试结构进行电性测试。
7.如权利要求6所述的电性测试结构进行电性测试的方法,其特征在于,选取的所述两个接触pad均与同一金属层连接,以对该金属层进行电阻电性测试。
8.如权利要求6所述的电性测试结构进行电性测试的方法,其特征在于,选取的所述两个接触pad分别与两相邻的金属层连接,以对该两金属层形成的电容结构进行电容电性测试。
9.如权利要求6所述的电性测试结构,其特征在于,采用TEG测试探针与各所述接触pad接触,均通过与一TEG测试探针组进行接触进行电性测试。
10.如权利要求6所述的电性测试结构,其特征在于,所述电性测试包括对待测金属层的电阻进行测试,以及相邻金属层之间的电容进行测试。
CN201410073483.8A 2014-02-28 2014-02-28 一种电性测试结构及方法 Active CN104882434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410073483.8A CN104882434B (zh) 2014-02-28 2014-02-28 一种电性测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410073483.8A CN104882434B (zh) 2014-02-28 2014-02-28 一种电性测试结构及方法

Publications (2)

Publication Number Publication Date
CN104882434A true CN104882434A (zh) 2015-09-02
CN104882434B CN104882434B (zh) 2018-01-30

Family

ID=53949866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410073483.8A Active CN104882434B (zh) 2014-02-28 2014-02-28 一种电性测试结构及方法

Country Status (1)

Country Link
CN (1) CN104882434B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831841A (zh) * 2018-06-14 2018-11-16 上海华力集成电路制造有限公司 铝线电阻的晶圆允收测试图形
CN111292661A (zh) * 2020-03-30 2020-06-16 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200962421Y (zh) * 2006-10-13 2007-10-17 中芯国际集成电路制造(上海)有限公司 一种金属-绝缘体-金属射频测试结构
KR20090069714A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 tddb 테스트 패턴 및 이를 이용한tddb 테스트 방법
CN102721905A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 提高绝缘体击穿电压失效分析效率的测试结构及使用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200962421Y (zh) * 2006-10-13 2007-10-17 中芯国际集成电路制造(上海)有限公司 一种金属-绝缘体-金属射频测试结构
KR20090069714A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 반도체 소자의 tddb 테스트 패턴 및 이를 이용한tddb 테스트 방법
CN102721905A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 提高绝缘体击穿电压失效分析效率的测试结构及使用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831841A (zh) * 2018-06-14 2018-11-16 上海华力集成电路制造有限公司 铝线电阻的晶圆允收测试图形
CN111292661A (zh) * 2020-03-30 2020-06-16 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN104882434B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
CN102736804B (zh) 单层感应层的二维电容式触控板
US9746509B2 (en) Circuit testing method and circuit testing system
CN105372499B (zh) 一种微电阻测量设备及测量方法
US20110057905A1 (en) Touch Panel and Inspection Method Thereof
CN103278693A (zh) 一种探针接触电阻测量方法
CN104062534A (zh) 针对短路测试集成电路封装
US20150221567A1 (en) Alternating open-ended via chains for testing via formation and dielectric integrity
CN104882434A (zh) 一种电性测试结构及方法
CN106054013A (zh) 触摸装置检测方法及触摸装置
CN203397348U (zh) 一种新型的内存条测试治具
CN113409714A (zh) 显示面板及显示装置
CN102590630B (zh) 半导体参数测试仪器的测试探针的电阻测试方法
CN103954877A (zh) 集成电路测试方法及测试装置
CN203720217U (zh) 具有跳线结构的探针卡
CN103855496A (zh) 用于电互连结构的促动机构
CN101907657A (zh) 探针电阻的检测方法
CN103426866B (zh) 围栏间隔的设计规则测试电路
CN105699832A (zh) 一种电缆查验编组方法
CN201408234Y (zh) 电子电缆测试仪
CN201569513U (zh) 一种煤层测温装置
CN102176443A (zh) 用于测试氧化层击穿可靠性的结构及方法
CN206773118U (zh) 一种用于测试集成电路漏电的简易装置
CN104183574A (zh) 半导体测试结构及测试方法
CN104425303A (zh) 测量导电层厚度的方法
CN209181720U (zh) 探针误差检测装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 201506, room two, building 1, building 100, 208 Industrial Road, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201506, room two, building 1, building 100, 208 Industrial Road, Shanghai, Jinshan District

Patentee before: EverDisplay Optronics (Shanghai) Ltd.

CP01 Change in the name or title of a patent holder