CN104835530A - 一种电子熔丝结构电路 - Google Patents

Abstract

本发明涉及电子熔丝领域，尤其涉及一种电子熔丝结构电路，通过在熔丝的阳极端增加几个大尺寸的控制晶体管，来控制电路中被熔断熔丝的数量，从而使得一个编程晶体管可以控制两个以上熔丝，可以减少一半以上的编程晶体管，大大降低相同熔丝密度下芯片的面积，并且由于电路中熔丝阴极端编程晶体管数量的减少，程序局部不匹配也会相应减小，从而保证了熔丝熔断的一致性。

Description

一种电子熔丝结构电路

技术领域

本发明涉及电子熔丝领域，尤其涉及一种电子熔丝结构电路。

背景技术

现有的电子熔丝(eFuse)产品，编程(Program)的时候由一个沟道宽度(channel width)非常大(通常>16um)的场效应晶体管(NFET)提供驱动电流(通常>10mA)。由于每个熔丝(fuse)都需要单独访问，所以工业通用做法如图1所示，为每个fuse(图中标记为1)搭配一个NFET(图中标记为2)来提供驱动电流。在图1中，3为选择器，4为锁存器，均为控制电路中的结构器件。

由于熔丝编程(fuse programming)过程需要的驱动电流通常都会高于10mA，所以编程晶体管(program transistor)必须做得很大(例如在图1中编程晶体管2的大小大于16um)，其沟道宽度(channelwidth)一般都大于16um。对于一个完整的fuse bit来讲，这个晶体管(transistor)及访问它的解码器(decoder)占据了绝大多数的芯片(chip)面积。编程晶体管(program transistor)和fuse面积(例如在图1中熔丝1的大小小于65um)的比值超过10。

发明内容

鉴于上述问题，本发明提供一种电子熔丝结构电路，通过在熔丝的阳极端增加几个大尺寸的控制晶体管，来控制电路中被熔断(即进行编程)熔丝的数量，从而使得一个编程晶体管可以控制两个以上熔丝，可以减少一半以上的编程晶体管，大大降低相同熔丝密度下芯片的面积，并且由于电路中熔丝阴极端编程晶体管数量的减少，程序局部不匹配也会相应减小，从而保证了熔丝熔断的一致性。

本发明解决上述技术问题所采用的技术方案为：

提供一种电子熔丝结构电路，其特征在于，包括：

若干编程单元，且每个所述编程单元均包括一编程晶体管和与该编程晶体管连接的至少两个熔丝；

若干控制器件单元，且每个所述控制器件单元均包括控制晶体管电路；以及

所述控制晶体管电路与所述熔丝连接，用以控制所述编程晶体管对与该编程晶体管连接的熔丝进行编程操作。

优选的，上述的电子熔丝结构电路，其中，每个所述熔丝包括阴极端和阳极端，所述阴极端与所述编程晶体管连接，所述阳极端与所述控制晶体管电路连接。

优选的，上述的电子熔丝结构电路，其中，每个所述控制晶体管电路均包括一编程电压端，与所述熔丝的阳极端连接。

优选的，上述的电子熔丝结构电路，其中，所述编程晶体管具有一饱和区域，所述控制晶体管电路提供的编程电压位于所述饱和区域内。

优选的，上述的电子熔丝结构电路，其中，每个所述控制器件单元还包括一非门逻辑电路，所述控制晶体管电路的电源输入端通过所述非门逻辑电路与驱动电源连接，所述驱动电源提供一驱动电压驱动所述电子熔丝结构电路正常运行。

优选的，上述的电子熔丝结构电路，其中，每个所述控制晶体管电路均为一或非门逻辑电路。

优选的，上述的电子熔丝结构电路，其中，所述控制晶体管的沟道宽度大于10微米。

上述技术方案具有如下优点或有益效果：本发明提供一种电子熔丝结构电路，通过在熔丝的阳极端增加几个大尺寸的控制晶体管，来控制电路中被熔断(即进行编程)熔丝的数量，从而使得一个编程晶体管可以控制两个以上熔丝，可以减少一半以上的编程晶体管，大大降低相同熔丝密度下芯片的面积，并且由于电路中熔丝阴极端编程晶体管数量的减少，程序局部不匹配也会相应减小，从而保证了熔丝熔断的一致性。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是现有技术中电子熔丝结构电路的示意图；

图2是本发明一种电子熔丝结构电路的示意图；

图3是图2中控制晶体管内部的控制电路的放大示意图；

图4是本发明实施例中编程晶体管的结构示意图。

具体实施方式

参照图2，本发明的一种电子熔丝结构电路，包括：若干熔丝(图中将每个熔丝均标记为10)，每个熔丝10均具有阴极端101和阳极端102。熔丝的阴极端101与编程晶体管20连接，需要注意的是，本发明中每个编程晶体管20与至少两个熔丝10的阴极端101连接，也就是说，本发明中每个编程晶体管20可以控制多个熔丝10(图2中以一个编程晶体管20控制两个熔丝10为例进行展示，于实际运用中根据不同的工艺需求每个编程晶体管可以控制多个熔丝，本发明对此不作限制)，这样整个电路中编程晶体管20的数量就可以减少一半以上，从而降低了相同熔丝密度下芯片的面积。

为实现一个编程晶体管20控制多个熔丝10，需要在熔丝10的阳极端102串联几个控制晶体管30(图2中以串联两个控制晶体管30为例进行展示，于实际运用中可根据不同的工艺需求串联多个控制晶体管)，通过控制晶体管30可以控制每次只编程一个熔丝10，不同的控制信号组合可以实现两个或多个熔丝的编程操作。控制晶体管30应为大尺寸晶体管，其沟道宽度一般大于10微米。需要注意的是，虽然本发明的电子熔丝结构电路中在阳极102增加了几个大尺寸的控制晶体管30，但新增加的控制晶体管30的数量比较少，而整个电路中减少的编程晶体管20的数量达到一半以上，因此增加的晶体管的数量相比减少的晶体管的数量基本可忽略不计，以一个编程晶体管20控制两个熔丝10为例，整个芯片的面积可以减少40％～50％。

其中，为描述方便，将每个编程晶体管20和与之连接的若干熔丝10称作电子熔丝结构电路的一个编程单元，将包括控制晶体管30的部分称作电子熔丝结构电路的控制器件单元。

进一步的，在控制器件单元的每个控制晶体管30内部的控制电路为或非门逻辑电路，具体电路结构图如图3所示。每个编程晶体管30具有一编程电压端(Vfs，图中标示为303)与熔丝10的阳极端102连接，以提供编程电压Vfs给与之连接的编程单元。需要注意的是，每个编程晶体管20均具有一饱和区域(saturation area)，控制晶体管30提供的编程电压Vfs位于编程晶体管20的饱和区域内。

控制晶体管30还包括一控制端302和电源输入端301，控制端302连接控制信号(每个控制晶体管电路30连接一控制信号，为方便展示，图中标示出两个控制晶体管电路分别连接控制信号60和控制信号70)，电源输入端301通过一非门逻辑电路40连接驱动电源50(所有的控制晶体管30共用一驱动电源50)。当进行编程时，驱动电源50保持高电压，经非门逻辑电路40后即转换为信号“0”，同时使得控制信号60和控制信号70的正负极性相反(例如控制信号60为“1”，控制信号70为“0”)，则经控制晶体管30(或非门逻辑电路)后，电路中仅有一半的熔丝10被选中(即与和控制信号70连接的控制晶体管电路相连的熔丝被选中)，之后编程晶体管20针对选中的熔丝10分别进行编程。通过不同的控制信号的组合，还可以控制两个或多个熔丝的编程操作。

进一步的，在电子熔丝编程电路中，每个编程单元中还包括与编程晶体管20连接的选择电路80和锁存器电路90，其中选择电路80和锁存器电路90均为现有的控制电路的结构部件，本发明对比不作赘述。

下面结合附图和具体的实施例对本发明的电子熔丝结构电路作进一步的说明，但是不作为本发明的限定。

本实施例中编程晶体管20的尺寸大于16um，控制晶体管30的沟道宽度大于10微米。

在进行熔丝的编程操作时，提供给编程晶体管20的编程电压Vd位于编程晶体管20的饱和区域内，在该饱和区域内，通过沟道长度调制效应(Channel length modulation effect)CLM，可以发现流经编程晶体管的电流Id并不是恒定电流。

其中，CLM的形成原因如图4所示：当施加在编程晶体管20的漏极202的电压增大时，其控制电流朝着源极201进一步延伸，导致非反向区域朝着源极201不断扩张，从而缩短了沟道区的长度。

沟道长度调制决定着晶体管的输出电阻，根据Shichman-Hodges模型；

$r_O=\frac{1+\mathrm{\λ}{V}_{\mathrm{DS}}}{\mathrm{\λ}{I}_D}=\frac{1/\mathrm{\λ}+V_{\mathrm{DS}}}{I_D}=\frac{V_{E}L+V_{\mathrm{DS}}}{I_D}$

其中，r_O为晶体管的输出电阻，V_DS为漏源极电压，I_D为漏极电流，λ为沟道长度调制系数，通常与沟道长度L成反比，V_E为一与双极性晶体管(BJT)相同的拟合参数。由于晶体管也有类似的双极性，因此晶体管中也会使用“厄利效应”这一术语来描述类似双极性晶体管(BJT)的现象。

由本实施例可以看出，编程晶体管20的CLM效应是熔丝10熔断(即编程)时局部程序不匹配的主要原因，因此通过减少编程晶体管20的数量，可以提升熔丝10熔断的一致性。

综上所述，本发明公开了一种电子熔丝结构电路，通过在熔丝的阳极端增加几个大尺寸的控制晶体管，来控制电路中被熔断(即进行编程)熔丝的数量，从而使得一个编程晶体管可以控制两个以上熔丝，可以减少一半以上的编程晶体管，大大降低相同熔丝密度下芯片的面积，并且由于电路中熔丝阴极端编程晶体管数量的减少，程序局部不匹配也会相应减小，从而保证了熔丝熔断的一致性。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种电子熔丝结构电路，其特征在于，包括：

若干编程单元，且每个所述编程单元均包括一编程晶体管和与该编程晶体管连接的至少两个熔丝；

若干控制器件单元，且每个所述控制器件单元均包括控制晶体管电路；以及

所述控制晶体管电路与所述熔丝连接，用以控制所述编程晶体管对与该编程晶体管连接的熔丝进行编程操作。

2.根据权利要求1所述的电子熔丝结构电路，其特征在于，每个所述熔丝均包括阴极端和阳极端，所述阴极端与所述编程晶体管连接，所述阳极端与所述控制晶体管电路连接。

3.根据权利要求2所述的电子熔丝结构电路，其特征在于，每个所述控制晶体管电路均包括一编程电压端，与所述熔丝的阳极端连接，以提供编程电压给所述编程单元。

4.根据权利要求3所述的电子熔丝结构电路，其特征在于，所述编程晶体管具有一饱和区域，所述控制晶体管电路提供的编程电压位于所述饱和区域内。

5.根据权利要求2所述的电子熔丝结构电路，其特征在于，每个所述控制器件单元还包括一非门逻辑电路，所述控制晶体管电路的电源输入端通过所述非门逻辑电路与驱动电源连接，所述驱动电源提供一驱动电压驱动所述电子熔丝结构电路正常运行。

6.根据权利要求1所述的电子熔丝结构电路，其特征在于，每个所述控制晶体管电路均为一或非门逻辑电路。

7.根据权利要求1所述的电子熔丝结构电路，其特征在于，所述控制晶体管电路中控制晶体管的沟道宽度大于10微米。