CN104810451A - GaN基发光二极管外延片制备方法及制备的外延片 - Google Patents

GaN基发光二极管外延片制备方法及制备的外延片 Download PDF

Info

Publication number
CN104810451A
CN104810451A CN201510209418.8A CN201510209418A CN104810451A CN 104810451 A CN104810451 A CN 104810451A CN 201510209418 A CN201510209418 A CN 201510209418A CN 104810451 A CN104810451 A CN 104810451A
Authority
CN
China
Prior art keywords
layer
stress regulation
control
growth
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510209418.8A
Other languages
English (en)
Other versions
CN104810451B (zh
Inventor
王群
郭炳磊
葛永晖
董彬忠
李鹏
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Corp
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201510209418.8A priority Critical patent/CN104810451B/zh
Publication of CN104810451A publication Critical patent/CN104810451A/zh
Application granted granted Critical
Publication of CN104810451B publication Critical patent/CN104810451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明公开了一种GaN基发光二极管外延片制备方法及制备的外延片，属于半导体发光二极管领域。该方法包括：在衬底上依次生长缓冲层、n型GaN层、应力调控层、多量子阱层、p型GaN层、以及p型欧姆接触层，该应力调控层为多周期结构，生长多周期结构的每个周期包括：以第一生长温度生长一层应力调控InGaN子层，在应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层的表面进行刻蚀处理，第二生长温度与第一生长温度不同。本发明通过对应力调控InGaN子层进行上述处理，能在应力调控InGaN子层与应力调控GaN子层之间形成一个平整的接触面，防止缺陷继续延伸。

Description

GaN基发光二极管外延片制备方法及制备的外延片
技术领域
本发明涉及半导体发光二极管领域，特别涉及一种GaN基发光二极管外延片制备方法及制备的外延片。
背景技术
半导体发光二极管(Light-Emitting Diodes，简称“LED”)具有诸多的优良特性而备受关注，如节能环保、可靠性高、使用寿命长等。近年来随着LED的广泛应用，增加LED的发光效率显得越来越重要。
常规的GaN基LED外延片的结构包括：衬底和由缓冲层、N型氮化镓层、多量子阱层、以及P型氮化镓层构成的外延层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
由于衬底同外延层间存在着晶格失配和热膨胀系数差异，因而会导致LED的多量子阱层中存在较大的应力，这些应力会引发压电极化效应，产生极化电场，进而引起多量子阱层能带结构的剧烈扭曲，降低了LED的内量子效率，进而降低LED的发光效率。
发明内容
本发明实施例提供了一种GaN基发光二极管外延片制备方法及制备的外延片，可以解决由衬底同外延层间存在着晶格失配和热膨胀系数差异，而导致多量子阱层中存在较大的应力，进而引发压电极化效应，降低了LED的发光效率的问题。所述技术方案如下：
一方面，提供了一种GaN基发光二极管外延片制备方法，所述方法包括：
在衬底上依次生长低温缓冲层、重结晶成核层、变速缓冲恢复层、u型GaN层、n型GaN层、应力调控层、多量子阱层、低温p型GaN层、电子阻挡层、高温p型GaN层、以及p型欧姆接触层，所述多量子阱层的In掺杂量高于所述应力调控层的In掺杂量，所述应力调控层为多周期结构，生长所述多个周期结构的每个周期包括：
以第一生长温度生长一层应力调控InGaN子层；
在所述应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对所述应力调控InGaN子层的表面进行刻蚀处理，所述第二生长温度与所述第一生长温度不同；
在所述刻蚀处理结束后，以所述第一生长温度在所述应力调控InGaN子层上生长一层应力调控GaN子层。
具体地，所述第二生长温度与所述第一生长温度之间差值不小于10℃。
进一步地，所述第二生长温度的取值范围为800～1100℃。
具体地，当对所述应力调控InGaN子层进行刻蚀处理时，在保障通入所述应力调控层的总气体流量不变的条件下，所述氢气的通入量的取值范围为2～25L。
进一步地，所述应力调控GaN子层与所述应力调控InGaN子层的生长厚度的比值范围为2～50。
另一方面，提供了一种GaN基发光二极管外延片，所述外延片包括：衬底和依次覆盖在所述衬底上的低温缓冲层、重结晶成核层、变速缓冲恢复层、u型GaN层、n型GaN层、多量子阱层、低温p型GaN层、电子阻挡层、高温p型GaN层、以及p型欧姆接触层，
所述外延片还包括：设于所述n型GaN层和所述多量子阱层之间的应力调控层，所述应力调控层为多周期结构，所述多周期结构的每个周期包括：以第一生长温度生长并在生长结束后进行刻蚀处理的应力调控InGaN子层和生长在所述应力调控InGaN子层上的应力调控GaN子层，所述刻蚀处理为在所述应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对所述应力调控InGaN子层的表面进行的刻蚀处理，所述第二生长温度与所述第一生长温度不同，所述应力调控层的In掺杂量低于所述多量子阱层的In掺杂量。
具体地，所述应力调控层包括5～10个周期结构。
具体地，所述应力调控InGaN子层的生长厚度的范围为0.5～8nm，所述应力调控GaN子层的生长厚度的范围为10～30nm。
进一步地，所述应力调控GaN子层与所述应力调控InGaN子层的生长厚度的比值范围为2～50。
进一步地，所述应力调控GaN子层为n型掺杂或者不掺杂。
本发明实施例提供的技术方案带来的有益效果是：
通过在n型GaN层上生长一层应力调控层，该应力调控层为多周期结构，生长每个周期结构包括：以第一生长温度生长一层应力调控InGaN子层；在应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层的表面进行刻蚀处理，第二生长温度与第一生长温度不同；在刻蚀处理结束后，以第一生长温度在应力调控InGaN子层上生长一层应力调控GaN子层。其中，通过对应力调控InGaN子层进行通入氢气的刻蚀处理，能够刻蚀掉应力调控InGaN子层表面多余的In组分含量，进而减缓应力调控InGaN子层表面的In聚集，使得应力调控InGaN子层与应力调控GaN子层之间具有一个平整的接触界面，而该平整的接触界面能有效减缓晶格缺陷的继续延伸，进而提高多量子阱层的生长质量，达到提高LED外延片质量的目的；同时，将反应腔的温度调节到第二生长温度，通过对应力调控InGaN子层进行变温处理，可以调节应力调控InGaN子层中In的分解速度，进而一方面可以调控应力调控InGaN子层表面的In组分，缓解应力调控InGaN子层表面的In聚集，另一方面可以通过调节应力调控InGaN子层表面的In组分含量，来调节应力调控层的In含量，使得应力调控层能更有效释放应力，进而减少多量子阱层中的由压电极化效应产生的极化电场，进而减缓多量子阱层能带结构的扭曲，提升LED的内量子效率，达到提升LED发光效率的目的。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种GaN基发光二极管外延片制备方法流程图；
图2是本发明实施例二提供的一种GaN基发光二极管外延片制备方法流程图；
图3是本发明实施例三提供的一种GaN基发光二极管外延片结构示意图；
图4是本发明实施例三提供的一种多量子阱层结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种GaN基发光二极管外延片制备方法，适用于制备发出蓝绿光的GaN基发光二极管外延片，参见图1，该方法包括：
步骤S11，在衬底上依次生长低温缓冲层、重结晶成核层、变速缓冲恢复层、u型GaN层、以及n型GaN层。
在本实施例中，采用蓝宝石衬底。
步骤S12，在n型GaN层上生长一层应力调控层。
具体地，该应力调控层为多周期结构，生长该多周期结构的每个周期包括：
以第一生长温度生长一层应力调控InGaN子层；
在应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层的表面进行刻蚀处理，第二生长温度与第一生长温度不同；
在刻蚀处理结束后，以第一生长温度在应力调控InGaN子层上生长一层应力调控GaN子层。
需要说明的是，在生长应力调控InGaN子层时，由于In的原子系数与Ga和N的原子系数差异过大，使得In在并入GaN中时，容易在应力调控InGaN子层表面形成高In组分的团簇(即In聚集)，导致In组分空间分布不均匀，使得应力调控InGaN子层的表面形成晶格缺陷(如表面坑等)，进而使得晶格缺陷继续向上生长，从而降低了应力调控层释放应力的效果。
在本实施例中，在应力调控InGaN子层生长结束后，向反应腔内通入氢气，改变了反应腔内的气氛，通入反应腔内的氢气可以起到刻蚀的效果，能刻蚀掉应力调控InGaN子层表面聚集的In，从而促使应力调控InGaN子层表面的晶格缺陷减少，变得更加平整，使得应力调控InGaN子层与应力调控GaN子层之间能有一个良好的接触界面，进而生长出质量更好的应力调控层。
此外，高温条件下，InGaN材料容易分解，而且In的分解熔点比Ga和N都低。在应力调控InGaN子层生长到适当厚度后，改变反应腔内的温度(即将反应腔的温度调节为第二生长温度)，可以影响到In并入GaN中。具体地，升高反应腔内的温度(即第二生长温度高于第一生长温度)，可以加大In的分解，进而减少In并入GaN中，使得应力调控InGaN子层表面的In减少，进而能缓解应力调控InGaN子层表面In聚集的情况；如果应力调控InGaN子层中In的并入量不足，可以降低反应腔内的温度，以增加In的并入。
步骤S13，在应力调控层上依次生长多量子阱层、低温p型GaN层、电子阻挡层、高温p型GaN层、以及p型欧姆接触层，该多量子阱层的In掺杂量高于该应力调控层的In掺杂量。
在本实施例中，在多量子阱层前加一层In掺杂量低于多量子阱层的应力调控层，且该应力调控层包括多个应力调控InGaN子层和应力调控GaN子层，可以有效释放由衬底和外延层之间的晶格失配和热膨胀系数差异而产生的应力，并且该应力调控层还可以充当载流子蓄水池，减缓载流子迁移至多量子阱层的速度，提高多量子阱层的发光效率。在实际应用中，多量子阱层的In掺杂量与应力调控层的In掺杂量的比例值的范围可以为2～4，这样可以使得应力调控层释放应力的效果更好。
本发明实施例通过在n型GaN层上生长一层应力调控层，该应力调控层为多周期结构，生长每个周期结构包括：以第一生长温度生长一层应力调控InGaN子层；在应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层的表面进行刻蚀处理，第二生长温度与第一生长温度不同；在刻蚀处理结束后，以第一生长温度在应力调控InGaN子层上生长一层应力调控GaN子层。其中，通过对应力调控InGaN子层进行通入氢气的刻蚀处理，能够刻蚀掉应力调控InGaN子层表面多余的In组分含量，进而减缓应力调控InGaN子层表面的In聚集，使得应力调控InGaN子层与应力调控GaN子层之间具有一个平整的接触界面，而该平整的接触界面能有效减缓晶格缺陷的继续延伸，进而提高多量子阱层的生长质量，达到提高LED外延片质量的目的；同时，将反应腔的温度调节到第二生长温度，通过对应力调控InGaN子层进行变温处理，可以调节应力调控InGaN子层中In的分解速度，进而一方面可以调控应力调控InGaN子层表面的In组分，缓解应力调控InGaN子层表面的In聚集，另一方面可以通过调节应力调控InGaN子层表面的In组分含量，来调节应力调控层的In含量，使得应力调控层能更有效释放应力，进而减少多量子阱层中的由压电极化效应产生的极化电场，进而减缓多量子阱层能带结构的扭曲，提升LED的内量子效率，达到提升LED发光效率的目的。
实施例二
本发明实施例提供了一种GaN基发光二极管外延片制备方法，适用于制备发出蓝绿光的GaN基发光二极管外延片，参见图2，该方法包括：
步骤S21，将衬底在氢气氛围里进行预处理。
具体地，将蓝宝石衬底在氢气气氛中退火1～10分钟，对衬底表面进行清洁处理，并将反应腔的温度升到1000～1200℃之间，对衬底进行预热处理。
步骤S22，在衬底上依次生长低温缓冲层、重结晶成核层、变速缓冲恢复层、u型GaN层、以及n型GaN层。
在本实施例中，采用蓝宝石衬底。
步骤S23，在n型GaN层上生长一层应力调控层。
具体地，该应力调控层为多周期结构，生长该多周期结构的每个周期包括：
以第一生长温度生长一层应力调控InGaN子层；
在应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层的表面进行刻蚀处理，第二生长温度与第一生长温度不同；
在刻蚀处理结束后，以第一生长温度在应力调控InGaN子层上生长一层应力调控GaN子层。
在本实施例中，应力调控InGaN子层可以为InxGa1-xN子层，其中，x的取值范围为0～0.2；应力调控GaN子层可以为n型掺杂(例如：Si掺杂)或者不掺杂。
需要说明的是，在生长应力调控InGaN子层时，由于In的原子系数与Ga和N的原子系数差异过大，使得In在并入GaN中时，容易在应力调控InGaN子层表面形成高In组分的团簇(即In聚集)，导致In组分空间分布不均匀，使得应力调控InGaN子层的表面形成晶格缺陷(如表面坑等)，进而使得晶格缺陷继续向上生长，从而降低了应力调控层释放应力的效果。
在本实施例中，在应力调控InGaN子层生长结束后，向反应腔内通入氢气，改变了反应腔内的气氛，通入反应腔内的氢气可以起到刻蚀的效果，能刻蚀掉应力调控InGaN子层表面聚集的In，从而促使应力调控InGaN子层表面的晶格缺陷减少，变得更加平整，使得应力调控InGaN子层与应力调控GaN子层之间能有一个良好的接触界面，进而生长出质量更好的应力调控层。
此外，高温条件下，InGaN材料容易分解，而且In的分解熔点比Ga和N都低。在应力调控InGaN子层生长到适当厚度后，改变反应腔内的温度(即将反应腔的温度调节为第二生长温度)，可以影响到In并入GaN中。具体地，升高反应腔内的温度(即第二生长温度高于第一生长温度)，可以加大In的分解，进而减少In并入GaN中，使得应力调控InGaN子层表面的In减少，进而能缓解应力调控InGaN子层表面In聚集的情况；如果应力调控InGaN子层中In的并入量不足，可以降低反应腔内的温度，以增加In的并入。
具体地，第二生长温度与第一生长温度之间差值不小于10℃。
进一步地，第二生长温度的取值范围可以为800～1100℃。
在本实施例中，在第二生长温度下，对应力调控InGaN子层的表面进行变温处理，该变温处理包括升温处理、降温处理、以及升降温双处理，其中，升降温双处理包括：先升高反应腔的温度，使得反应腔的温度高于应力调控InGaN子层的生长温度至少10℃，然后降低反应腔的温度，使得反应腔的温度低于应力调控InGaN子层的生长温度至少10℃；或者，先降低反应腔的温度，使得反应腔的温度低于应力调控InGaN子层的生长温度至少10℃，然后升高反应腔的温度，使得反应腔的温度高于应力调控InGaN子层的生长温度至少10℃。在变温处理时，改变反应腔内的温度，使得反应腔内的温度与应力调控InGaN子层的生长温度的差值需要不小于10℃。在实际应用中，具体选用哪种处理方式可以根据实际情况决定。
需要说明的是，上述变温处理和刻蚀处理是可以进行搭配的，例如：减少氢气的通入量搭配升温处理，或者，增加氢气的通入量搭配降温处理等。上述搭配方式可以根据实际需求来决定，优选的，在实际应用中，可以选择增加氢气的通入量搭配降温处理这种搭配方式(即在小于第一生长温度的第二生长温度条件下增加氢气的通入量)，这样可以在保障应力调控InGaN子层的表面的In组分含量调节在适度范围内，又可以使得氢气对应力调控InGaN子层的表面的刻蚀反应相对平缓，更有利于应力调控InGaN子层的表面生成平整的界面。
具体地，当对应力调控InGaN子层的表面进行刻蚀处理时，在保障通入应力调控层的总气体流量不变的条件下，氢气的通入量的取值范围为2～25L。
具体地，应力调控GaN子层与应力调控InGaN子层的生长厚度的比值范围可以为2～50。
在本实施例中，应力调控InGaN子层是为In掺杂，如果其生长厚度偏厚，则其生长质量会偏差，进而影响到多量子阱层的生长质量；如果其生长厚度偏薄，则不利于应力释放。而应力调控GaN子层覆盖在应力调控InGaN子层上，如果应力调控GaN子层太薄，则不能完全保护应力调控InGaN子层；如果应力调控GaN子层太厚，则会严重阻碍载流子的迁移，进而影响LED的发光效率。在生长应力调控GaN子层和应力调控InGaN子层时，选择适当的厚度搭配(本实施例中应力调控GaN子层与应力调控InGaN子层的生长厚度的比值范围可以为2～50)，可以更有利于应力调控层释放应力、减少后续生长的多量子阱层中的由压电极化效应产生的极化电场。
步骤S24，在应力调控层上依次生长多量子阱层、低温p型GaN层、电子阻挡层、高温p型GaN层、以及p型欧姆接触层，该多量子阱层的In掺杂量高于该应力调控层的In掺杂量。
在本实施例中，在多量子阱层前加一层In掺杂量低于多量子阱层的应力调控层，且该应力调控层包括多个应力调控InGaN子层和应力调控GaN子层，可以释放由衬底和外延层之间的晶格失配和热膨胀系数差异而产生的应力，并且该应力调控层还可以充当载流子蓄水池，减缓载流子迁移至多量子阱层的速度，提高多量子阱层的发光效率。在实际应用中，多量子阱层的In掺杂量与应力调控层的In掺杂量的比例值的范围可以为2～4。
在本实施例中，多量子阱层可以包括前量子阱层和发光量子阱层，前量子阱层为多周期结构，在本实施例中包括2～10个周期，每个周期包括第一InGaN子层和生长在第一InGaN子层上的第一GaN子层，其中，第一InGaN子层的厚度范围为1～3nm，第一GaN子层的厚度范围为5～30nm；发光量子阱层也为多周期结构，在本实施例中包括5～12个周期，每个周期包括第二InGaN子层和生长在第二InGaN子层上的第二GaN子层，其中，第二InGaN子层的厚度优选为3nm，第二GaN子层的厚度范围为9～20nm。
在本实施例中，低温p型GaN层可以为Mg掺杂，其中，Mg的掺杂浓度范围为1×1018～1×1020cm-3。电子阻挡层可以为AlyGa1-yN，其中，y的取值范围为0.1～0.5。高温p型GaN层可以为Mg掺杂，其中，Mg的掺杂浓度范围为1×1018～1×1020cm-3。
在本实施例中，步骤S21～S24可以通过以下方式具体实现：
将蓝宝石衬底在氢气气氛中退火1～10分钟，对衬底表面进行清洁处理，并将反应腔的温度升到1000～1200℃之间，对衬底进行预热处理。
将反应腔的温度降到400～600℃之间，在生长压力为100～400Torr之间的条件下，生长15～35nm厚的低温缓冲层。
在低温缓冲层生长结束之后，将反应腔的温度升至1000～1100℃之间，在生长压力为100～500Torr之间的条件下，生长100～600nm厚的重结晶成核层。
在重结晶成核层生长结束之后，将反应腔的温度调节至950～1100℃之间，在生长压力为100～500Torr之间的条件下，生长300～1300nm厚的变速缓冲恢复层。
在变速缓冲恢复层生长结束之后，将反应腔的温度调节至950～1200℃之间，在生长压力为100～500Torr之间的条件下，生长0.8～1.2um厚的u型GaN层。
在u型GaN层生长结束之后，保持反应腔的温度在950℃-1200℃之间，在生长压力为100～500Torr之间的条件下，生长1～3um厚的n型GaN层，其中，该n型GaN层的Si掺杂浓度在1018cm-3～1019cm-3之间。
在n型GaN层长结束之后，生长一层应力调控层，该应力调控层为多周期结构，包括5～10个周期，其中，生长该多周期结构的每个周期包括：调整第一生长温度为850～950℃之间，生长压力为100～500Torr之间，打开Ga源、In源以及N源，在纯N2气氛环境中，生长0.5～5nm厚的应力调控InGaN子层；在应力调控InGaN子层生长结束后，关闭Ga源和In源，调节反应腔内的温度，使得反应腔内的温度与应力调控InGaN子层的生长温度的差值不小于10℃，在第二生长温度为800～1100℃下，同时，在保障整个应力调控层的气体流量不变的条件下，向反应腔内通入2～25L的H2，对应力调控InGaN子层的表面进行刻蚀处理；在对应力调控InGaN子层表面进行刻蚀处理完成后，调整生长温度为850～950℃之间，生长压力为100～500Torr之间，打开Ga源，在纯N2气氛环境中，生长10nm～30nm厚的应力调控GaN子层(其中，如果应力调控GaN子层为Si掺杂，则可以在生长应力调控GaN子层时，通过SiH4)。
在应力调控层生长结束之后，调节反应腔的温度至750～900℃，在生长压力为100～500Torr之间的条件下，生长一层多量子阱层，该多量子阱层包括前量子阱层和发光量子阱层。前量子阱层为多周期结构，包括2～10个周期，每个周期包括第一InGaN子层和生长在第一InGaN子层上的第一GaN子层，在生长前量子阱层中的一个周期结构时，先生长1～3nm厚的第一InGaN子层，然后在第一InGaN子层上生长5～30nm厚的第一GaN子层；发光量子阱层也为多周期结构，包括5～12个周期，每个周期包括第二InGaN子层和生长在第二InGaN子层上的第二GaN子层，在生长发光量子阱层中的一个周期结构时，先生长3nm厚的第二InGaN子层，然后在第二InGaN子层上生长9～20nm厚的第二GaN子层。
在多量子阱层生长结束之后，将反应腔的温度调节至600～850℃之间，在生长压力为100～500Torr之间的条件下，生长10～100nm厚的低温p型GaN层。
在低温p型GaN层生长结束之后，将反应腔的温度调节至850～1080℃之间，在生长压力为100～500Torr之间的条件下，生长50～200nm厚的电子阻挡层。
在电子阻挡层生长结束之后，将反应腔的温度调节至800～1000℃之间，在生长压力为100～500Torr之间的条件下，生长50～500nm厚的高温p型GaN层。
在高温p型GaN层结束之后，将反应腔的温度调节至850～1050℃之间，在生长压力为100～300Torr之间的条件下，生长10～100nm厚的p型欧姆接触层。
本发明实施例通过在n型GaN层上生长一层应力调控层，该应力调控层为多周期结构，生长每个周期结构包括：以第一生长温度生长一层应力调控InGaN子层；在应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层的表面进行刻蚀处理，第二生长温度与第一生长温度不同；在刻蚀处理结束后，以第一生长温度在应力调控InGaN子层上生长一层应力调控GaN子层。其中，通过对应力调控InGaN子层进行通入氢气的刻蚀处理，能够刻蚀掉应力调控InGaN子层表面多余的In组分含量，进而减缓应力调控InGaN子层表面的In聚集，使得应力调控InGaN子层与应力调控GaN子层之间具有一个平整的接触界面，而该平整的接触界面能有效减缓晶格缺陷的继续延伸，进而提高多量子阱层的生长质量，达到提高LED外延片质量的目的；同时，将反应腔的温度调节到第二生长温度，通过对应力调控InGaN子层进行变温处理，可以调节应力调控InGaN子层中In的分解速度，进而一方面可以调控应力调控InGaN子层表面的In组分，缓解应力调控InGaN子层表面的In聚集，另一方面可以通过调节应力调控InGaN子层表面的In组分含量，来调节应力调控层的In含量，使得应力调控层能更有效释放应力，进而减少多量子阱层中的由压电极化效应产生的极化电场，进而减缓多量子阱层能带结构的扭曲，提升LED的内量子效率，达到提升LED发光效率的目的。
实施例三
本发明实施例提供了一种GaN基发光二极管外延片，可以采用实施例一或实施例二所述的方法制备，参见图3，该外延片包括：衬底10和依次覆盖在衬底10上的低温缓冲层20、重结晶成核层30、变速缓冲恢复层40、u型GaN层50、n型GaN层60、多量子阱层80、低温p型GaN层90、电子阻挡层100、高温p型GaN层110、以及p型欧姆接触层120。
该外延片还包括：设于n型GaN层60和多量子阱层80之间的应力调控层70，该应力调控层70为多周期结构，该多周期结构的每个周期包括：以第一生长温度生长并在生长结束后进行刻蚀处理的应力调控InGaN子层71和生长在应力调控InGaN子层71上的应力调控GaN子层72，该刻蚀处理为在应力调控InGaN子层71生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层71的表面进行的刻蚀处理，第二生长温度与第一生长温度不同，应力调控层70的In掺杂量低于多量子阱层80的In掺杂量。
在本实施例中，在多量子阱层80前加一层In掺杂量低于多量子阱层80的应力调控层70，且该应力调控层70包括多个应力调控InGaN子层71和应力调控GaN子层72，可以释放由衬底和外延层之间的晶格失配和热膨胀系数差异而产生的应力，并且该应力调控层70还可以充当载流子蓄水池，减缓载流子迁移至多量子阱层80的速度，提高多量子阱层80的发光效率。在实际应用中，多量子阱层80的In掺杂量与应力调控层70的In掺杂量的比例值的范围可以为2～4。
需要说明的是，应力调控层70的制备过程实施例一中已描述，这里不再赘述。
具体地，应力调控层70包括5～10个周期结构。
具体地，应力调控InGaN子层71的生长厚度的范围可以为0.5～8nm(优选为0.5～2.5nm)，应力调控GaN子层72的生长厚度的范围可以为10～30nm(优选为10～15nm)。
进一步地，应力调控GaN子层72与应力调控InGaN子层71的生长厚度的比值范围可以为2～50(优选为2～30)。
在本实施例中，应力调控InGaN子层71是为In掺杂，如果其生长厚度偏厚，则其生长质量会偏差，进而影响到多量子阱层80的生长质量；如果其生长厚度偏薄，则不利于应力释放。而应力调控GaN子层72覆盖在应力调控InGaN子层71上，如果应力调控GaN子层72太薄，则不能完全保护应力调控InGaN子层71；如果应力调控GaN子层72太厚，则会严重阻碍载流子的迁移，进而影响LED的发光效率。在生长应力调控GaN子层72和应力调控InGaN子层71时，选择适当的厚度搭配(本实施例中应力调控GaN子层72与应力调控InGaN子层71的生长厚度的比值范围可以为2～50)，可以更有利于应力调控层70释放应力、减少后续生长的多量子阱层80中的压电极化效应。
进一步地，应力调控GaN子层72可以为n型掺杂(例如：Si掺杂)或者不掺杂。
在本实施例中，应力调控InGaN子层71可以为InxGa1-xN子层，其中，x的取值范围为0～0.2；
在本实施例中，低温缓冲层20的生长厚度可以为15～35nm；重结晶成核层30的生长厚度可以为100～600nm；变速缓冲恢复层40的生长厚度可以为300～1300nm；u型GaN层50的生长厚度可以为0.8～1.2um；n型GaN层60的生长厚度可以为1～3um。应力调控层70的生长厚度可以为30～250nm。
在本实施例中，参见图4，多量子阱层80可以包括前量子阱层81和发光量子阱层82，前量子阱层81为多周期结构，在本实施例中包括2～10个周期，每个周期包括第一InGaN子层811和生长在第一InGaN子层811上的第一GaN子层812，其中，第一InGaN子层811的厚度范围为1～3nm，第一GaN子层812的厚度范围为5～30nm；发光量子阱层82也为多周期结构，在本实施例中包括5～12个周期，每个周期包括第二InGaN子层821和生长在第二InGaN子层821上的第二GaN子层822，其中，第二InGaN子层821的厚度优选为3nm，第二GaN子层822的厚度范围为9～20nm。
在本实施例中，低温p型GaN层90的生长厚度可以为10～100nm；电子阻挡层100的生长厚度可以为50～200nm；高温p型GaN层110的生长厚度可以为50～500nm；p型欧姆接触层120的生长厚度可以为10～100nm。
在本实施例中，低温p型GaN层90可以为Mg掺杂，其中，Mg的掺杂浓度范围为1×1018～1×1020cm-3。电子阻挡层100可以为AlyGa1-yN层，其中，y的取值范围为0.1～0.5。高温p型GaN层110可以为Mg掺杂，其中，Mg的掺杂浓度范围为1×1018～1×1020cm-3。
本发明实施例通过在n型GaN层上生长一层应力调控层，该应力调控层为多周期结构，生长每个周期结构包括：以第一生长温度生长一层应力调控InGaN子层；在应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对应力调控InGaN子层的表面进行刻蚀处理，第二生长温度与第一生长温度不同；在刻蚀处理结束后，以第一生长温度在应力调控InGaN子层上生长一层应力调控GaN子层。其中，通过对应力调控InGaN子层进行通入氢气的刻蚀处理，能够刻蚀掉应力调控InGaN子层表面多余的In组分含量，进而减缓应力调控InGaN子层表面的In聚集，使得应力调控InGaN子层与应力调控GaN子层之间具有一个平整的接触界面，而该平整的接触界面能有效减缓晶格缺陷的继续延伸，进而提高多量子阱层的生长质量，达到提高LED外延片质量的目的；同时，将反应腔的温度调节到第二生长温度，通过对应力调控InGaN子层进行变温处理，可以调节应力调控InGaN子层中In的分解速度，进而一方面可以调控应力调控InGaN子层表面的In组分，缓解应力调控InGaN子层表面的In聚集，另一方面可以通过调节应力调控InGaN子层表面的In组分含量，来调节应力调控层的In含量，使得应力调控层能更有效释放应力，进而减少多量子阱层中的由压电极化效应产生的极化电场，进而减缓多量子阱层能带结构的扭曲，提升LED的内量子效率，达到提升LED发光效率的目的。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基发光二极管外延片制备方法，其特征在于，所述方法包括：在衬底上依次生长低温缓冲层、重结晶成核层、变速缓冲恢复层、u型GaN层、n型GaN层、应力调控层、多量子阱层、低温p型GaN层、电子阻挡层、高温p型GaN层、以及p型欧姆接触层，所述多量子阱层的In掺杂量高于所述应力调控层的In掺杂量，所述应力调控层为多周期结构，生长所述多周期结构的每个周期包括：
以第一生长温度生长一层应力调控InGaN子层；
在所述应力调控InGaN子层生长结束后，在第二生长温度下向反应腔内通入氢气，对所述应力调控InGaN子层的表面进行刻蚀处理，所述第二生长温度与所述第一生长温度不同；
在所述刻蚀处理结束后，以所述第一生长温度在所述应力调控InGaN子层上生长一层应力调控GaN子层。
2.根据权利要求1所述的方法，其特征在于，所述第二生长温度与所述第一生长温度之间差值不小于10℃。
3.根据权利要求2所述的方法，其特征在于，所述第二生长温度的取值范围为800～1100℃。
4.根据权利要求1所述的方法，其特征在于，当对所述应力调控InGaN子层的表面进行刻蚀处理时，在保障通入所述应力调控层的总气体流量不变的条件下，所述氢气的通入量的取值范围为2～25L。
5.根据权利要求1-4任一项所述的方法，其特征在于，每个周期中所述应力调控GaN子层与所述应力调控InGaN子层的生长厚度的比值范围为2～50。
6.一种GaN基发光二极管外延片，所述外延片包括：衬底(10)和依次覆盖在所述衬底(10)上的低温缓冲层(20)、重结晶成核层(30)、变速缓冲恢复层(40)、u型GaN层(50)、n型GaN层(60)、多量子阱层(80)、低温p型GaN层(90)、电子阻挡层(100)、高温p型GaN层(110)、以及p型欧姆接触层(120)，
其特征在于，所述外延片还包括：设于所述n型GaN层(60)和所述多量子阱层(80)之间的应力调控层(70)，所述应力调控层(70)为多周期结构，所述多周期结构的每个周期包括：以第一生长温度生长并在生长结束后进行刻蚀处理的应力调控InGaN子层(71)和生长在所述应力调控InGaN子层(71)上的应力调控GaN子层(72)，所述刻蚀处理为在所述应力调控InGaN子层(71)生长结束后，在第二生长温度下向反应腔内通入氢气，对所述应力调控InGaN子层(71)的表面进行的刻蚀处理，所述第二生长温度与所述第一生长温度不同，所述应力调控层(70)的In掺杂量低于所述多量子阱层(80)的In掺杂量。
7.根据权利要求6所述的外延片，其特征在于，所述应力调控层(70)包括5～10个周期结构。
8.根据权利要求6所述的外延片，其特征在于，所述应力调控InGaN子层(71)的生长厚度的范围为0.5～8nm，所述应力调控GaN子层(72)的生长厚度的范围为10～30nm。
9.根据权利要求8所述的外延片，其特征在于，所述应力调控GaN子层(72)与所述应力调控InGaN子层(71)的生长厚度的比值范围为2～50。
10.根据权利要求6-9任一项所述的外延片，其特征在于，所述应力调控GaN子层(72)为n型掺杂或者不掺杂。
CN201510209418.8A 2015-04-29 2015-04-29 一种GaN基发光二极管外延片及其制备方法 Active CN104810451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510209418.8A CN104810451B (zh) 2015-04-29 2015-04-29 一种GaN基发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510209418.8A CN104810451B (zh) 2015-04-29 2015-04-29 一种GaN基发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN104810451A true CN104810451A (zh) 2015-07-29
CN104810451B CN104810451B (zh) 2017-11-24

Family

ID=53695122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510209418.8A Active CN104810451B (zh) 2015-04-29 2015-04-29 一种GaN基发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN104810451B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161582A (zh) * 2015-09-21 2015-12-16 东莞市中镓半导体科技有限公司 一种采用mocvd技术制备深紫外led的方法
CN105742434A (zh) * 2016-05-16 2016-07-06 安徽三安光电有限公司 一种氮化物发光二极管及其制备方法
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN106876545A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延方法
CN106876540A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延生长方法
CN106920866A (zh) * 2017-02-20 2017-07-04 扬州中科半导体照明有限公司 一种调控紫外发光二极管外延片波长的处延方法
CN109326697A (zh) * 2018-09-27 2019-02-12 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109346573A (zh) * 2018-09-21 2019-02-15 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN109360872A (zh) * 2018-08-22 2019-02-19 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN109390438A (zh) * 2018-09-03 2019-02-26 淮安澳洋顺昌光电技术有限公司 一种新型外延层接长方法
CN110556454A (zh) * 2018-06-01 2019-12-10 上海新微技术研发中心有限公司 在硅基衬底上生长的氮化物外延结构及其生长方法
CN110739374A (zh) * 2019-10-25 2020-01-31 圆融光电科技股份有限公司 一种发光二极管的生长方法和发光二极管
CN112095117A (zh) * 2020-08-24 2020-12-18 西安工程大学 一种新型InGaN基光阳极的制备方法
CN114944443A (zh) * 2022-07-26 2022-08-26 江西兆驰半导体有限公司 一种欧姆接触层、发光二极管外延片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050148194A1 (en) * 2003-12-29 2005-07-07 Wen-How Lan Structure and manufacturing method for nitride-based light-emitting diodes
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
CN102637787A (zh) * 2012-04-25 2012-08-15 中国科学院半导体研究所 一种无间断生长高质量InGaN/GaN多量子阱的方法
CN102738333A (zh) * 2012-04-16 2012-10-17 江苏汉莱科技有限公司 一种绿光发光二极管及其制备方法
CN104037290A (zh) * 2014-05-23 2014-09-10 南昌大学 一种AlyInxGa1-x-yN薄膜的外延结构及生长方法
CN104051586A (zh) * 2013-03-11 2014-09-17 江门市奥伦德光电有限公司 一种GaN基发光二极管外延结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050148194A1 (en) * 2003-12-29 2005-07-07 Wen-How Lan Structure and manufacturing method for nitride-based light-emitting diodes
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
CN102738333A (zh) * 2012-04-16 2012-10-17 江苏汉莱科技有限公司 一种绿光发光二极管及其制备方法
CN102637787A (zh) * 2012-04-25 2012-08-15 中国科学院半导体研究所 一种无间断生长高质量InGaN/GaN多量子阱的方法
CN104051586A (zh) * 2013-03-11 2014-09-17 江门市奥伦德光电有限公司 一种GaN基发光二极管外延结构及其制备方法
CN104037290A (zh) * 2014-05-23 2014-09-10 南昌大学 一种AlyInxGa1-x-yN薄膜的外延结构及生长方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161582B (zh) * 2015-09-21 2018-03-27 东莞市中镓半导体科技有限公司 一种采用mocvd技术制备深紫外led的方法
CN105161582A (zh) * 2015-09-21 2015-12-16 东莞市中镓半导体科技有限公司 一种采用mocvd技术制备深紫外led的方法
CN105742434A (zh) * 2016-05-16 2016-07-06 安徽三安光电有限公司 一种氮化物发光二极管及其制备方法
CN105742434B (zh) * 2016-05-16 2018-05-11 安徽三安光电有限公司 一种氮化物发光二极管及其制备方法
CN106057988A (zh) * 2016-06-22 2016-10-26 华灿光电(苏州）有限公司 一种GaN基发光二极管的外延片的制备方法
CN106920866A (zh) * 2017-02-20 2017-07-04 扬州中科半导体照明有限公司 一种调控紫外发光二极管外延片波长的处延方法
CN106920866B (zh) * 2017-02-20 2019-01-15 扬州中科半导体照明有限公司 一种调控紫外发光二极管外延片波长的外延方法
CN106876545B (zh) * 2017-03-10 2019-02-22 太原理工大学 一种提高GaN基LED内量子效率的外延方法
CN106876545A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延方法
CN106876540A (zh) * 2017-03-10 2017-06-20 太原理工大学 一种提高GaN基LED内量子效率的外延生长方法
CN106876540B (zh) * 2017-03-10 2019-01-25 太原理工大学 一种提高GaN基LED内量子效率的外延生长方法
CN110556454A (zh) * 2018-06-01 2019-12-10 上海新微技术研发中心有限公司 在硅基衬底上生长的氮化物外延结构及其生长方法
CN110556454B (zh) * 2018-06-01 2021-08-03 上海新微技术研发中心有限公司 在硅基衬底上生长的氮化物外延结构及其生长方法
CN109360872A (zh) * 2018-08-22 2019-02-19 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN109360872B (zh) * 2018-08-22 2020-05-19 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN109390438A (zh) * 2018-09-03 2019-02-26 淮安澳洋顺昌光电技术有限公司 一种新型外延层接长方法
CN109346573A (zh) * 2018-09-21 2019-02-15 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其制备方法
CN109326697A (zh) * 2018-09-27 2019-02-12 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN110739374A (zh) * 2019-10-25 2020-01-31 圆融光电科技股份有限公司 一种发光二极管的生长方法和发光二极管
CN110739374B (zh) * 2019-10-25 2021-01-26 圆融光电科技股份有限公司 一种发光二极管中电子阻挡层的生长方法和发光二极管
CN112095117A (zh) * 2020-08-24 2020-12-18 西安工程大学 一种新型InGaN基光阳极的制备方法
CN114944443A (zh) * 2022-07-26 2022-08-26 江西兆驰半导体有限公司 一种欧姆接触层、发光二极管外延片及其制备方法
CN114944443B (zh) * 2022-07-26 2022-10-21 江西兆驰半导体有限公司 一种欧姆接触层、发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN104810451B (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
CN104810451A (zh) GaN基发光二极管外延片制备方法及制备的外延片
US8816322B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
CN105428482B (zh) 一种led外延结构及制作方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN104037287A (zh) 生长在Si衬底上的LED外延片及其制备方法
CN102368519A (zh) 一种提高半导体二极管多量子阱发光效率的方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN104051586A (zh) 一种GaN基发光二极管外延结构及其制备方法
CN106816499B (zh) 一种发光二极管外延片的制备方法
CN103824908B (zh) 一种提高GaN基LED静电耐受能力的外延生长方法
CN103811601A (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN104576853B (zh) 一种改善GaN基LED芯片电流扩展的外延方法
CN109326692B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN114883462A (zh) 发光二极管外延片及其制备方法
CN103441197B (zh) 一种GaN基发光二极管外延片及其制作方法
CN106229397B (zh) 一种发光二极管外延片的生长方法
CN109473516B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN105870278B (zh) 一种氮化镓基发光二极管及其制备方法
CN105576090B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN116978992A (zh) 发光二极管及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant