CN104796156A - Ldpc解码器和ldpc解码方法 - Google Patents
Ldpc解码器和ldpc解码方法 Download PDFInfo
- Publication number
- CN104796156A CN104796156A CN201410024648.2A CN201410024648A CN104796156A CN 104796156 A CN104796156 A CN 104796156A CN 201410024648 A CN201410024648 A CN 201410024648A CN 104796156 A CN104796156 A CN 104796156A
- Authority
- CN
- China
- Prior art keywords
- node
- variable
- module
- message
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明提供一种LDPC解码器和LDPC解码方法。所述LDPC解码器包括:变量更新节点模块,包括M个变量更新节点计算单元,用于对输入的消息执行变量节点更新计算,从而获得变量节点更新后信息;校验更新节点模块,包括N个校验更新节点计算单元,用于对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息;全局互连模块,用于将所述M个变量更新节点计算单元的每个和所述N个校验更新节点计算单元的每个互相连接;控制单元,用于执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个,从而能够并行解码两个不同码字。
Description
技术领域
本申请涉及LDPC解码器和LDPC解码方法。
背景技术
LDPC(Low Density Parity Check,低密度奇偶校验码)码首先由美国麻省理工学院的Gallager教授在1962年提出,但此后未能引起人们的广泛关注,直到上个世纪九十年代才由MacKay等人重新发现并推广了LDPC码。近年来,由于BP(Belief Propagation)译码算法在LDPC码译码中的应用,以及超大规模集成电路和可编程逻辑器件工艺的不断进步和完善,LDPC码不仅具有接近香农极限的优异性能,还具有译码复杂度低、译码吞吐率高的优点,十分便于硬件实现,这使其逐渐成为研究和应用领域的热点。
LDPC有三种解码方式,分别是串行解码、部分并行解码和全并行解码。其中串行解码结构简单,但速度慢,吞吐量小;全并行解码器速度最快,吞吐量最高,但是消耗资源多;部分并行解码器是串行解码器和全并行解码器的折中。现阶段,部分并行解码器是领域研究的热点。但是,一些对LDPC解码吞吐量要求较高的通信标准(例如802.11ad),其LDPC解码吞吐量要求达到1.7Gbps,即使采用全并行解码器也只能满足部分标准要求。
为此,期望提供一种新颖的和改进的LDPC解码器和LDPC解码方法,其能够有效地利用解码器中的资源,提高译码器的解码吞吐量。
发明内容
根据本发明一个实施例,提供了一种LDPC解码器,包括:
变量更新节点模块,包括M个变量更新节点计算单元,用于对输入的消息执行变量节点更新计算,从而获得变量节点更新后信息;
校验更新节点模块,包括N个校验更新节点计算单元,用于对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息;
全局互连模块,用于将所述M个变量更新节点计算单元的每个和所述N个校验更新节点计算单元的每个互相连接;
控制单元,用于执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个,
其中,在所述变量更新节点模块完成第k个消息的更新及传递后,在所述校验更新节点模块对所述第k个消息执行校验节点更新计算的同时,所述变量更新节点模块接收第k+1个消息以执行变量节点更新计算。
优选地,所述第k个消息和所述第k+1个消息来自待解码的不同的两个码字。
优选地,所述解码器还包括:
检验模块,用于从所述变量更新节点模块接收变量节点更新后信息,并且根据接收的变量节点更新后信息判断解码的码字是否正确。
优选地,所述检验模块在判断解码的码字正确时输出解码后的码字,以及
所述检验模块在判断解码的码字不正确时判断所述变量节点更新后信息是否已经迭代处理预定次数,并且当已经迭代处理预定次数时确定解码失败。
优选地,所述控制单元还比较所述变量更新节点模块执行变量节点更新处理所述的第一时间以及所述检验更新节点模块执行检验节点更新处理所需的第二时间,并且根据第一时间和第二时间中较大的一个的定时执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个。
根据本发明另一实施例,提供了一种LDPC解码方法,应用于LDPC解码器,所述LDPC解码器包括变量更新节点模块和校验更新节点模块,所述方法包括:
通过变量更新节点模块对输入的消息执行变量节点更新计算,从而获得变量节点更新后信息;
通过校验更新节点模块对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息;
使得获得的变量节点更新后信息传递给所述变量更新节点模块,以及使得获得的校验节点更新后消息传递给所述校验更新节点模块,
其中,在所述变量更新节点模块完成第k个消息的更新及传递后,在所述校验更新节点模块对所述第k个消息执行校验节点更新计算的同时,所述变量更新节点模块接收第k+1个消息以执行变量节点更新计算。
优选地,所述第k个消息和所述第k+1个消息来自待解码的不同的两个码字。
优选地,所述方法还包括:
从所述变量更新节点模块接收变量节点更新后信息,并且根据接收的变量节点更新后信息判断解码的码字是否正确。
优选地,在判断解码的码字正确时输出解码后的码字,以及
在判断解码的码字不正确时,判断所述变量节点更新后信息是否已经迭代处理预定次数,并且当已经迭代处理预定次数时确定解码失败。
优选地,所述方法还包括:
比较所述变量更新节点模块执行变量节点更新处理所述的第一时间以及所述检验更新节点模块执行检验节点更新处理所需的第二时间,以及
根据第一时间和第二时间中较大的一个的定时执行控制,使得获得的变量节点更新后信息传递给所述检验更新节点模块,以及使得获得的校验节点更新后消息传递给所述变量更新节点模块。
因此,根据本发明实施例的LDPC解码器和LDPC解码方法,其能够有效地利用解码器中的资源,提高译码器的解码吞吐量。
附图说明
图1是描述现有技术的LDPC解码器的硬件配置框图;
图2是描述现有技术的LDPC解码方法的流程图;
图3是描述根据本发明实施例的解码器的功能配置框图;
图4是描述根据本发明实施例的解码方法的解码调度方式;以及
图5是描述根据本发明实施例的解码方法的流程图。
具体实施方式
下面,将参考附图详细描述根据本发明实施例的LDPC解码器和LDPC解码方法。
在描述根据本发明实施例的LDPC解码器和LDPC解码方法之前,首先简要描述现有技术中的LDPC解码器和LDPC解码方法。
图1是描述现有技术的LDPC解码器的硬件配置框图。如图1所示,典型的LDPC解码器主要包括三个部分:1)变量更新节点(variable node update,VNU)模块;2)校验更新节点(check node update,CNU)模块;和3)互连(GlobalInterconnections)模块。
需要注意的是,虽然图中只示出VNU模块包括12个VNU单元,但是取决于实际需要,VNU模块可以包括更多或更少的VNU单元。同样地,虽然图中只示出CNU模块包括6个CNU单元,但是取决于实际需要,CNU模块可以包括更多或更少的CNU单元。
互连模块通过内部的接线将VNU模块中的12个VNU单元的每个与CNU模块中的6个CNU单元互相连接,从而每个VNU单元可以使用来自CNU单元的消息,并且每个CNU单元可以使用来自VNU单元的消息。
在图1所示的LDPC解码的配置下,现有的LDPC解码方法的工作流程如图2所示。
图2是描述现有技术的LDPC解码方法的流程图。在图2所示的LDPC解码方法中,包括以下步骤:
步骤S101:LDPC解码器接收要解码的第一码字并将其传递给VNU模块;
步骤S102:VNU模块对该第一码字的消息执行变量更新节点计算,获得变量更新后的消息,然后将变量更新后的消息传递给CNU模块;
步骤S103:CNU模块接收从VNU模块传递的更新后的消息,对接收的消息执行校验节点更新计算,获得校验更新后的消息,然后将校验更新后的消息传递给VNU模块;
步骤S104:在预定次数的迭代之后判断更新后的码字是否正确?
步骤S105:当解码正确时,输出正确解码的码字。
步骤S106:当解码不正确时,判断是否超过最大迭代次数?
步骤S107:当超过最大迭代次数时,确定解码失败。
由此可见,在现有技术的LDPC解码方法中,因为解码采用一个消息传递方式执行,所以在同一时刻,VNU模块或CNU模块只有一个处于更新操作中,而另一个模块处于空闲状态,这样的解码方法导致系统资源利用率低。
考虑现有技术中的这些问题,做出了本发明。
图3是描述根据本发明实施例的解码器的功能配置框图。图3是描述根据本发明实施例的解码器的功能配置框图。
如图3所示,根据本发明实施例的LDPC解码器300包括:
变量更新节点模块301,包括M个变量更新节点计算单元,用于对输入的消息执行变量节点更新计算,从而获得变量节点更新后信息;
校验更新节点模块302,包括N个校验更新节点计算单元,用于对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息;
全局互连模块303,用于将所述M个变量更新节点计算单元的每个和所述N个校验更新节点计算单元的每个互相连接;
控制单元304,用于执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个,
其中,在所述变量更新节点模块301完成第k个消息的更新及传递后,在所述校验更新节点模块302对所述第k个消息执行校验节点更新计算的同时,所述变量更新节点模块301接收第k+1个消息以执行变量节点更新计算。
具体来说,变量更新节点模块301、校验更新节点模块302和全局互连模块303的硬件配置与现有技术的LDPC解码器的硬件配置基本相同。变量更新节点模块301可以包括M个变量更新节点单元,M为正整数。校验更新节点模块302可以包括N个校验更新节点单元,N为正整数。
与现有技术的LDPC解码器不同的是,本申请的LDPC解码器增加了控制单元304。该控制单元304用于执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个。也就是说,该控制单元304控制消息在变量更新节点模块301和校验更新节点模块302之间的传递。
此外,该控制单元301还能够执行控制,使得在所述变量更新节点模块301完成第k个消息的更新及传递后,在所述校验更新节点模块302对所述第k个消息执行校验节点更新计算的同时,所述变量更新节点模块301接收第k+1个消息以执行变量节点更新计算。所述第k个消息和所述第k+1个消息来自待解码的不同的两个码字。
下面将参考图4的解码调度方式来具体描述本发明实施例的LDPC解码器的操作方式。
与现有技术的解码器不同,根据本发明实施例的LDPC解码器300解码器同时接收2个待解码的码字。
如图4所示,首先接收待解码的第一个码字,然后将第一个码字输入VNU模块执行VNU更新计算。
在VNU模块完成更新计算之后,将更新后的消息传递给CNU模块。
在CNU模块对该更新后的消息执行CNU计算的同时,将待解码的第二个码字输入解码器,并由VNU模块执行VNU更新计算。
此时,VNU处于第二个码字的变量节点更新阶段,而CUN处于第一个码字的校验节点更新阶段。然后,通过控制模块304的控制,使得第二个码字的消息被传递给CNU,第一个码字的消息被传递给VNU。由此实现第一码字和第二码字在LDPC解码器中的并行解码,从而使得解码器的解码吞吐量提升1倍。
在消息的传递过程中,所述控制单元304还比较所述变量更新节点模块301执行变量节点更新处理所述的第一时间以及所述检验更新节点模块302执行检验节点更新处理所需的第二时间。例如,所述变量更新节点模块301执行一次变量节点更新处理需要0.5毫秒,所述检验更新节点模块302执行检验节点更新处理需要0.6毫秒。此时,所述控制单元304需要根据第一时间和第二时间中较大的一个的定时执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个。也就是说,所述控制单元304需要根据第一时间和第二时间中较大的一个的定时执行控制,以确保所述变量更新节点模块301和所述检验更新节点模块302都能够完成自身的更新处理计算后,再次执行下一次的更新计算操作。
此外,所述解码器还包括检验模块305,用于从所述变量更新节点模块接收变量节点更新后信息,并且根据接收的变量节点更新后信息判断解码的码字是否正确。例如,所述校验模块305在码字的消息在VNU模块和CNU模块之间进行了预定次数的迭代之后,从所述变量更新节点模块接收变量节点更新后信息,并且根据接收的变量节点更新后信息判断解码的码字是否正确。
然后,所述检验模块305在判断解码的码字正确时输出解码后的码字。
所述检验模块305在判断解码的码字不正确时,判断所述变量节点更新后信息是否已经迭代处理预定次数,并且当已经迭代处理预定次数时确定解码失败。
由此,根据本发明实施例的LDPC解码器,在不需要对现有解码器的硬件配置进行大的改变的情况下,通过有效地利用解码器中的资源,提高译码器的解码吞吐量。
下面将参考图5描述根据本发明实施例的解码方法。图5是描述根据本发明实施例的解码方法的流程图。
根据本发明实施例的解码方法400应用于上述LDPC解码器300中,所述方法400包括:
步骤S401:通过变量更新节点模块301对输入的消息执行变量节点更新计算,从而获得变量节点更新后信息;
步骤S402:通过校验更新节点模块302对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息;
步骤S403:使得获得的变量节点更新后信息传递给所述变量更新节点模块301,以及使得获得的校验节点更新后消息传递给所述校验更新节点模块302,
其中,在所述变量更新节点模块301完成第k个消息的更新及传递后,在所述校验更新节点模块302对所述第k个消息执行校验节点更新计算的同时,所述变量更新节点模块301接收第k+1个消息以执行变量节点更新计算。
在一个实施例中,所述第k个消息和所述第k+1个消息来自待解码的不同的两个码字。
所述方法还包括:
从所述变量更新节点模块301接收变量节点更新后信息,并且根据接收的变量节点更新后信息判断解码的码字是否正确。
然后,在判断解码的码字正确时输出解码后的码字。
在一个实施例中,在判断解码的码字不正确时,判断所述变量节点更新后信息是否已经迭代处理预定次数,并且当已经迭代处理预定次数时确定解码失败。
在另一实施例中,所述方法还包括:
比较所述变量更新节点模块301执行变量节点更新处理所述的第一时间以及所述检验更新节点模块302执行检验节点更新处理所需的第二时间,以及
根据第一时间和第二时间中较大的一个的定时执行控制,使得获得的变量节点更新后信息传递给所述检验更新节点模块301,以及使得获得的校验节点更新后消息传递给所述变量更新节点模块302。
由此,根据本发明实施例的LDPC解码方法,在不需要对现有解码器的硬件配置进行大的改变的情况下,通过有效地利用解码器中的资源,提高译码器的解码吞吐量。
需要注意的是,在图示根据各个实施例的电子设备时仅仅示出了其功能单元,并没有具体描述各个功能单元的连接关系,本领域技术人员可以理解的是,各个功能单元可以通过总线、内部连接线等等适当地连接,这样的连接对于本领域技术人员来说是熟知的。
需要说明的是,在本说明书中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后,还需要说明的是,上述一系列处理不仅包括以这里所述的顺序按时间序列执行的处理,而且包括并行或分别地、而不是按时间顺序执行的处理。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到本发明可借助软件加必需的硬件平台的方式来实现,当然也可以全部通过硬件来实施。基于这样的理解,本发明的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上对本发明进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种LDPC解码器,包括:
变量更新节点模块,包括M个变量更新节点计算单元,用于对输入的消息执行变量节点更新计算,从而获得变量节点更新后信息;
校验更新节点模块,包括N个校验更新节点计算单元,用于对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息;
全局互连模块,用于将所述M个变量更新节点计算单元的每个和所述N个校验更新节点计算单元的每个互相连接;
控制单元,用于执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个,
其中,在所述变量更新节点模块完成第k个消息的更新及传递后,在所述校验更新节点模块对所述第k个消息执行校验节点更新计算的同时,所述变量更新节点模块接收第k+1个消息以执行变量节点更新计算。
2.如权利要求1所述的解码器,其中,所述第k个消息和所述第k+1个消息来自待解码的不同的两个码字。
3.如权利要求1所述的解码器,还包括:
检验模块,用于从所述变量更新节点模块接收变量节点更新后信息,并且根据接收的变量节点更新后信息判断解码的码字是否正确。
4.如权利要求3所述的解码器,其中所述检验模块在判断解码的码字正确时输出解码后的码字,以及
所述检验模块在判断解码的码字不正确时判断所述变量节点更新后信息是否已经迭代处理预定次数,并且当已经迭代处理预定次数时确定解码失败。
5.如权利要求1所述的解码器,其中,所述控制单元还比较所述变量更新节点模块执行变量节点更新处理所述的第一时间以及所述检验更新节点模块执行检验节点更新处理所需的第二时间,并且根据第一时间和第二时间中较大的一个的定时执行控制,使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个,以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个。
6.一种LDPC解码方法,应用于LDPC解码器,所述LDPC解码器包括变量更新节点模块和校验更新节点模块,所述方法包括:
通过变量更新节点模块对输入的消息执行变量节点更新计算,从而获得变量节点更新后信息;
通过校验更新节点模块对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息;
使得获得的变量节点更新后信息传递给所述变量更新节点模块,以及使得获得的校验节点更新后消息传递给所述校验更新节点模块,
其中,在所述变量更新节点模块完成第k个消息的更新及传递后,在所述校验更新节点模块对所述第k个消息执行校验节点更新计算的同时,所述变量更新节点模块接收第k+1个消息以执行变量节点更新计算。
7.如权利要求6所述的方法,其中,所述第k个消息和所述第k+1个消息来自待解码的不同的两个码字。
8.如权利要求6所述的方法,还包括:
从所述变量更新节点模块接收变量节点更新后信息,并且根据接收的变量节点更新后信息判断解码的码字是否正确。
9.如权利要求8所述的方法,其中在判断解码的码字正确时输出解码后的码字,以及
在判断解码的码字不正确时,判断所述变量节点更新后信息是否已经迭代处理预定次数,并且当已经迭代处理预定次数时确定解码失败。
10.如权利要求6所述的方法,还包括:
比较所述变量更新节点模块执行变量节点更新处理所述的第一时间以及所述检验更新节点模块执行检验节点更新处理所需的第二时间,以及
根据第一时间和第二时间中较大的一个的定时执行控制,使得获得的变量节点更新后信息传递给所述检验更新节点模块,以及使得获得的校验节点更新后消息传递给所述变量更新节点模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410024648.2A CN104796156B (zh) | 2014-01-20 | 2014-01-20 | Ldpc解码器和ldpc解码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410024648.2A CN104796156B (zh) | 2014-01-20 | 2014-01-20 | Ldpc解码器和ldpc解码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104796156A true CN104796156A (zh) | 2015-07-22 |
CN104796156B CN104796156B (zh) | 2019-01-15 |
Family
ID=53560708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410024648.2A Active CN104796156B (zh) | 2014-01-20 | 2014-01-20 | Ldpc解码器和ldpc解码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104796156B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105897277A (zh) * | 2016-03-28 | 2016-08-24 | 北京交大思诺科技股份有限公司 | 解码器解码性能分析方法及装置 |
CN106953717A (zh) * | 2017-04-27 | 2017-07-14 | 上海海事大学 | 一种船舶ais数据大批量高效解码方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101499804A (zh) * | 2009-03-12 | 2009-08-05 | 上海交通大学 | 准循环低密度校验码的多码率译码器 |
CN102098059A (zh) * | 2009-12-10 | 2011-06-15 | 上海华虹集成电路有限责任公司 | 一种基于低密度奇偶校验码译码方法及其实现装置 |
US20110154150A1 (en) * | 2009-12-21 | 2011-06-23 | Electronics And Telecommunications Research Institute | Fast stochastic decode method for low density parity check code |
CN103117751A (zh) * | 2013-02-28 | 2013-05-22 | 航天恒星科技有限公司 | Ldpc译码方法 |
-
2014
- 2014-01-20 CN CN201410024648.2A patent/CN104796156B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101499804A (zh) * | 2009-03-12 | 2009-08-05 | 上海交通大学 | 准循环低密度校验码的多码率译码器 |
CN102098059A (zh) * | 2009-12-10 | 2011-06-15 | 上海华虹集成电路有限责任公司 | 一种基于低密度奇偶校验码译码方法及其实现装置 |
US20110154150A1 (en) * | 2009-12-21 | 2011-06-23 | Electronics And Telecommunications Research Institute | Fast stochastic decode method for low density parity check code |
CN103117751A (zh) * | 2013-02-28 | 2013-05-22 | 航天恒星科技有限公司 | Ldpc译码方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105897277A (zh) * | 2016-03-28 | 2016-08-24 | 北京交大思诺科技股份有限公司 | 解码器解码性能分析方法及装置 |
CN105897277B (zh) * | 2016-03-28 | 2019-06-14 | 北京交大思诺科技股份有限公司 | 解码器解码性能分析方法及装置 |
CN106953717A (zh) * | 2017-04-27 | 2017-07-14 | 上海海事大学 | 一种船舶ais数据大批量高效解码方法及系统 |
CN106953717B (zh) * | 2017-04-27 | 2020-01-07 | 上海海事大学 | 一种船舶ais数据大批量高效解码方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN104796156B (zh) | 2019-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102412847B (zh) | 用联合节点处理来解码低密度奇偶校验码的方法和设备 | |
CN106685586B (zh) | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 | |
CN100502245C (zh) | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 | |
US9071275B2 (en) | Method and device for implementing cyclic redundancy check codes | |
CN108809506B (zh) | 一种编码方法及装置 | |
US9843414B2 (en) | Low complexity error correction | |
US10484009B2 (en) | Decoding method and decoder for low-density parity-check code | |
WO2019001436A1 (zh) | 一种Polar码的编码方法及装置 | |
CN103916134A (zh) | 低密度奇偶校验码的混叠译码方法及多核协同混叠译码器 | |
KR20080072392A (ko) | 통신 시스템에서 신호 수신 장치 및 방법 | |
Xiong et al. | An FPGA emulation platform for polar codes | |
CN112152825B (zh) | 家电设备的多级模组升级方法、装置和电子设备 | |
CN104796156A (zh) | Ldpc解码器和ldpc解码方法 | |
US20160049962A1 (en) | Method and apparatus of ldpc encoder in 10gbase-t system | |
CN105556851A (zh) | 用于从值的集合中识别第一极值和第二极值的方法及装置 | |
CN100539441C (zh) | 一种低密度奇偶校验码的译码方法 | |
KR20080000479A (ko) | 통신 시스템에서 신호 수신 장치 및 방법 | |
CN107615666A (zh) | Ldpc截短码的译码方法和译码设备 | |
CN102318250B (zh) | 通信系统中的循环冗余校验处理方法、装置和lte终端 | |
CN101777920B (zh) | 低密度奇偶校验码的编码方法和编码译码装置 | |
JP2005539451A (ja) | データウィンドウを使用してデータを復号化するための方法 | |
CN102801432A (zh) | 一种多进制ldpc的串行fht-bp译码方法及装置 | |
US20230037965A1 (en) | Layered semi parallel ldpc decoder system having single permutation network | |
KR101296773B1 (ko) | Ldpc 부호 복호화 장치 및 방법 | |
CN115858230A (zh) | 最大距离可分离码的构造、修复方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |