CN104766623B - 一种利用衬底偏压反馈增强stt‑mram读可靠性的电路 - Google Patents
一种利用衬底偏压反馈增强stt‑mram读可靠性的电路 Download PDFInfo
- Publication number
- CN104766623B CN104766623B CN201510188059.2A CN201510188059A CN104766623B CN 104766623 B CN104766623 B CN 104766623B CN 201510188059 A CN201510188059 A CN 201510188059A CN 104766623 B CN104766623 B CN 104766623B
- Authority
- CN
- China
- Prior art keywords
- voltage
- read
- circuit
- reading
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Abstract
一种利用衬底偏压反馈增强STT‑MRAM读可靠性的电路,由读取电路单元、1T‑1MTJ存储单元、参考单元和读取放大器单元组成;该参考单元由两个并联的‘0’状态和‘1’状态的存储单元构成,信号VG‑access控制1T‑1MTJ存储单元选通的字线信号;该读取电路单元包括两个部分,第一部分为电压钳制电路,用于保持数据支路和参考读取支路的读取电压基本相同;第二部分为负载电路,用于将读取电流转化为读取电压,读取电压和参考电压进入二级读取放大器,将读取信号进一步放大。本发明通过采用衬底偏压正反馈的方法,调节读取电路中负载晶体管的衬底偏压,增大读取电压和参考电压之间的差值,从而增大读取裕量,提高读可靠性。
Description
技术领域
本发明涉及一种利用衬底偏压反馈增强STT-MRAM读可靠性的电路。它通过采用衬底偏压正反馈的方法,调节读取电路中负载晶体管的衬底偏压,增大读取电压和参考电压之间的差值,从而增大读取裕量,提高读可靠性。属于非易失性存储器电路设计技术领域。
背景技术
随着CMOS工艺节点的降低,处理器的功耗尤其是存储系统的静态功耗成为亟待解决的问题。
近年来,研究人员提出了自旋转移力矩磁性存储技术(Spin Transfer Torque-Magnetic Random Access Memory,STT-MRAM)。附图1所示为典型的晶体管串联磁性隧道结(1Transistor-1Magnetic Tunnel Junction,1T-1MTJ)的存储单元结构。MTJ是STT-MRAM的核心。它中间为隔离层,上下两层为铁磁层。其中一个铁磁层的磁化方向固定,被称作参考层(或固定层),另一层的磁化方向能通过加入自旋极化电流而改变,被称作自由层。MTJ有两种状态:如果自由层与参考层磁化方向相同,MTJ呈现低阻态,通常表示数据‘0’,反之,MTJ呈现高阻态,表示数据‘1’。作为一种新兴的存储技术,STT-MRAM具有以下优势:1.静态功耗极低;2.读写速度快;3.与互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)工艺兼容;4.非易失性;5.存储密度高等。
但是随着MTJ的尺寸不断减小,实现低的读取错误率成为了设计STT-MRAM的一大挑战。衬底偏置是通过改变MOS管衬底和源之间的电压来改变阈值电压的一种方法,本发明提出了一种新的读电路,通过调节负载晶体管衬底偏置电压增大读取电压裕量,并通过正反馈进一步增强电路的读可靠性。
发明内容
1、目的:本发明提供了一种利用衬底偏压反馈增强STT-MRAM读可靠性的电路,通过调整负载晶体管的衬底偏置电压,同时扩大读取“1”和“0”时的读取电压裕量,增强读取数据的可靠性。
2、技术方案:本发明的电路结构附图2(b)所示。该电路由四个主要部分组成,分别为:读取电路单元,1T-1MTJ存储单元,参考单元,读取放大器单元。其中,参考单元由两个并联的‘0’状态和‘1’状态的存储单元构成。信号VG-access控制1T-1MTJ存储单元选通的字线信号。读取电路单元包括两个部分,第一部分为电压钳制电路(包含NCD,NCR0和NCR1),用于保持数据支路和参考读取支路的读取电压基本相同。第二部分为负载电路,用于将读取电流转化为读取电压。包括数据支路上的PDD和PLD,以及参考支路上的PDR0,PDR1和PLR0,PLR1。之后,读取电压和参考电压进入二级读取放大器,将读取信号进一步放大。
读取电压和参考电压与各自支路上的负载晶体管的输出阻抗成正比。正常情况下,负载晶体管的衬底接Vdd。附图2(a)所示为传统的电路结构。本发明与之不同的地方在于对负载晶体的衬底偏置调节的方法。如图2(a)中的虚线所示,传统电路中对PLD,PLR0和PLR1的衬底全部与参考电压Vref相连。而本发明所提出的电路将PLD的衬底与参考电压Vref相连,PLR0和PLR1的衬底与读取电压Vdata相连,形成正反馈结构,如图2(b)所示。通过调节衬底电压调整负载晶体管的阈值电压,进而影响其驱动电流,达到放大读取电压和参考电压压差的效果,增强读数据可靠性。
3、优点与功效:运用本发明所提出的电路对STT-MRAM的存储单元进行读取,能有效增大读取裕量,从而使得STT-MRAM的读取可靠性得到显著提高。
附图说明
图1为一个1T-1MTJ的STT-MRAM单元示意图。
图2(a)为传统电路示意图,
图2(b)为本发明的电路示意图。
图3为本发明所设计电路读取数据‘0’时的读取裕量与传统读取电路的读取裕量对比示意图。
图4为本发明所设计电路读取数据‘1’时的读取裕量与传统读取电路的读取裕量对比示意图。
具体实施方式
图1为一个1T-1MTJ的STT-MRAM单元示意图,图2(a)为传统电路示意图;
如图2(b)所示,在读取数据时,读使能信号EN低电平有效,存储单元、参考单元的字线选通信号VG_access以及钳制电压信号VG_clamp高电平有效。数据读取过程开始。
如果数据单元存储“0”,MTJ为低阻态,Idata将大于Iref。因此,在由PLD和PDD组成的数据读取分支电路中,压降比包含PDR和PLR的参考分支电路要大。所以,Vdata要低于Vref。由于PLD的源极和衬底间的电压VSBD=VS-Vref,PLR的为VSBR=VS-Vdata。考虑PLD和PLR的源电压VS大致相同(近似等于Vdd),VSBD将会小于VSBR。这是因为根据晶体管阈值电压公式,
其中,Vth0为衬底无偏压时的阈值电压,为费米电势,VSB为晶体管源极和衬底之间的偏置电压,γ为体效应系数。
PLR0,PLR1阈值电压的增加要大于PLD。因此,PLR0,PLR 1的驱动能力被衬底偏置电压进一步抑制了,而PDR的驱动能力则相对增强。这样的结果是,读取电压Vdata和参考电压Vref之间的压差进一步扩大,提高了读取裕量。
如果数据单元存储“1”,此时MTJ为高阻态,Idata将小于Iref。因此,在由PLD和PDD组成的分支里压降比包含PDR和PLR的分支要小。所以,Vdata要高于Vref。由于PLD的源极和衬底间的电压VSBD=VS-Vref,PLR的为VSBR=VS-Vdata。考虑PLD和PLR的源电压大致相同(近似等于Vdd),VSBD将会大于VSBR。因而,PLR0,PLR1阈值电压的增加要小于PLD。因此,PLR0,PLR1的驱动能力通过衬底偏置增强,而PDR的驱动能力进一步被抑制。结果,读取电压和参考电压之间的压差进一步扩大,提高了读取裕量。
本电路读取电压裕量如图3、图4所示。图3是读取数据‘0’的读取电压裕量示意图,图4是读取数据‘1’的读取电压裕量示意图。水平轴表示读取电压和参考电压值,竖直轴表示读取电压和参考电压分布情况。从图上,我们能清楚的观察到:在传统读取电路设计中,读取电压和参考电压之间有一个明显的重叠会导致读取错误。而本发明所提出电路,这个重叠则完全被消除,而且具有很大的读取裕量,从而读取可靠性得以明显提高。
Claims (1)
1.一种利用衬底偏压反馈增强STT-MRAM读可靠性的电路,其特征在于:该电路由读取电路单元、1T-1MTJ存储单元、参考单元和读取放大器单元组成;其中,该参考单元由两个并联的‘0’状态和‘1’状态的存储单元构成,信号VG-access控制1T-1MTJ存储单元选通的字线信号;该读取电路单元包括两个部分,第一部分为电压钳制电路,包含NCD,NCR0和NCR1,用于保持数据支路和参考读取支路的读取电压相同;第二部分为负载电路,用于将读取电流转化为读取电压,包括数据支路上的PDD和PLD,以及参考支路上的PDR0,PDR1和PLR0,PLR1;之后,读取电压和参考电压进入二级读取放大器,将读取信号进一步放大;
读取电压和参考电压与各自支路上的负载晶体管的输出阻抗成正比,正常情况下,负载晶体管的衬底接Vdd;传统电路中对PLD,PLR0和PLR1的衬底全部与参考电压Vref相连,而利用衬底偏压反馈增强STT-MRAM读可靠性的电路将PLD的衬底与参考电压Vref相连,PLR0和PLR1的衬底与读取电压Vdata相连,形成正反馈结构,通过调节衬底电压调整负载晶体管的阈值电压,进而影响其驱动电流,达到放大读取电压和参考电压压差的效果,增强读数据可靠性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510188059.2A CN104766623B (zh) | 2015-04-20 | 2015-04-20 | 一种利用衬底偏压反馈增强stt‑mram读可靠性的电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510188059.2A CN104766623B (zh) | 2015-04-20 | 2015-04-20 | 一种利用衬底偏压反馈增强stt‑mram读可靠性的电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104766623A CN104766623A (zh) | 2015-07-08 |
CN104766623B true CN104766623B (zh) | 2017-08-25 |
Family
ID=53648404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510188059.2A Active CN104766623B (zh) | 2015-04-20 | 2015-04-20 | 一种利用衬底偏压反馈增强stt‑mram读可靠性的电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104766623B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110197680B (zh) * | 2018-02-24 | 2021-11-23 | 上海磁宇信息科技有限公司 | 一种采用全耗尽绝缘硅fd-soi场效应管的mram存储芯片 |
CN109243504A (zh) * | 2018-08-30 | 2019-01-18 | 成都锐成芯微科技股份有限公司 | 基准电流产生电路、非易失性存储器及基准电流产生方法 |
CN109637568B (zh) * | 2018-11-30 | 2021-08-31 | 华中科技大学 | 对称参考单元型的stt-mram读操作方法及读电路 |
CN111367339B (zh) * | 2018-12-26 | 2022-03-01 | 北京兆易创新科技股份有限公司 | 降低晶体管的阈值电压的电路、放大器和nand闪存 |
CN113160861A (zh) * | 2020-01-07 | 2021-07-23 | 中芯国际集成电路制造(上海)有限公司 | Mram单元读取电路及读取方法、stt-mram |
CN113496729A (zh) * | 2020-03-18 | 2021-10-12 | 上海磁宇信息科技有限公司 | 磁性随机存储器的读出电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163461A (zh) * | 2011-05-03 | 2011-08-24 | 苏州聚元微电子有限公司 | 一种提高eeprom良率和读取可靠性的方法 |
CN102420004A (zh) * | 2011-11-29 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器 |
CN102611392A (zh) * | 2012-03-23 | 2012-07-25 | 北京航空航天大学 | 一种基于衬底偏置的超低耗电流复用混频器 |
CN103811046A (zh) * | 2014-02-28 | 2014-05-21 | 北京航空航天大学 | 一种新型高可靠性读取电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007015442A1 (ja) * | 2005-08-02 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
-
2015
- 2015-04-20 CN CN201510188059.2A patent/CN104766623B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163461A (zh) * | 2011-05-03 | 2011-08-24 | 苏州聚元微电子有限公司 | 一种提高eeprom良率和读取可靠性的方法 |
CN102420004A (zh) * | 2011-11-29 | 2012-04-18 | 中国科学院微电子研究所 | 一种电流模灵敏放大器 |
CN102611392A (zh) * | 2012-03-23 | 2012-07-25 | 北京航空航天大学 | 一种基于衬底偏置的超低耗电流复用混频器 |
CN103811046A (zh) * | 2014-02-28 | 2014-05-21 | 北京航空航天大学 | 一种新型高可靠性读取电路 |
Non-Patent Citations (1)
Title |
---|
隧穿场效应晶体管的模拟研究;韩忠方;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130315;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN104766623A (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104766623B (zh) | 一种利用衬底偏压反馈增强stt‑mram读可靠性的电路 | |
US10109334B2 (en) | Magnetic memory | |
US20180342277A1 (en) | Apparatus for low power write and read operations for resistive memory | |
US8711609B2 (en) | Nonvolatile memory device | |
US9147500B2 (en) | Semiconductor memory device having resistive memory cells and method of testing the same | |
US8107280B2 (en) | Word line voltage control in STT-MRAM | |
US9036406B2 (en) | Magneto-resistive memory device including source line voltage generator | |
US10157655B2 (en) | Memory device | |
EP3039684B1 (en) | Offset canceling dual stage sensing circuit | |
US10748592B2 (en) | Compact magnetic storage memory cell | |
US7894248B2 (en) | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) | |
US7369429B2 (en) | Non-volatile memory device having toggle cell | |
TWI412035B (zh) | Recording method of magnetic memory element | |
US6847544B1 (en) | Magnetic memory which detects changes between first and second resistive states of memory cell | |
CN102282621A (zh) | 自旋转移力矩磁阻随机存取存储器内的位线电压控制 | |
US9336882B2 (en) | Semiconductor storage device and driving method thereof | |
CN106158000A (zh) | 自旋转移扭矩磁存储器单元和存储器 | |
TWI797778B (zh) | 不受雜訊和變化影響的窄範圍讀出放大器及資料讀取方法 | |
JP2010020893A (ja) | 磁気メモリ素子の駆動方法 | |
US10832750B2 (en) | Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin | |
US20140264669A1 (en) | Magnetic memory element | |
CN109817253B (zh) | 一种控制体电位的mram芯片 | |
CN108182957B (zh) | 一种使用参考电压的mram读出电路 | |
US10586578B2 (en) | Storage device, information processing apparatus, and storage device control method | |
CN108182956B (zh) | 一种高速的mram读出电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |