CN104750087A - 一种诊断外部时钟源的系统及方法 - Google Patents

Abstract

本申请公开了一种诊断外部时钟源的系统，包括：外部时钟源，用于提供晶振信号。主控制芯片，具有硬件形式的第一SPI通讯模块，作为SPI通讯的主节点；还具有复位引脚；还根据晶振信号得到系统时钟信号，再根据系统时钟信号生成SPI时钟信号。辅控制芯片，具有硬件形式的第二SPI通讯模块，作为SPI通讯的从节点；还具有边沿捕获引脚，用于捕获信号的上升沿或下降沿；还具有具有一个IO引脚连接到主控制芯片的复位引脚，用于传递复位信号。SPI总线，连接第一SPI通讯模块和第二SPI通讯模块；SPI总线中的时钟信号线还连接到辅控制芯片的边沿捕获引脚。本申请通过对SPI时钟信号进行监控，从而对外部时钟源的故障进行诊断，大大提高了诊断的准确性。

Description

一种诊断外部时钟源的系统及方法

技术领域

本申请涉及汽车电子领域，特别是涉及一种对外部时钟源进行诊断的系统和方法。

背景技术

电动助力转向系统（Electric Power Steering，缩写为EPS）是一种依靠电机提供辅助扭矩的动力转向系统。为提高EPS系统的容错性，已有将EPS系统中最为核心的控制器设为双CPU的方案。2006年6月的《汽车技术》期刊上有文献《汽车电动助力转向系统控制器双机容错研究》对此进行了介绍。这种双CPU的EPS控制器中，每台CPU作为另一台CPU的热备份，双CPU同步运行，但正常情况下只有主CPU输出。当主CPU出现故障，则改由备用CPU输出。该文献中的CPU实际上是单片机的含义，现在通常称为MCU（微处理器）。

与EPS控制器相似，在汽车电子领域中有许多控制器为了达到较高的可靠性，都采用双MCU的方案。请参阅图1，这是双MCU的控制器的简单示意图。在主控制芯片上具有第一SPI通讯模块，作为SPI通讯的主节点。在辅控制芯片上具有第二SPI通讯模块，作为SPI通讯的从节点。这两个SPI通讯模块之间利用SPI总线进行数据传输。

SPI总线只有四根，分别为：

——片选信号线，由主节点控制，用于选中从节点。只有片选信号线上传递的是预定的使能信号时，通过SPI总线对从节点的操作才有效。

——主发从收线，由主节点控制，用于主节点发送数据、从节点接收数据。

——主收从发线，由从节点控制，用于从节点发送数据、主节点接收数据。

——时钟信号线，由主节点控制，用于将SPI时钟信号传递给从节点。

SPI总线采用SPI通讯协议，在需要进行数据传输时，由主节点向从节点传递SPI时钟信号。如果主节点不向从节点传递SPI时钟信号，那么就不进行两者之间的数据传输。以主发从收线为例，在SPI时钟信号的上升沿或下降沿，主节点通过该主发从收线向从节点发送一位（bit）数据；在紧接着的下降沿或上升沿，从节点通过该主发从收线读取主节点发来的一位数据。主收从发线与此类似。这样至少需要8个SPI时钟信号，才能实现从主节点向从节点发送一字节（byte）数据，同时也能实现主节点从从节点接收一字节数据。

请参阅图1，在主控制芯片以外还有外部时钟源，其向主控制芯片提供频率稳定的晶振信号。所述外部时钟源通常为晶体振荡器，简称为晶振。请参阅图2，主控制芯片可以将外部时钟源提供的晶振信号直接作为系统时钟信号，也可以将该晶振信号经过锁相环进行倍频后再作为系统时钟信号。该系统时钟信号再经过分频就得到了SPI时钟信号。

现有的双MCU的控制器的诊断方法为：主控制芯片以固定时序（例如周期性地）向辅控制芯片发送握手指令，辅控制芯片也按固定时序向主控制芯片响应握手指令。握手指令发送的时序、响应的时序是否正常就分别作为判断主控制芯片、辅控制芯片的工作是否正常的依据。双MCU之间进行定期握手的周期也是由系统时钟信号计算而来的。

上述诊断方法虽然可以诊断出双MCU的工作是否正常，却无法诊断出外部时钟源是否正常。例如，晶振信号的频率为10Mhz，即周期为0.1μs。系统时钟信号的频率为20MHz，即周期为0.05μs。SPI时钟信号的周期通常是微秒级的，例如为1μs，即相当于20个系统时钟信号的周期。发送和响应握手指令的周期通常是毫秒级的，例如为5ms，即相当于10万个系统时钟信号的周期。

请参阅图3，一旦外部时钟源发生了故障，其提供的晶振信号的频率就会过慢或过快，此时如果主控制芯片正常就会识别出外部时钟源的故障而将外部时钟源复位。此时如果主控制芯片异常而未识别出外部时钟源的故障，那么与晶振信号相同或倍频的系统时钟信号也必定出现相同故障。假设在发送和响应握手指令的一个周期内，有部分系统时钟信号的周期变大，另一部分系统时钟信号的周期变小，但这10万个系统时钟信号的周期的总和保持不变。那么仅以握手指令进行上述诊断无法发现外部时钟源的故障。而实际存在的外部时钟源故障会影响汽车电子系统的数字通讯，有可能造成输出错误数据或延迟传送数据，进而影响整车数字通讯网络，威胁驾驶员安全。如果在EPS系统中外部时钟源突然停振，那么主控制芯片会瞬间停止工作而切断转向系统助力，这有可能造成电机力矩输出卡死，给驾驶员的人身安全带来巨大风险。

发明内容

本申请所要解决的技术问题是提供一种诊断外部时钟源的系统，该系统利用汽车电子领域常见的SPI总线和双MCU控制器来对外部时钟源是否正常工作进行诊断，消除外部时钟源的故障对驾驶员带来的安全风险。为此，本申请还要提供一种诊断外部时钟源的方法。

为解决上述技术问题，本申请诊断外部时钟源的系统包括：

——外部时钟源，用于提供晶振信号；

——主控制芯片，具有硬件形式的第一SPI通讯模块，作为SPI通讯的主节点；还具有复位引脚；还根据晶振信号得到系统时钟信号，再根据系统时钟信号生成SPI时钟信号；

——辅控制芯片，具有硬件形式的第二SPI通讯模块，作为SPI通讯的从节点；还具有边沿捕获引脚，用于捕获信号的上升沿或下降沿；还具有具有一个IO引脚连接到主控制芯片的复位引脚，用于传递复位信号；

——SPI总线，连接第一SPI通讯模块和第二SPI通讯模块；SPI总线中的时钟信号线还连接到辅控制芯片的边沿捕获引脚。

本申请诊断外部时钟源的方法包括如下步骤：

第1步，在辅控制芯片中设置数据帧标志；当辅控制芯片从主控制芯片每接收完每一个数据帧，该数据帧标志的值都会改变；

第2步，当辅控制芯片通过边沿捕获引脚读取到相邻的两个上升沿或下降沿、且在这两个相邻的上升沿或下降沿之间的数据帧标志未改变，则辅控制芯片计算所述相邻的两个上升沿或下降沿之间的时间间隔作为第一时间长度，并以波特率或比特率的倒数作为第二时间长度；

当第一时间长度在0.9～1.1倍的第二时间长度之间，辅控制芯片就认为所述相邻的两个上升沿或下降沿之间的SPI时钟信号正常；否则就认为所述相邻的两个上升沿或下降沿之间的SPI时钟信号异常，并对连续出现的异常SPI时钟信号进行计数；

第3步，当连续出现的异常的SPI时钟信号的数量超出阈值，辅控制芯片就认为外部时钟源和主控制芯片均出现故障；辅控制芯片通过IO引脚向主控制芯片的复位引脚传送复位信号，使主控制芯片进行硬件复位，主控制芯片在复位时也将外部时钟源进行复位。

本申请通过对SPI时钟信号进行监控，从而对外部时钟源的故障进行诊断。由于SPI时钟信号是微秒级的，与外部时钟源的频率更为接近，因而诊断的准确性要远大于毫秒级的定期握手方式。

附图说明

图1是EPS系统的双MCU控制器的简单示意图；

图2是EPS系统的SPI时钟信号生成结构示意图；

图3是外部时钟源发生故障时的晶振信号示意图；

图4是本申请诊断外部时钟源的系统的结构示意图；

图5a～图5b是本申请诊断外部时钟源的方法的流程图。

具体实施方式

请参阅图4，这是本申请诊断外部时钟源的系统。其中的实线部分为现有结构，虚线部分为本申请的新增结构。所述诊断外部时钟源的系统包括外部时钟源、主控制芯片、辅控制芯片和SPI总线。

所述外部时钟源提供晶振信号。主控制芯片根据该晶振信号得到系统时钟信号，例如直接采用，或者倍频。主控制芯片再根据系统时钟信号生成SPI时钟信号，例如分频。

所述主控制芯片上具有第一SPI通讯模块，这是一个硬件SPI模块，作为SPI通讯时的主节点。在主控制芯片上还具有复位引脚，一旦该复位引脚收到复位信号，则主控制芯片将进行硬件复位操作。主控制芯片在进行硬件复位操作的同时，也会对外部时钟源进行复位操作。

所述辅控制芯片上具有第二SPI通讯模块，这也是一个硬件SPI模块，作为SPI通讯时的从节点。在辅控制芯片上还具有边沿捕获引脚，用于捕获信号的上升沿或下降沿。在辅控制芯片上还具有一个IO引脚，该IO引脚连接到主控制芯片的复位引脚，用于传递复位信号。

所述SPI总线连接第一SPI通讯模块和第二SPI通讯模块。SPI总线中的时钟信号线还另行连接辅控制芯片的边沿捕获引脚。该边沿捕获引脚的采样频率必须大于或等于2倍的SPI时钟信号的频率，例如SPI时钟信号的周期为1μs，那么该边沿捕获引脚的采样周期可设为0.16μs。

本申请中要求双MCU之间以SPI总线进行通讯，通讯的波特率或比特率、以及数据帧均是已知的。波特率（Baud rate）表示每秒钟传递的符号的个数。比特率（bit rate）表示每秒钟传递的数据的位数。在SPI通讯中，每个符号就是一位（bit）二进制数，因而波特率与比特率在数值上是相同的，例如设为1Mbps的比特率。由于SPI通讯在每个SPI时钟信号内传递一位数据，因而当数据连续地通过SPI总线传输时，波特率或比特率与SPI时钟信号的频率在数值上也相同。SPI通讯中的数据帧通常为8位、16位、或32位数据。一个数据帧通常是以设定的波特率或比特率连续传输的。而数据帧与数据帧之间可能会相隔一段时间再传输。

请参阅图5a～图5b，这是本申请诊断外部时钟源的方法，其包括如下步骤：

第1步，在辅控制芯片中设置数据帧标志，其长度至少为一位，并具有初始赋值。当辅控制芯片从主控制芯片每接收完每一个数据帧时，都会产生一个中断信号。辅控制芯片每次检测到该中断信号，就将数据帧标志更改为与前一赋值不同的赋值。

第2步，当主控制芯片向辅控制芯片传递数据帧时，必然会同时传递SPI时钟信号。辅控制芯片通过边沿捕获引脚采集每一个SPI时钟信号的上升沿或下降沿，当相邻的两个上升沿或下降沿被读取后、且在这两个相邻的上升沿或下降沿之间的数据帧标志的值未改变，则辅控制芯片将计算所述相邻的两个上升沿或下降沿之间的第一时间长度。辅控制信号还以已知的波特率或比特率的倒数作为第二时间长度。当第一时间长度在0.9～1.1倍的第二时间长度之间，辅控制芯片就认为所述相邻的两个上升沿或下降沿之间的SPI时钟信号正常。否则就认为所述相邻的两个上升沿或下降沿之间的SPI时钟信号异常，并对连续的异常的SPI时钟信号进行计数。

之所以要考虑数据帧标志的值未改变，是因为如果相邻的两个上升沿或下降沿是属于不同的数据帧，那么就无法与已知的波特率或比特率进行比较。只有相邻的两个上升沿或下降沿是属于同一个数据帧，才在正常情况下与已知的波特率或比特率的倒数相等。考虑到各种干扰因素，将相等限定为较为宽泛的0.9～1.1倍之间。

第3步，当连续出现的异常的SPI时钟信号的数量超出一定阈值，例如6个，辅控制芯片就认为外部时钟源出现故障。正常情况下，主控制芯片可以诊断并修复外部时钟源的故障。而此时主控制芯片却对连续出现的外部时钟源的故障熟视无睹，这表明主控制芯片自身也出现了异常。此时，辅控制芯片通过一个IO引脚向主控制芯片发送复位信号，使主控制芯片进行硬件复位的同时也对外部时钟源进行复位。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (6)

1.一种诊断外部时钟源的系统，其特征是，包括：

——外部时钟源，用于提供晶振信号；

——主控制芯片，具有硬件形式的第一SPI通讯模块，作为SPI通讯的主节点；还具有复位引脚；还根据晶振信号得到系统时钟信号，再根据系统时钟信号生成SPI时钟信号；

——辅控制芯片，具有硬件形式的第二SPI通讯模块，作为SPI通讯的从节点；还具有边沿捕获引脚，用于捕获信号的上升沿或下降沿；还具有具有一个IO引脚连接到主控制芯片的复位引脚，用于传递复位信号；

——SPI总线，连接第一SPI通讯模块和第二SPI通讯模块；SPI总线中的时钟信号线还连接到辅控制芯片的边沿捕获引脚。

2.根据权利要求1所述的诊断外部时钟源的系统，其特征是，主控制芯片将晶振信号直接作为系统时钟信号，或者将晶振信号倍频后作为系统时钟信号；主控制芯片再将系统时钟信号分频后生成SPI时钟信号。

3.根据权利要求1所述的诊断外部时钟源的系统，其特征是，辅控制芯片的边沿捕获引脚的采样频率大于或等于2倍的SPI时钟信号的频率。

4.一种诊断外部时钟源的方法，其特征是，包括如下步骤：

第1步，在辅控制芯片中设置数据帧标志；当辅控制芯片从主控制芯片每接收完每一个数据帧，该数据帧标志的值都会改变；

第2步，当辅控制芯片通过边沿捕获引脚读取到相邻的两个上升沿或下降沿、且在这两个相邻的上升沿或下降沿之间的数据帧标志未改变，则辅控制芯片计算所述相邻的两个上升沿或下降沿之间的时间间隔作为第一时间长度，并以波特率或比特率的倒数作为第二时间长度；

当第一时间长度在0.9～1.1倍的第二时间长度之间，辅控制芯片就认为所述相邻的两个上升沿或下降沿之间的SPI时钟信号正常；否则就认为所述相邻的两个上升沿或下降沿之间的SPI时钟信号异常，并对连续出现的异常SPI时钟信号进行计数；

第3步，当连续出现的异常的SPI时钟信号的数量超出阈值，辅控制芯片就认为外部时钟源和主控制芯片均出现故障；辅控制芯片通过IO引脚向主控制芯片的复位引脚传送复位信号，使主控制芯片进行硬件复位，主控制芯片在复位时也将外部时钟源进行复位。

5.根据权利要求4所述的诊断外部时钟源的方法，其特征是，所述方法第1步中，数据帧标志的长度至少为一位，并具有初始赋值；当辅控制芯片从主控制芯片每接收完每一个数据帧时，就将数据帧标志更改为与前一赋值不同的赋值。

6.根据权利要求4所述的诊断外部时钟源的方法，其特征是，所述方法第2步中，由于主控制芯片和辅控制芯片以SPI总线进行通讯，在同一个数据帧中每一位数据连续传输；在同一个数据帧中的波特率、比特率、SPI时钟信号的频率三者在数值上相同。