CN104733400B - 切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置 - Google Patents

切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN104733400B
CN104733400B CN201410818508.2A CN201410818508A CN104733400B CN 104733400 B CN104733400 B CN 104733400B CN 201410818508 A CN201410818508 A CN 201410818508A CN 104733400 B CN104733400 B CN 104733400B
Authority
CN
China
Prior art keywords
film
semiconductor element
adhering film
semiconductor
adherend
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410818508.2A
Other languages
English (en)
Other versions
CN104733400A (zh
Inventor
宍户雄一郎
三隅贞仁
大西谦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013265660A external-priority patent/JP6312422B2/ja
Priority claimed from JP2013265772A external-priority patent/JP2015122427A/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN104733400A publication Critical patent/CN104733400A/zh
Application granted granted Critical
Publication of CN104733400B publication Critical patent/CN104733400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明提供切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置，具体来说，提供一种即使具备包埋用粘接薄膜也能够实现期望切割的切割/芯片接合薄膜和使用其的半导体装置的制造方法、以及利用该制造方法得到的半导体装置。本发明是一种切割/芯片接合薄膜，其具备：具有基材和在该基材上形成的粘合剂层的切割薄膜、以及层叠在前述粘合剂层上的粘接薄膜，前述粘接薄膜是用于包埋被固定在被粘物上的第一半导体元件并将与该第一半导体元件不同的第二半导体元件固定于被粘物的粘接薄膜，前述粘接薄膜与前述粘合剂层之间的剥离力为0.03N/20mm以上且0.2N/20mm以下。

Description

切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置
技术领域
本发明涉及切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置。
背景技术
一直以来，制造半导体装置时半导体芯片向基板、电极构件上的固定使用了银糊。所述固定处理是通过在半导体芯片或引线框上涂覆糊剂状粘接剂，借助糊剂状粘接剂将半导体芯片搭载于基板，最后使糊剂状粘接剂层固化而进行的。
然而，对于糊剂状粘接剂而言，涂覆量、涂覆形状等会产生较大偏差而难以均匀化，或者涂布需要特殊装置、长时间。因此，提出了在切割工序中粘接保持半导体晶圆且赋予安装工序所需的芯片固定用粘接薄膜的切割/芯片接合薄膜(参照专利文献1)。
这种切割/芯片接合薄膜具有在切割薄膜上层叠有芯片接合薄膜(粘接薄膜)的结构。另外，切割薄膜是在支撑基材上层叠有粘合剂层的结构。该切割/芯片接合薄膜如下来使用。即，在利用粘接薄膜进行保持下对半导体晶圆和粘接薄膜进行切割后，拉伸支撑基材而将半导体芯片与粘接薄膜一起剥离，并将其分别回收。进而，夹着粘接薄膜使半导体芯片粘接固定于BT基板、引线框等被粘物。将半导体芯片多阶段地层叠时，在借助粘接薄膜而固定的半导体芯片上进一步粘接固定带粘接薄膜的半导体芯片。
然而，正在更进一步寻求半导体装置及其封装体的高功能化、薄型化、小型化。作为其一个对策而开发了使半导体元件在其厚度方向上多阶段地层叠来实现半导体元件的高密度集成化的三维安装技术。
作为一般的三维安装方法，采用了在基板等被粘物上固定半导体元件，并在其最下阶的半导体元件上依次层叠半导体元件的步骤。在半导体元件之间、以及半导体元件与被粘物之间，主要利用接合线(以下也称为“线”。)来实现电连接。另外，半导体元件的固定广泛使用了薄膜状的粘接剂。
这样的半导体装置中，出于控制多个半导体元件的各自的动作、控制半导体元件之间的通信等的目的，在最上阶的半导体元件上配置用于控制的半导体元件(以下也称为“控制器”。)(参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2010-074144号公报
专利文献2：日本特开2007-096071号公报
发明内容
发明要解决的问题
控制器也与下阶的半导体元件同样地利用线来实现其与被粘物的电连接。然而，随着半导体元件的层叠阶段数变多，控制器与被粘物的距离变长，电连接所需的线也变长。其结果，有时半导体封装体的通信速度降低，由外部因素(热、冲击等)导致线产生不良情况而使半导体封装体的品质降低，或者引线接合工序变得复杂而使半导体装置制造的成品率降低。
因而，本申请发明人等开发出将控制器固定于被粘物、且能够包埋该控制器并固定其它半导体元件的包埋用粘接薄膜，并针对它们申请了专利(在本申请的申请时未公开)。通过将这样的粘接薄膜用作切割/芯片接合薄膜的粘接薄膜，能够提高半导体装置的制造效率并实现半导体装置的高品质化。
然而，在推进包埋用粘接薄膜的应用的研究的基础上，有时会产生以下的问题。
第一，如图5所示那样，使用具备包埋用粘接薄膜122的切割/芯片接合薄膜110的半导体晶圆112的切割工序也与以往同样地，利用切割刀片D对贴附在切割/芯片接合薄膜110的粘接薄膜122上的半导体晶圆112赋予切口，切割半导体晶圆112和粘接薄膜122。由于需要切断粘接薄膜122，因此切入深度达到粘合剂层103或基材104为止。
然而，包埋用粘接薄膜122为了包埋控制器等下阶的半导体元件而比现有产品更厚，因此贴附半导体晶圆112时的切割/芯片接合薄膜110与半导体晶圆112的厚度的总和也变得相当厚。在这种状态下利用切割刀片D进行向半导体晶圆112的切入时，从切割刀片D向半导体晶圆112传导的力会相对于切割刀片D的行进方向左右逃离，切割刀片D的刀刃如图5中的两个箭头所示那样相对于行进方向左右摇摆而蛇行。由于切割刀片D的蛇行，沿着该线的粘合剂层103、粘接薄膜122也会成为被向左右推挤的形状，其结果，粘合剂层103与粘接薄膜122之间有时发生剥离。切割时，为了散发因切入而产生的热、去除切削屑，通常会使水进行流通，但存在如下可能：发生了剥离的部分浸入水或带入切削屑(硅屑等)，或者保持性能降低，无法进行期望的切割。
本发明是鉴于前述包埋用粘接薄膜特有的问题而做出的，其目的在于，提供一种即使具备包埋用粘接薄膜也能够实现期望切割的切割/芯片接合薄膜和使用其的半导体装置的制造方法、以及利用该制造方法得到的半导体装置。
第二，对于在被粘物上固定有控制器等半导体元件的部分，被粘物的表面结构变得复杂，被粘物(及其表面上的要素)与包埋用粘接薄膜之间的密合性以及半导体元件的包埋性有可能降低。此时，两者之间有可能产生空隙，从而导致最终得到的半导体装置的可靠性降低。
因此，本发明的另一个目的在于，提供能够以良好的成品率制造高可靠性的半导体装置的半导体装置制造方法。
用于解决问题的方案
本申请发明人等为了解决前述现有问题，针对切割/芯片接合薄膜的特性、半导体装置的制造工序进行了深入研究。其结果发现，通过制成下述构成而能够实现前述目的，从而完成了本发明。
即，本发明的第一实施方式是一种切割/芯片接合薄膜，其具备：具有基材和在该基材上形成的粘合剂层的切割薄膜、以及
层叠在前述粘合剂层上的粘接薄膜，
前述粘接薄膜是用于包埋被固定在被粘物上的第一半导体元件并将与该第一半导体元件不同的第二半导体元件固定于被粘物的粘接薄膜(以下也称为“包埋用粘接薄膜”)，
前述粘接薄膜与前述粘合剂层之间的剥离力为0.03N/20mm以上且0.2N/20mm以下。
对于该切割/芯片接合薄膜而言，将粘接薄膜与粘合剂层之间的剥离力设定为0.03N/20mm以上且0.2N/20mm以下，因此即使在切割半导体晶圆时切割刀片发生蛇行，也能够防止粘接薄膜与粘合剂层的剥离，防止水、硅屑等的进入，由此能够进行期望的切割。并且还能够获得良好的拾取性。另外，能够在切割后良好地进行拾取，能够以良好的生产效率制造半导体装置。进而，利用上述粘接薄膜能够包埋控制器等第一半导体元件并将第二半导体元件固定在被粘物上，因此能够缩短电连接所需的线，由此能够制造可防止半导体封装体的通信速度降低、且由外部因素导致的线的不良情况的产生得以降低的高品质半导体装置。加之，该制造方法中，通过使用上述粘接薄膜，能够将第一半导体元件包埋在被粘物上，因此第一半导体元件与被粘物的引线接合变得容易，由此能够提高半导体装置的制造的成品率。此处，上述剥离力过小时，由于切割刀片的蛇行而发生粘接薄膜与粘合剂层的剥离。另一方面，上述剥离力过大时，难以拾取半导体芯片。需要说明的是，剥离力的测定依据实施例的记载。
前述粘合剂层的厚度优选为5μm以上且50μm以下。一般来说，切割/芯片接合薄膜的基材具有比粘接薄膜、粘合剂层高的硬度。在切割时若切割刀片到达切割薄膜的基材，则切割刀片有时因上述基材的硬度而受到源自基材的反弹力，蛇行的程度变大。通过使粘合剂层的厚度在上述范围，粘合剂层能够作为用于防止切割刀片到达基材的所谓缓冲层、边层(margin layer)而充分地起作用，能够抑制切割刀片的蛇行。
前述粘接薄膜的厚度可以为80μm以上且150μm以下。具体具有这种范围的厚度的粘接薄膜适合于包埋第一半导体元件，但容易发生切割刀片的蛇行。然而，对于该切割/芯片接合薄膜，由于使粘接薄膜与粘合剂层之间的剥离力为规定范围，因此即使发生切割刀片的蛇行，也能够防止由粘接薄膜与粘合剂层的剥离导致的不良情况。
热固化前的该粘接薄膜的25℃下的储能模量优选为10MPa以上且10000MPa以下。在使粘接薄膜与切割薄膜一体化而成的切割/芯片接合薄膜的形态下，贴合于粘接薄膜的半导体晶圆通过切割而单片化成为半导体芯片，同时粘接薄膜也进行单片化。通过使粘接薄膜的储能模量为上述下限以上，能够防止相邻的粘接薄膜彼此的再粘接。另外，通过为上述上限以下，能够发挥其与半导体晶圆的良好粘接性。
优选的是，该粘接薄膜包含无机填充剂，该无机填充剂的含量为25～80重量％。通过使该粘接薄膜包含规定量的无机填充剂，能够调整剥离力并且以更高水平发挥与此相伴的抗蛇行性、包埋容易性、操作容易性。
另外，本发明的第一实施方式中还包括一种半导体装置的制造方法，其包括以下的工序：
准备固定有第一半导体元件的被粘物的被粘物准备工序；
将该切割/芯片接合薄膜的粘接薄膜与半导体晶圆进行贴合的贴合工序；
切割前述半导体晶圆和粘接薄膜，形成第二半导体元件的切割工序；
将前述第二半导体元件与前述粘接薄膜一起拾取的拾取工序；以及
利用与前述第二半导体元件一起拾取的粘接薄膜，包埋被固定于前述被粘物的前述第一半导体元件并将前述第二半导体元件固定于该被粘物的固定工序。
本发明的第一实施方式的制造方法中，使用该切割/芯片接合薄膜来制造半导体装置，因此能够防止切割时的切割刀片发生蛇行，能够以良好的成品率制造半导体装置。
本发明的第一实施方式还包括利用该半导体装置的制造方法得到的半导体装置。
本发明的第二实施方式是一种半导体装置的制造方法，其包括以下的工序：
准备用于包埋被固定在被粘物上的第一半导体元件并将与该第一半导体元件不同的第二半导体元件固定于被粘物的粘接薄膜的工序；
将至少1个第一半导体元件固定在被粘物上的第一固定工序；以及
利用前述粘接薄膜，包埋前述第一半导体元件并将与前述第一半导体元件不同的第二半导体元件固定于前述被粘物的第二固定工序，
前述第一半导体元件的俯视面积为前述第二半导体元件的俯视面积的40％以下。
该制造方法中，将第一半导体元件的俯视面积设为第二半导体元件的俯视面积的40％以下，因此能够将第一半导体元件的外形对粘接薄膜与被粘物的密合性以及第一半导体元件的包埋性造成的影响控制在最小限，能够抑制空隙的发生并制造可靠性高的半导体装置。另外，在包埋第一半导体元件时，有时与第一半导体元件的容积相当的粘接薄膜被挤出，并从第二半导体元件突出，但由于将第一半导体元件的尺寸设定为规定范围，因此能够将那样的突出抑制在最小限。
该制造方法中，在前述第一固定工序中，可以利用用于固定第一半导体元件的第一粘接薄膜将前述第一半导体元件固定于前述被粘物。此时，优选还包括将前述第一半导体元件与前述被粘物利用接合线进行电连接的引线接合工序。
该制造方法中，在前述第一固定工序中，也可以利用倒装芯片连接将前述第一半导体元件固定于前述被粘物。
该制造方法中，通过还包括在前述第二半导体元件上固定与该第二半导体元件种类相同或种类不同的第三半导体元件的第三固定工序，能够进行半导体元件的多阶段层叠，能够制造高集成化的半导体装置。
该制造方法中，前述粘接薄膜的120℃下的熔融粘度优选为100Pa·S以上且3000Pa·S以下。由此，在利用该粘接薄膜将第二半导体元件固定于被粘物时，能够更容易地将第一半导体元件包埋于该粘接薄膜。需要说明的是，熔融粘度的测定方法依据实施例的记载。
本发明的第二实施方式还包括利用该半导体装置的制造方法得到的半导体装置。
附图说明
图1是示意性地示出本发明的一个实施方式的切割/芯片接合薄膜的截面图。
图2是示意性地示出本发明的其它实施方式的切割/芯片接合薄膜的截面图。
图3A是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图3B是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图3C是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图3D是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图3E是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图3F是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图3G是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图3H是示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
图4A是示意性地示出本发明的另一个实施方式的半导体装置的制造方法的一个工序的截面图。
图4B是示意性地示出本发明的另一个实施方式的半导体装置的制造方法的一个工序的截面图。
图4C是示意性地示出本发明的另一个实施方式的半导体装置的制造方法的一个工序的截面图。
图4D是示意性地示出本发明的另一个实施方式的半导体装置的制造方法的一个工序的截面图。
图5是示意性地示出切割半导体晶圆时切割刀片发生蛇行的截面图。
图6是图3F所示的第一半导体元件和第二半导体元件的部分透视俯视图。
附图标记说明
1 被粘物
2 半导体晶圆
3 粘合剂层
4 基材
5 切割薄膜
10 切割/芯片接合薄膜
11 第一半导体元件
12 第二半导体元件
13 第三半导体元件
21 第一粘接薄膜
22 粘接薄膜
23 第三粘接薄膜
31、32 接合线
100、200 半导体装置
D 切割刀片
T 粘接薄膜的厚度
T1 第一半导体元件的厚度
具体实施方式
针对本发明的实施方式，边参照附图边进行如下说明。其中，在部分或全部附图中，省略无需说明的部分，另外，存在为了易于说明而进行放大或缩小等来示出的部分。
《第一实施方式》
本发明的第一实施方式是一种切割/芯片接合薄膜，其具备：具有基材和在该基材上形成的粘合剂层的切割薄膜、以及
层叠在前述粘合剂层上的粘接薄膜，
前述粘接薄膜是用于包埋被固定在被粘物上的第一半导体元件并将与该第一半导体元件不同的第二半导体元件固定于被粘物的粘接薄膜(以下，也称为“包埋用粘接薄膜”)，
前述粘接薄膜与前述粘合剂层之间的剥离力为0.03N/20mm以上且0.2N/20mm以下。
〈实施方式1-1〉
<切割/芯片接合薄膜>
实施方式1-1中，如图1所示那样，以在如下的切割薄膜5上层叠有包埋用粘接薄膜22的切割/芯片接合薄膜10的方式为例进行以下说明。其中所述切割薄膜5是将粘合剂层3层叠在基材4上而成的。本实施方式中，说明利用引线接合连接来实现被粘物与第一半导体元件的电连接的方式。
切割/芯片接合薄膜10中，使粘接薄膜22与粘合剂层3之间的剥离力为0.03N/20mm以上且0.2N/20mm以下。上述剥离力的下限优选为0.15N/20mm以上、更优选为0.13N/20mm以上。另一方面，上述剥离力的上限优选为0.04N/20mm以上、更优选为0.05N/20mm以上。通过采用上述下限，在切割半导体晶圆2(参照图1)时即使切割刀片发生蛇行，也能够防止粘接薄膜与粘合剂层之间的剥离，进而能够防止水、切削屑等进入两者之间，高效地进行规定的切割。通过采用上述上限，能够容易地进行半导体芯片的拾取。需要说明的是，粘合剂层3为辐射线固化型粘合剂层且在未固化的状态下与粘接薄膜22进行了贴合时，未固化的粘合剂层3与粘接薄膜22之间的剥离力满足上述范围即可。另外，粘合剂层3为辐射线固化型粘合剂层且在已固化的状态下与粘接薄膜22进行了贴合时，已固化的粘合剂层3与粘接薄膜22之间的剥离力满足上述范围即可。
<粘接薄膜>
粘接薄膜的结构没有特别限定，例如可列举出仅由单层的粘接薄膜构成的粘接薄膜、使单层的粘接薄膜层叠而成的多层结构的粘接薄膜、在芯材料的单面或两面形成有粘接薄膜的多层结构的粘接薄膜等。此处，作为前述芯材料，可列举出薄膜(例如聚酰亚胺薄膜、聚酯薄膜、聚对苯二甲酸乙二醇酯薄膜、聚萘二甲酸乙二醇酯薄膜、聚碳酸酯薄膜等)、用玻璃纤维或塑料制无纺纤维进行了强化的树脂基板、硅基板或玻璃基板等。另外，也可以以将粘接薄膜与切割片制成一体而成的一体型薄膜的形式来使用。
粘接薄膜为具有粘接功能的层，作为其构成材料，可列举出将热塑性树脂与热固性树脂组合使用的材料。另外，热塑性树脂也可以单独使用。
(热塑性树脂)
作为前述热塑性树脂，可列举出天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、6-尼龙、6,6尼龙等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET、PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂或者氟树脂等。这些热塑性树脂可以单独或组合使用两种以上来使用。这些热塑性树脂之中，特别优选为离子性杂质少、耐热性高、能够确保半导体元件的可靠性的丙烯酸类树脂。
作为前述丙烯酸类树脂，没有特别限定，可列举出以具有碳数30以下、尤其是碳数4～18的直链或支链烷基的丙烯酸或甲基丙烯酸的酯中的一种或两种以上作为成分的聚合物等。作为前述烷基，例如可列举出甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、环己基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、月桂基、十三烷基、十四烷基、硬脂基、十八烷基、或者二十烷基等。
另外，作为形成前述聚合物的其它单体，没有特别限定，例如可列举出丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸或巴豆酸等各种含羧基单体；马来酸酐或衣康酸酐等各种酸酐单体；(甲基)丙烯酸-2-羟乙酯、(甲基)丙烯酸-2-羟丙酯、(甲基)丙烯酸-4-羟丁酯、(甲基)丙烯酸-6-羟己酯、(甲基)丙烯酸-8-羟辛酯、(甲基)丙烯酸-10-羟癸酯、(甲基)丙烯酸-12-羟基月桂酯或者丙烯酸(4-羟甲基环己基)-甲酯等各种含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺基丙酯或者(甲基)丙烯酰氧基萘磺酸等各种含磺酸基单体；或者2-羟乙基丙烯酰基磷酸酯等各种含磷酸基单体。
(热固性树脂)
作为前述热固性树脂，可列举出酚醛树脂、氨基树脂、不饱和聚酯树脂、环氧树脂、聚氨酯树脂、有机硅树脂、或者热固性聚酰亚胺树脂等。这些树脂可以单独或组合使用两种以上来使用。特别优选为会腐蚀半导体元件的离子性杂质等的含量少的环氧树脂。另外，作为环氧树脂的固化剂，优选为酚醛树脂。
关于前述环氧树脂，只要是作为粘接剂组合物常用的环氧树脂就没有特别限定，例如可使用双酚A型、双酚F型、双酚S型、溴化双酚A型、氢化双酚A型、双酚AF型，联苯型、萘型、芴型、苯酚酚醛清漆型、邻甲酚酚醛清漆型、三羟苯基甲烷型、四羟苯基乙烷型等的二官能环氧树脂或多官能环氧树脂、或者乙内酰脲型、异氰脲酸三缩水甘油酯型或缩水甘油胺型等的环氧树脂。它们可以单独或组合使用两种以上来使用。这些环氧树脂之中，特别优选为酚醛清漆型环氧树脂、联苯型环氧树脂、三羟苯基甲烷型树脂或者四羟苯基乙烷型环氧树脂。这是因为，这些环氧树脂富有与作为固化剂的酚醛树脂的反应性，耐热性等优异。
进而，前述酚醛树脂作为前述环氧树脂的固化剂发挥作用，例如可列举出苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂、壬基苯酚酚醛清漆树脂等酚醛清漆型酚醛树脂；甲阶型酚醛树脂、聚对氧苯乙烯等聚氧苯乙烯等。这些可以单独或组合使用两种以上来使用。这些酚醛树脂之中，特别优选为苯酚酚醛清漆树脂、苯酚芳烷基树脂。这是因为能够提高半导体装置的连接可靠性。
关于前述环氧树脂与酚醛树脂的配混比例，例如以相对于前述环氧树脂成分中的环氧基1当量，酚醛树脂中的羟基为0.5～2.0当量的方式进行配混是适宜的。更适宜为0.8～1.2当量。即，这是因为，两者的配混比例偏离前述范围时，无法进行充分的固化反应，环氧树脂固化物的特性容易劣化。
需要说明的是，本实施方式中，特别优选为包含环氧树脂、酚醛树脂以及丙烯酸类树脂的粘接薄膜。这些树脂的离子性杂质少、耐热性高，因此能够确保半导体元件的可靠性。关于此时的适宜配混比，相对于100重量份丙烯酸类树脂成分，环氧树脂与酚醛树脂的混合量为100～1300重量份。
(交联剂)
关于本实施方式的粘接薄膜，为了使其预先进行某种程度的交联，在制作时，可以预先添加会与聚合物的分子链末端的官能团等反应的多官能性化合物作为交联剂。由此，能够提高高温下的粘接特性、实现耐热性的改善。
作为前述交联剂，可以采用现有公知的交联剂。尤其是，更优选为甲苯二异氰酸酯、二苯基甲烷二异氰酸酯、对苯二异氰酸酯、1,5-萘二异氰酸酯、多元醇与二异氰酸酯的加成物等多异氰酸酯化合物。作为交联剂的添加量，相对于100重量份前述聚合物，通常优选为0.05～7重量份。交联剂的量多于7重量份时，粘接力会降低，因而不优选。另一方面，少于0.05重量份时，内聚力不足，因而不优选。另外，也可以与这样的多异氰酸酯化合物一同，根据需要而一并含有环氧树脂等其它多官能性化合物。
(无机填充剂)
另外，本实施方式的粘接薄膜可根据其用途而适当配混无机填充剂。配混无机填充剂能够赋予导电性、提高导热性、调节弹性模量等。作为前述无机填充剂，例如可列举出由二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、碳化硅、氮化硅等陶瓷类、铝、铜、银、金、镍、铬、锡、锌、钯、焊料等金属、或合金类、其它碳等形成的各种无机粉末。这些可以单独或者组合使用两种以上来使用。其中，适宜使用二氧化硅、特别适宜使用熔融二氧化硅。另外，通过添加由铝、铜、银、金、镍、铬、锡、锌等形成的导电性微粒而制成导电性粘接薄膜，能够抑制静电的发生。需要说明的是，无机填充剂的平均粒径优选在0.1～80μm的范围内。
前述无机填充剂的含量优选相对于组成粘接薄膜的成分(不包括溶剂)的总重量设定为10～80重量％、更优选为20～60重量％。
(热固化催化剂)
作为粘接薄膜的构成材料，可以使用热固化催化剂。作为其含量，在粘接薄膜包含丙烯酸类树脂、环氧树脂以及酚醛树脂的情况下，相对于100重量份丙烯酸类树脂成分优选为0.01～3重量份、更优选为0.05～1重量份。通过使含量为上述下限以上，能够使在芯片接合时未发生反应的环氧基彼此在后续工序中聚合，从而使该未反应的环氧基减少乃至消失。其结果，能够制造使半导体元件粘接固定在被粘物上而不会剥离的半导体装置。另一方面，通过使配混比例为上述上限以下，能够防止固化阻碍的发生。
作为前述热固化催化剂，没有特别限定，例如可列举出咪唑系化合物、三苯基膦系化合物、胺系化合物、三苯基硼烷系化合物、三卤代硼烷系化合物等。它们可以单独或组合使用两种以上来使用。
作为前述咪唑系化合物，可列举出2-甲基咪唑(商品名：2MZ)、2-十一烷基咪唑(商品名：C11Z)、2-十七烷基咪唑(商品名：C17Z)、1，2-二甲基咪唑(商品名：1.2DMZ)、2-乙基-4-甲基咪唑(商品名：2E4MZ)、2-苯基咪唑(商品名：2PZ)、2-苯基-4-甲基咪唑(商品名：2P4MZ)、1-苄基-2-甲基咪唑(商品名：1B2MZ)、1-苄基-2-苯基咪唑(商品名：1B2PZ)、1-氰基乙基-2-甲基咪唑(商品名：2MZ-CN)、1-氰基乙基-2-十一烷基咪唑(商品名：C11Z-CN)、1-氰基乙基-2-苯基咪唑鎓偏苯三酸盐(商品名：2PZCNS-PW)、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪(商品名：2MZ-A)、2,4-二氨基-6-[2’-十一烷基咪唑基-(1’)]-乙基-均三嗪(商品名：C11Z-A)、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪(商品名：2E4MZ-A)、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异氰脲酸加成物(商品名：2MA-OK)、2-苯基-4,5-二羟基甲基咪唑(商品名：2PHZ-PW)、2-苯基-4-甲基-5-羟基甲基咪唑(商品名：2P4MHZ-PW)等(均为四国化成工业株式会社制造)。
作为前述三苯基膦系化合物，没有特别限定，例如可列举出三苯基膦、三丁基膦、三(对甲基苯基)膦、三(壬基苯基)膦、二苯基甲苯基膦等三有机基膦、四苯基溴化鏻(商品名：TPP-PB)、甲基三苯基溴化鏻(商品名：TPP-MB)、甲基三苯基氯化鏻(商品名：TPP-MC)、甲氧基甲基三苯基鏻(商品名：TPP-MOC)、苄基三苯基氯化鏻(商品名：TPP-ZC)等(均为北兴化学工业株式会社制造)。另外，作为前述三苯基膦系化合物，优选对环氧树脂实质上显示非溶解性。对环氧树脂为非溶解性时，能够抑制热固化过度地推进。作为具有三苯基膦结构且对环氧树脂实质上显示非溶解性的热固化催化剂，例如可例示出甲基三苯基鏻(商品名：TPP-MB)等。需要说明的是，前述“非溶解性”是指包含三苯基膦系化合物的热固化催化剂对于包含环氧树脂的溶剂为不溶性，更详细而言，是指在10～40℃的温度范围内不会溶解10重量％以上。
作为前述三苯基硼烷系化合物，没有特别限定，例如可列举出三(对甲基苯基)膦等。另外，作为三苯基硼烷系化合物，还包括具有三苯基膦结构的化合物。作为该具有三苯基膦结构和三苯基硼烷结构的化合物，没有特别限定，例如可列举出四苯基鏻四苯基硼酸盐(商品名：TPP-K)、四苯基鏻四对甲苯基硼酸盐(商品名：TPP-MK)、苄基三苯基鏻四苯基硼酸盐(商品名：TPP-ZK)、三苯基膦三苯基硼烷(商品名：TPP-S)等(均为北兴化学工业株式会社制造)。
作为前述氨基系化合物，没有特别限定，例如可列举出单乙醇胺三氟硼酸酯(Stella Chemifa Corporation制造)、双氰胺(Nacalai Tesque,Inc.制造)等。
作为前述三卤代硼烷系化合物，没有特别限定，例如可列举出三氯硼烷等。
(其它添加剂)
需要说明的是，本实施方式的粘接薄膜中，除了前述无机填充剂之外，还可以根据需要适当配混其它添加剂。作为其它添加剂，例如可列举出阻燃剂、硅烷偶联剂或者离子捕获剂等。
作为前述阻燃剂，例如可列举出三氧化锑、五氧化锑、溴化环氧树脂等。这些可以单独或者组合使用两种以上来使用。
作为前述硅烷偶联剂，例如可列举出β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。这些化合物可以单独或者组合使用两种以上来使用。
作为前述离子捕获剂，例如可列举出水滑石类、氢氧化铋等。它们可以单独或者组合使用两种以上来使用。
热固化前的粘接薄膜的25℃下的储能模量优选为10MPa以上且10000MPa以下，更优选为50MPa以上且7000MPa以下，进一步优选为100MPa以上且5000MPa以下。通过采用上述上限，能够对于半导体晶圆发挥良好的粘接性。同时，通过采用上述下限，能够防止切割后的相邻的粘接薄膜彼此的再粘接。通过这样地使25℃下的储能模量为上述范围，能够使作为粘接薄膜的粘接性和拾取性变得良好。
需要说明的是，储能模量的测定方法按照以下步骤来进行。对于热固化前的粘接薄膜，使用粘弹性测定装置(Rheometric Scientific,Inc.制造，型号：RSA-II)来测定25℃下的储能模量。更详细而言，通过将粘接薄膜切断而使样品尺寸为长30mm×宽10mm，将测定试样安装于薄膜拉伸测定用夹具，在-30～100℃的温度区域中在频率1.0Hz、应变0.025％、升温速度10℃/分钟的条件下测定，读取25℃下的测定值，从而求出。
粘接薄膜22的120℃下的剪切速度50s-1下的熔融粘度优选为50Pa·s以上且500Pa·s以下。上述熔融粘度的下限更优选为60Pa·s以上、进一步优选为70Pa·s以上。上述熔融粘度的上限更优选为400Pa·s以下、进一步优选为300Pa·s以下。通过采用上述上限，在利用该粘接薄膜将第二半导体元件固定于被粘物时，能够提高该粘接薄膜对被粘物的表面结构的追随性、提高包埋用粘接薄膜与被粘物的密合性。其结果，能够防止半导体装置中产生空隙，能够制造可靠性高的半导体装置。同时，通过采用上述下限，在利用该粘接薄膜将第二半导体元件固定于被粘物时，能够减少俯视来看粘接薄膜从第二半导体元件的区域中的突出。
需要说明的是，热固化前的粘接薄膜的120℃下的剪切速度50s-1下的熔融粘度的测定方法如下所示。即，使用流变仪(HAAKE公司制造、RS-1)利用平行板法来测定。由粘接薄膜采集0.1g试样，将其投加至预先以120℃加热的板上。将剪切速度设定为50s-1，将从测定开始起300秒后的值记作熔融粘度。板间的间隙设为0.1mm。
<切割薄膜>
作为上述切割薄膜，例如可列举出在基材4上层叠有粘合剂层3的切割薄膜。粘接薄膜22层叠在粘合剂层3上。另外，如图2所示那样，也可以是仅在半导体晶圆贴附部分22a(参照图1)形成有粘接薄膜22’的结构。
(基材)
上述基材4作为切割/芯片接合薄膜10、10’的强度母体。例如可列举出低密度聚乙烯、直链状聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、无规共聚聚丙烯、嵌段共聚聚丙烯、均聚聚丙烯、聚丁烯、聚甲基戊烯等聚烯烃、乙烯-乙酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚酰亚胺、聚醚酰亚胺、聚酰胺、全芳香族聚酰胺、聚苯硫醚、芳纶(纸)、玻璃、玻璃布、氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素系树脂、有机硅树脂、金属(箔)、纸等。粘合剂层3为紫外线固化型时，基材4优选对紫外线具有透射性。
另外，作为基材4的材料，可列举出上述树脂的交联体等聚合物。上述塑料薄膜可以未拉伸地使用，也可以根据需要使用实施了单轴或双轴拉伸处理的塑料薄膜。利用通过拉伸处理等而赋予了热收缩性的树脂片时，通过在切割后使该基材4热收缩而降低粘合剂层3与粘接薄膜22的粘接面积，能够实现半导体芯片的回收的容易化。
为了提高与相邻的层的密合性、保持性等，基材4的表面可以实施惯用的表面处理，例如铬酸处理、臭氧暴露、火焰暴露、高压电击暴露、离子化辐射线处理等化学处理或物理处理；利用底涂剂(例如后述的粘合物质)的涂布处理。
基材4可以适当地选择种类相同或不同种类的基材来使用，根据需要也可以使用将多种共混而成的材料。另外，为了对基材4赋予抗静电能力，可以在上述基材1上设置由金属、合金、它们的氧化物等构成的厚度为左右的导电性物质的蒸镀层。基材4也可以是单层或两种以上的多层。
对基材4的厚度没有特别限定，可以适当确定，通常为5～200μm左右。
需要说明的是，可以在不损害本发明效果等的范围内在基材4中包含各种添加剂(例如着色剂、填充剂、增塑剂、防老剂、抗氧化剂、表面活性剂、阻燃剂等)。
(粘合剂层)
用于形成粘合剂层3的粘合剂只要能够以可剥离粘接薄膜3的方式进行控制就没有特别限定。例如可以使用丙烯酸类粘合剂、橡胶类粘合剂等通常的压敏性粘接剂。作为上述压敏性粘接剂，从半导体晶圆、玻璃等怕污染的电子部件的利用超纯水、醇等有机溶剂的清洁清洗性等方面出发，优选以丙烯酸类聚合物为基础聚合物的丙烯酸类粘合剂。
作为上述丙烯酸类聚合物，可列举出将丙烯酸酯用作主要单体成分的物质。作为上述丙烯酸酯，例如可列举出将(甲基)丙烯酸烷基酯(例如甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷基酯、十二烷基酯、十三烷基酯、十四烷基酯、十六烷基酯、十八烷基酯、二十烷基酯等烷基的碳数为1～30、特别是碳数为4～18的直链状或支链状的烷基酯等)和(甲基)丙烯酸环烷基酯(例如环戊酯、环己酯等)中的一种或两种以上用作单体成分的丙烯酸类聚合物等。需要说明的是，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯，本发明的(甲基)均为相同的意义。
出于内聚力、耐热性等的改性的目的，上述丙烯酸类聚合物可以根据需要包含对应于能够与上述(甲基)丙烯酸烷基酯或环烷基酯共聚的其它单体成分的单元。作为这样的单体成分，例如可列举出丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基单体；马来酸酐、衣康酸酐等酸酐单体；(甲基)丙烯酸-2-羟乙酯、(甲基)丙烯酸-2-羟丙酯、(甲基)丙烯酸-4-羟丁酯、(甲基)丙烯酸-6-羟己酯、(甲基)丙烯酸-8-羟辛酯、(甲基)丙烯酸-10-羟癸酯、(甲基)丙烯酸-12-羟基月桂酯、(甲基)丙烯酸(4-羟基甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺基丙酯、(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；2-羟乙基丙烯酰磷酸酯等含磷酸基单体；丙烯酰胺、丙烯腈等。这些能够共聚的单体成分可以使用一种或两种以上。这些能够共聚的单体的用量优选为全部单体成分的40重量％以下。
进而，为了进行交联，上述丙烯酸类聚合物也可以根据需要包含多官能性单体等作为共聚用单体成分。作为这样的多官能性单体，例如可列举出己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能性单体也可以使用一种或两种以上。从粘合特性等方面出发，多官能性单体的用量优选为全部单体成分的30重量％以下。
上述丙烯酸类聚合物可以通过使单一单体或两种以上的单体混合物聚合而得到。聚合也可以以溶液聚合、乳液聚合、本体聚合、悬浮聚合等中的任意方式来进行。从防止对清洁的被粘物的污染等的方面出发，优选低分子量物质的含量少。从这一点出发，丙烯酸类聚合物的数均分子量优选为30万以上、进一步优选为40万～300万左右。
另外，在上述粘合剂中，为了提高作为基础聚合物的丙烯酸类聚合物等的数均分子量，也可以适当采用外部交联剂。作为外部交联方法的具体手段，可列举出：添加多异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺系交联剂等所谓的交联剂并使其反应的方法。使用外部交联剂时，其用量根据其与要交联的基础聚合物的平衡、进而根据作为粘合剂的使用用途来适当确定。通常优选的是，相对于100重量份上述基础聚合物，配混10重量份左右以下、进而0.1～10重量份。进而，在粘合剂中，根据需要，除了上述成分之外，也可以使用现有公知的各种赋粘剂、防老剂等添加剂。
粘合剂层3可以利用辐射线固化型粘合剂来形成。辐射线固化型粘合剂可以通过照射紫外线等辐射线而使交联度增加、使其粘合力容易地降低。例如，通过仅对图2所示的粘合剂层3的部分3a照射辐射线，能够设置其与其它部分3b的粘合力之差。
另外，通过与粘接薄膜22’相匹配地使辐射线固化型粘合剂层3固化，能够容易地形成粘合力显著降低的部分3a。由于粘接薄膜22’贴附于固化而粘合力降低的部分3a，因此部分3a与粘接薄膜22’的界面具备在拾取时会容易地剥离的性质。另一方面，未照射辐射线的部分具有充分的粘合力，形成部分3b。
如上所述，在图1所示的切割/芯片接合薄膜10的粘合剂层3中，由未固化的辐射线固化型粘合剂形成的上述部分3b与粘接薄膜22粘合，能够确保切割时的保持力。像这样，辐射线固化型粘合剂能够使粘接/剥离的平衡良好地支撑用于将半导体芯片固定在基板等被粘物上的粘接薄膜22。在图2所示的切割/芯片接合薄膜10’的粘合剂层3中，上述部分3b可以固定晶圆环。
辐射线固化型粘合剂可以无特别限制地使用具有碳-碳双键等辐射线固化性的官能团且显示粘合性的粘合剂。作为辐射线固化型粘合剂，例如可例示出在上述丙烯酸类粘合剂、橡胶类粘合剂等通常的压敏性粘合剂中配混辐射线固化性的单体成分、低聚物成分而成的添加型辐射线固化性粘合剂。
作为所配混的辐射线固化性的单体成分，例如可列举出氨基甲酸酯低聚物、氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯等。另外，辐射线固化性的低聚物成分可列举出氨基甲酸酯系、聚醚系、聚酯系、聚碳酸酯系、聚丁二烯系等各种低聚物，其重均分子量在100～30000左右的范围内是适当的。辐射线固化性的单体成分、低聚物成分的配混量可以根据上述粘合剂层的种类来适当确定能够降低粘合剂层的粘合力的量。通常，相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为5～500重量份、优选为40～150重量份左右。
另外，作为辐射线固化型粘合剂，除了上述说明的添加型辐射线固化性粘合剂之外，还可列举出使用了在聚合物侧链或主链中或者在主链末端具有碳-碳双键的聚合物作为基础聚合物的内置型辐射线固化性粘合剂。内置型辐射线固化性粘合剂不需要含有或不大量含有属于低分子成分的低聚物成分等，因此，低聚物成分等不会经时地在粘合剂层中移动，能够形成层结构稳定的粘合剂层，故而优选。
上述具有碳-碳双键的基础聚合物可以没有特别限制地使用具有碳-碳双键且具有粘合性的聚合物。作为这样的基础聚合物，优选以丙烯酸类聚合物作为基本骨架。作为丙烯酸类聚合物的基本骨架，可列举出上述例示出的丙烯酸类聚合物。
对向上述丙烯酸类聚合物中导入碳-碳双键的方法没有特别限定，可以采用各种方法，从分子设计的方面来看，将碳-碳双键导入聚合物侧链是容易的。例如可列举出如下方法：预先使丙烯酸类聚合物与具有官能团的单体进行共聚，然后使具有能够与该官能团反应的官能团和碳-碳双键的化合物在维持碳-碳双键的辐射线固化性的状态下进行缩合或加成反应的方法。
作为这些官能团的组合的例子，可列举出羧酸基与环氧基、羧酸基与氮丙啶基、羟基与异氰酸酯基等。这些官能团的组合之中，从追踪反应的容易程度出发，羟基与异氰酸酯基的组合是适宜的。另外，只要是通过这些官能团的组合而生成上述具有碳-碳双键的丙烯酸类聚合物这样的组合，则官能团可以在丙烯酸类聚合物和上述化合物中的任一侧，但在上述的优选组合中，丙烯酸类聚合物具有羟基且上述化合物具有异氰酸酯基的情况是适宜的。此时，作为具有碳-碳双键的异氰酸酯化合物，例如可列举出甲基丙烯酰基异氰酸酯、2-甲基丙烯酰氧基乙基异氰酸酯、间异丙烯基-α,α-二甲基苄基异氰酸酯等。另外，作为丙烯酸类聚合物，可以使用将上述例示的含羟基单体、2-羟乙基乙烯基醚、4-羟丁基乙烯基醚、二乙二醇单乙烯基醚的醚系化合物等共聚而成的聚合物。
上述内置型辐射线固化性粘合剂可以单独使用上述具有碳-碳双键的基础聚合物(尤其是丙烯酸类聚合物)，也可以以不会使特性恶化的水平配混上述辐射线固化性的单体成分、低聚物成分。辐射线固化性的低聚物成分等通常相对于100重量份基础聚合物为30重量份的范围内，优选为0～10重量份的范围。
上述辐射线固化型粘合剂在利用紫外线等进行固化时含有光聚合引发剂是优选的。作为光聚合引发剂，例如可列举出4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)酮、α-羟基-α,α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯甲酮等α-酮醇系化合物；甲氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、2,2-二乙氧基苯乙酮、2-甲基-1-[4-(甲硫基)-苯基]-2-吗啉代丙烷-1-酮等苯乙酮系化合物；苯偶姻乙醚、苯偶姻异丙醚、茴香偶姻甲醚等苯偶姻醚系化合物；苯偶酰二甲基缩酮等缩酮系化合物；2-萘磺酰氯等芳香族磺酰氯系化合物；1-苯基-1,2-丙二酮-2-(O-乙氧基羰基)肟等光活性肟系化合物；二苯甲酮、苯甲酰基苯甲酸、3,3’-二甲基-4-甲氧基二苯甲酮等二苯甲酮系化合物；噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2,4-二甲基噻吨酮、异丙基噻吨酮、2,4-二氯噻吨酮、2,4-二乙基噻吨酮、2,4-二异丙基噻吨酮等噻吨酮系化合物；樟脑醌；卤代酮；酰基氧化膦；酰基膦酸酯等。光聚合引发剂的配混量相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为0.05～20重量份左右。
利用辐射线固化型粘合剂形成粘合剂层3时，优选的是，以部分3a的粘合力<部分3b的粘合力的方式对粘合剂层3的一部分照射辐射线。图2的切割/芯片接合薄膜中，例如在针对作为被粘物的SUS304板(#2000研磨)的关系中，达到部分3a的粘合力<部分3b的粘合力。
作为在上述粘合剂层3中形成上述部分3a的方法，可列举出：在基材4上形成辐射线固化型粘合剂层3后，对上述部分3a局部照射辐射线而使其固化的方法。局部的辐射线照射可以隔着形成了与部分3b等相对应的图案的光掩模来进行，所述部分3b是除了与半导体晶圆贴附部分22a相对应的粘合剂层3的部分3a以外的部分。另外，可列举出点状地照射紫外线而使其固化的方法等。辐射线固化型粘合剂层3的形成可以通过将设置在隔离膜上的辐射线固化型粘合剂层3转印到基材4上来进行。局部的辐射线固化也可以对设置在隔离膜上的辐射线固化型粘合剂层3进行。
另外，利用辐射线固化型粘合剂来形成粘合剂层3时，使用对基材4的至少单面的、除与半导体晶圆贴附部分22a相对应的部分3a以外的部分的全部或一部分进行了遮光的基材4，在形成辐射线固化型粘合剂层3后对其照射辐射线，使与半导体晶圆贴附部分22a相对应的部分3a固化，从而能够形成粘合力得以降低的上述部分3a。作为遮光材料，可以在支撑薄膜上通过印刷、蒸镀等来制作能够成为光掩模的材料。根据该制造方法，能够高效地制造本发明的切割/芯片接合薄膜10。
需要说明的是，在照射辐射线时，在发生因氧气引起的固化抑制的情况下，理想的是，用某种方法从辐射线固化型粘合剂层3的表面隔绝氧气(空气)。例如可列举出：将上述粘合剂层3的表面用隔离膜覆盖的方法、在氮气气氛中进行紫外线等辐射线的照射的方法等。
对粘合剂层3的厚度没有特别限定，从防止芯片切断面的缺损、粘接层的固定保持的兼顾性等观点出发，优选为1～50μm左右。优选为2～30μm、进一步优选为5～25μm。
需要说明的是，可以在不损害本发明效果等的范围内在粘合剂层3中包含各种添加剂(例如着色剂、增稠剂、增量剂、填充剂、赋粘剂、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
(粘接薄膜的制造方法)
本实施方式的粘接薄膜例如如下制作。首先，制备粘接薄膜形成用粘接剂组合物。作为制备方法，没有特别限定，例如将粘接薄膜的项中说明的热固性树脂、热塑性树脂、其它添加剂等投入至容器内，使其溶解于有机溶剂中，搅拌至达到均匀，从而能够以粘接剂组合物溶液的形式获得。
作为上述有机溶剂，只要是能够将构成粘接薄膜的成分均匀地溶解、混炼或分散的有机溶剂就没有限制，可以使用现有公知的有机溶剂。作为这样的溶剂，例如可列举出二甲基甲酰胺、二甲基乙酰胺、N-甲基吡咯烷酮、丙酮、甲乙酮、环己酮等酮系溶剂、甲苯、二甲苯等。从干燥速度快、能够廉价获取的方面出发，优选使用甲乙酮、环己酮等。
将上述那样制备的粘接剂组合物溶液以达到规定厚度的方式涂布在隔离膜上而形成涂布膜后，使该涂布膜在规定条件下干燥。作为隔离膜，可以使用聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯、用氟系剥离剂、长链烷基丙烯酸酯系剥离剂等剥离剂进行了表面涂布的塑料薄膜、纸等。另外，作为涂布方法，没有特别限定，例如可列举出辊涂、丝网涂覆、凹版涂覆等。另外，作为干燥条件，例如可以在干燥温度70～160℃、干燥时间1～5分钟的范围下进行。由此，能够获得本实施方式的粘接薄膜。
(切割/芯片接合薄膜的制造方法)
切割/芯片接合薄膜10、10’例如可以通过分别制作切割薄膜和粘接薄膜，并在最后将它们贴合来制作。具体而言，可以按照以下那样的步骤来制作。
首先，基材4可以利用现有公知的制膜方法来制膜。作为该制膜方法，例如可例示出压延制膜法、在有机溶剂中的流延法、在密闭体系中的吹胀挤出法、T模具挤出法、共挤出法、干式层压法等。
接着，制备粘合剂层形成用粘合剂组合物。粘合剂组合物中配混有在粘合剂层的项中说明那样的树脂、添加物等。将所制备的粘合剂组合物涂布在基材4上而形成涂布膜后，使该涂布膜在规定条件下干燥(根据需要使其加热交联)，形成粘合剂层3。作为涂布方法，没有特别限定，例如可列举出辊涂、丝网涂覆、凹版涂覆等。另外，作为干燥条件，例如在干燥温度80～150℃、干燥时间0.5～5分钟的范围内进行。另外，也可以在隔离膜上涂布粘合剂组合物而形成涂布膜后，以上述干燥条件使涂布膜干燥来形成粘合剂层3。其后，将粘合剂层3与隔离膜一起贴合在基材4上。由此来制作具备基材4和粘合剂层3的切割薄膜。
接着，从切割薄膜上剥离隔离膜，以粘接薄膜与粘合剂层成为贴合面的方式来贴合两者。贴合例如可以通过压接来进行。此时，层压温度没有特别限定，例如优选为30～50℃、更优选为35～45℃。另外，线压没有特别限定，例如优选为0.1～20kgf/cm、更优选为1～10kgf/cm。接着，剥离粘接薄膜上的隔离膜，从而能够得到本实施方式的切割/芯片接合薄膜。
<半导体装置的制造方法>
本实施方式的半导体装置的制造方法中，经过第一固定工序和第一引线接合工序，预先准备安装(固定)有至少一个第一半导体元件的被粘物(被粘物准备工序)，对于该第一半导体元件，利用经过切割和拾取的粘接薄膜将前述第一半导体元件包埋并且将与前述第一半导体元件不同的第二半导体元件固定于前述被粘物。图3A～图3H是分别示意性地示出本发明的一个实施方式的半导体装置的制造方法的一个工序的截面图。
(第一固定工序)
如图3A所示那样，在第一固定工序中，将至少1个第一半导体元件11固定在被粘物1上。第一半导体元件11夹着第一粘接薄膜21而被固定于被粘物1。图3A中，第一半导体元件11仅示出了1个，但也可以根据目标半导体装置的规格而将2个、3个、4个或5个以上的多个第一半导体元件11固定于被粘物1。
(第一半导体元件)
作为第一半导体元件11，只要是与层叠于第2阶的半导体元件(第二半导体元件12；参照图3F)相比俯视尺寸小的元件，就没有特别限定，例如可适合地使用作为半导体元件的一种的控制器、存储芯片、逻辑芯片。控制器控制所层叠的各半导体元件的动作，因此通常连接有多条线。半导体封装体的通信速度受到线长的影响，但本实施方式中，第一半导体元件11被固定于被粘物1并位于最下阶，因此能够缩短线长，由此即使增加半导体元件的层叠数，也能够抑制半导体封装体(半导体装置)的通信速度的降低。
第一半导体元件11的厚度没有特别限定，但通常大多为100μm以下。另外，随着近年来的半导体封装体的薄型化，也逐渐使用75μm以下、进而50μm以下的第一半导体元件11。
(被粘物)
作为被粘物1，可列举出基板、引线框、其它半导体元件等。作为基板，可以使用印刷电路基板等现有公知的基板。另外，作为前述引线框，可以使用Cu引线框、42合金(Alloy)引线框等金属引线框、由玻璃环氧、BT(双马来酰亚胺-三嗪)、聚酰亚胺等形成的有机基板。但是，本实施方式不限定于此，还包含能够固定半导体元件并与半导体元件电连接而使用的电路基板。
(第一粘接薄膜)
作为第一粘接薄膜21，可以使用前述包埋用粘接薄膜，也可以使用现有公知的半导体元件固定用粘接薄膜。其中，使用包埋用粘接薄膜时，第一粘接薄膜21不需要包埋半导体元件，因此也可将厚度减薄至5μm～60μm左右来使用。
(固定方法)
如图3A所示那样，夹着第一粘接薄膜21将第一半导体元件11芯片接合于被粘物1。作为将第一半导体元件11固定在被粘物1上的方法，例如可列举出：在被粘物1上层叠第一粘接薄膜21后，在该第一粘接薄膜21上以引线接合面成为上侧的方式层叠第一半导体元件11的方法。另外，也可以将预先贴附有第一粘接薄膜21的第一半导体元件11配置在被粘物1上来进行层叠。
第一粘接薄膜21为半固化状态，因此将第一粘接薄膜21载置在被粘物1上后，在规定条件下进行热处理，从而使第一粘接薄膜21热固化，使第一半导体元件11固定在被粘物1上。进行热处理时的温度优选以100～200℃进行、更优选在120℃～180℃的范围内进行。另外，热处理时间优选以0.25～10小时来进行、更优选以0.5～8小时来进行。
(第一引线接合工序)
第一引线接合工序是利用接合线31将被粘物1的端子部(例如内部引线)的前端与第一半导体元件11上的电极焊盘(未图示)电连接的工序(参照图3B)。作为接合线31，例如可以使用金线、铝线或铜线等。在进行引线接合时的温度为80～250℃、优选为80～220℃的范围内进行。另外，关于其加热时间，进行数秒～数分钟。线连接通过在加热至前述温度范围内的状态下、组合使用由超声波得到的振动能量和由施加压力得到的压接能量而进行。
(晶圆贴合工序)
另外，如图3C所示那样，在切割/芯片接合薄膜10中的包埋用粘接薄膜22上压接半导体晶圆2，使其粘接保持来固定(贴合工序)。本工序边利用压接辊等按压手段按压边进行。
(切割工序)
接着，如图3D所示那样，进行半导体晶圆2的切割。由此，将半导体晶圆2切断至规定的尺寸来进行单片化，从而制造半导体芯片12(切割工序)。本实施方式的切割/芯片接合薄膜10中，由于使粘接薄膜22与粘合剂层3之间的剥离力为规定范围，因此即使发生切割刀片的蛇行，也能够防止粘接薄膜22与粘合剂层3之间的剥离，能够始终良好地进行切割。
切割例如从半导体晶圆2的电路面侧按照常规方法来进行。另外，在本工序中，例如可以采用切入至切割薄膜5为止的被称为全切(full cut)的切断方式等。作为本工序中使用的切割装置，没有特别限定，可以使用现有公知的装置。另外，半导体晶圆被切割/芯片接合薄膜10粘接固定，因此能够抑制芯片缺损、芯片飞散，并且还能够抑制半导体晶圆2的破损。另外，由于使用了包埋用粘接薄膜22，因此能够防止切割后的再粘接，能够良好地进行接下来的拾取工序。
(拾取工序)
如图3E所示那样，为了剥离被粘接固定于切割/芯片接合薄膜10的半导体芯片12，与包埋用粘接薄膜22一起进行半导体芯片12的拾取(拾取工序)。作为拾取的方法，没有特别限定，可以采用现有公知的各种方法。例如可列举出：用针从基材4侧将各个半导体芯片12顶起，并用拾取装置拾取被顶起的半导体芯片12的方法等。
此处，关于拾取，在粘合剂层3为辐射线(紫外线)固化型且预先以某种程度进行了固化的粘合剂层3上贴合有粘接薄膜22的情况下，可以直接进行拾取工序。在粘合剂层3为辐射线(紫外线)固化型且直至拾取工序为止未进行固化的情况下，在向该粘合剂层3照射紫外线后进行。由此，粘合剂层3对粘接薄膜22的粘合力降低，半导体芯片12变得容易剥离。其结果，能够进行拾取而不会损伤半导体芯片。对照射紫外线时的照射强度、照射时间等条件没有特别限定，适当根据需要进行设定即可。另外，作为用于照射紫外线的光源，可以使用高压汞灯、微波激发型灯、化学灯等。
(第二固定工序)
第二固定工序中，借助与第二半导体元件12一起拾取的包埋用粘接薄膜22，包埋另行固定在被粘物1上的第一半导体元件11，并将与前述第一半导体元件11不同的第二半导体元件12固定于前述被粘物1(参照图3F)。包埋用粘接薄膜22具有比前述第一半导体元件11的厚度T1更厚的厚度T。本实施方式中，前述被粘物1与前述第一半导体元件11的电连接通过引线接合连接来达成，因此优选使前述厚度T与前述厚度T1之差为40μm以上且260μm以下。前述厚度T与前述厚度T1之差的下限优选为40μm以上，更优选为50μm以上，进一步优选为60μm以上。另外，前述厚度T与前述厚度T1之差的上限优选为260μm以下，更优选为200μm以下，进一步优选为150μm以下。由此，能够实现半导体装置整体的薄型化，并且防止第一半导体元件11与第二半导体元件12的接触且将第一半导体元件11整体包埋在包埋用粘接薄膜22的内部，能够将作为控制器的第一半导体元件11固定在被粘物1上(即固定在线长达到最短的最下阶)。
包埋用粘接薄膜22的厚度T以能够包埋第一半导体元件11的方式考虑第一半导体元件11的厚度T1和线突出量来适当设定即可，其下限优选为80μm以上、更优选为100μm以上、进一步优选为120μm以上。另一方面，厚度T的上限优选为300μm以下、更优选为200μm以下、进一步优选为150μm以下。通过这样地使粘接薄膜较厚，基本上能够覆盖通常的控制器的厚度，能够容易地将第一半导体元件11包埋于包埋用粘接薄膜22。
(第二半导体元件)
作为第二半导体元件12，没有特别限定，例如可以使用受到作为控制器的第一半导体元件11的动作控制的存储芯片。
(固定方法)
作为将第二半导体元件12固定在被粘物1上的方法，可列举出：与第一固定工序同样地、例如在被粘物1上层叠包埋用粘接薄膜22后，在该包埋用粘接薄膜22上以引线接合面成为上侧的方式层叠第二半导体元件12的方法。另外，也可以将预先贴附有包埋用粘接薄膜22的第二半导体元件12配置在被粘物1上来层叠。
为了使第一半导体元件11容易地进入和包埋到包埋用粘接薄膜22中，优选在芯片接合时对包埋用粘接薄膜22进行加热处理。作为加热温度，只要是包埋用粘接薄膜22会软化且不会完全热固化的温度即可，优选为80℃以上且150℃以下、更优选为100℃以上且130℃以下。此时，可以以0.1MPa以上且1.0MPa以下进行加压。
由于包埋用粘接薄膜22为半固化状态，因此将包埋用粘接薄膜22载置在被粘物1上后，在规定条件下进行热处理，从而使包埋用粘接薄膜22热固化，使第二半导体元件12固定在被粘物1上。进行热处理时的温度优选以100～200℃进行、更优选在120℃～180℃的范围内进行。另外，热处理时间优选以0.25～10小时来进行、更优选以0.5～8小时来进行。
此时，热固化后的包埋用粘接薄膜22对于被粘物1的剪切粘接力在25～250℃下优选为0.1MPa以上、更优选为0.2～10MPa。使包埋用粘接薄膜22的剪切粘接力为0.1MPa以上时，能够抑制由引线接合工序中对第二半导体元件12施加的超声波振动、加热导致包埋用粘接薄膜22与第二半导体元件12或被粘物1的粘接面产生剪切变形。即，能够抑制第二半导体元件12因引线接合时的超声波振动而移动，由此防止引线接合成功率的降低。
此后，可适合地设置与第一引线接合工序同样地、利用接合线将第二半导体元件与被粘物电连接的工序。
(第三固定工序)
第三固定工序中，在前述第二半导体元件12上固定与该第二半导体元件种类相同或种类不同的第三半导体元件13(参照图3G)。第三半导体元件13夹着第三粘接薄膜23而被固定于第二半导体元件12。
(第三半导体元件)
第三半导体元件13可以是与第二半导体元件12种类相同的存储芯片、与第二半导体元件12种类不同的存储芯片。第三半导体元件13的厚度也可以根据目标半导体装置的规格来适当设定。
(第三粘接薄膜)
作为第三粘接薄膜23，可适合地使用与第一固定工序中的第一粘接薄膜21相同的粘接薄膜。作为第三粘接薄膜23使用包埋用粘接薄膜22时，不需要包埋其它半导体元件，因此可以将厚度减薄至5μm～60μm左右来使用。
(固定方法)
如图3G所示那样，夹着第三粘接薄膜23将第三半导体元件13芯片接合于第二半导体元件12。作为将第三半导体元件13固定在第二半导体元件12上的方法，例如可列举出：在第二半导体元件12上层叠第三粘接薄膜23后，在该第三粘接薄膜23上以引线接合面成为上侧的方式层叠第三半导体元件13的方法。另外，也可以将预先贴附有第三粘接薄膜23的第三半导体元件13配置在第二半导体元件12上来层叠。其中，为了后述第二半导体元件12与第三半导体元件13之间的引线接合，有时以避开第二半导体元件12的引线接合面(上表面)的电极焊盘的方式将第三半导体元件13相对于第二半导体元件12发生偏移地固定。此时，将第三粘接薄膜23预先贴附于第二半导体元件12的上表面时，有可能从第三粘接薄膜23的第二半导体元件12的上表面突出的部分(所谓的突出部)弯折而附着于第二半导体元件12的侧面、包埋用粘接薄膜22的侧面，而产生预料不到的不良情况。因此，在第三固定工序中，优选的是，预先将第三粘接薄膜23贴附于第三半导体元件13，将其配置在第二半导体元件12上来层叠。
第三粘接薄膜23也是半固化状态，因此将第三粘接薄膜23载置在第二半导体元件12上后，在规定条件下进行热处理，从而使第三粘接薄膜23热固化，使第三半导体元件13固定在第二半导体元件12上。需要说明的是，考虑到第三粘接薄膜23的弹性模量、处理效率，也可以不进行热处理地使第三半导体元件13固定。进行热处理时的温度优选以100～200℃进行，更优选在120℃～180℃的范围内进行。另外，热处理时间优选以0.25～10小时进行，更优选以0.5～8小时进行。
(第二引线接合工序)
第二引线接合工序是利用接合线32将第二半导体元件12上的电极焊盘(未图示)与第三半导体元件13上的电极焊盘(未图示)电连接的工序(参照图3H)。线材料、引线接合条件可以适当地采用与第一引线接合工序相同的线材料、引线接合条件。
(半导体装置)
利用以上的工序，能够制造借助规定的粘接薄膜而多阶段层叠有三个半导体元件的半导体装置100。进而，通过重复与第三固定工序和第二引线接合工序相同的步骤，能够制造层叠有四个以上半导体元件的半导体装置。
(封装工序)
在层叠期望数量的半导体元件后，可以进行对半导体装置100整体进行树脂封装的封装工序。封装工序是利用封装树脂来封装半导体装置100的工序(未图示)。本工序是为了保护搭载于被粘物1的半导体元件、接合线而进行的。本工序通过将例如封装用树脂在模具内成型来进行。作为封装树脂，例如使用环氧系树脂。树脂封装时的加热温度通常以175℃进行60～90秒钟，但本实施方式不限定于此，例如可以以165～185℃固化数分钟。另外，在本工序中，也可以在树脂封装时加压。此时，加压的压力优选为1～15MPa、更优选为3～10MPa。
(后固化工序)
在本实施方式中，在封装工序之后，可以进行对封装树脂进行后固化的后固化工序。本工序中，使前述封装工序中固化不足的封装树脂完全地固化。本工序中的加热温度因封装树脂的种类而异，例如在165～185℃的范围内，加热时间为0.5～8小时左右。通过经过封装工序或后固化工序，能够制作半导体封装体。
〈实施方式1-2〉
实施方式1-1中，利用粘接薄膜将第一半导体元件固定于被粘物，利用引线接合而实现了两者之间的电连接，但实施方式1-2中，利用使用了在第一半导体元件上设置的突起电极的倒装芯片连接来实现两者之间的固定和电连接。因此，实施方式1-2中仅第一固定工序中的固定方式与实施方式1-1不同，因此以下主要针对该不同点进行说明。
(第一固定工序)
本实施方式中，在前述第一固定工序中，利用倒装芯片连接将第一半导体元件41固定于被粘物1(参照图4A)。倒装芯片连接中，成为第一半导体元件41的电路面与被粘物1相对的所谓面朝下(face down)安装。第一半导体元件41中设置有多个凸块等突起电极43，突起电极43与被粘物1上的电极(未图示)进行了连接。另外，在被粘物1与第一半导体元件41之间，出于缓和两者之间的热膨胀系数之差、保护两者之间的空间的目的，填充有底部填充材料44。
作为连接方法，没有特别限定，可以利用现有公知的倒装芯片接合来连接。例如，使形成于第一半导体元件41的凸块等突起电极43接触被粘合于被粘物1的连接焊盘的接合用导电材料(焊料等)，边按压边使导电材料熔融，从而能够确保第一半导体元件41与被粘物1的电导通，使第一半导体元件41固定于被粘物1(倒装芯片接合)。通常，作为倒装芯片连接时的加热条件为240～300℃，作为加压条件为0.5～490N。
对于形成凸块作为突起电极43时的材质，没有特别限定，例如可列举出锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊料类(合金)、金系金属材料、铜系金属材料等。
作为底部填充材料44，可以使用现有公知的液状或薄膜状的底部填充材料。
(第二固定工序)
第二固定工序中，与第一实施方式同样地，利用包埋用粘接薄膜22包埋前述第一半导体元件41，并将与前述第一半导体元件41不同的第二半导体元件12固定于前述被粘物1(参照图4B)。本工序中的条件与第一实施方式中的第二固定工序相同。本实施方式中也使用了具有特定熔融粘度的包埋用粘接薄膜22，因此能够防止薄膜从第二半导体元件12突出，并且提高包埋用粘接薄膜22对被粘物1的密合性、防止空隙的产生。
包埋用粘接薄膜22具有比前述第一半导体元件41的厚度T1更厚的厚度T。本实施方式中，由于前述被粘物1与前述第一半导体元件41进行倒装芯片连接，因此前述厚度T与前述厚度T1之差优选为10μm以上且200μm以下。前述厚度T与前述厚度T1之差的下限优选为10μm以上，更优选为20μm以上，进一步优选为30μm以上。另外，前述厚度T与前述厚度T1之差的上限优选为200μm以下，更优选为150μm以下，进一步优选为100μm以下。通过这样的结构，在实现半导体装置整体的薄型化的同时，还能够防止第一半导体元件41与第二半导体元件12的接触，并且将第一半导体元件41整体包埋在包埋用粘接薄膜22的内部，能够将作为控制器的第一半导体元件41固定在被粘物1上(即固定在通信路径长度达到最短的最下阶)。
包埋用粘接薄膜22的厚度T以能够包埋第一半导体元件41的方式考虑第一半导体元件41的厚度T1和突起电极的高度来适当设定即可，其下限优选为50μm以上、更优选为60μm以上、进一步优选为70μm以上。另一方面，厚度T的上限优选为250μm以下、更优选为200μm以下、进一步优选为150μm以下。通过这样地使包埋用粘接薄膜22较厚，基本上能够覆盖通常的控制器的厚度，能够容易地将第一半导体元件41包埋于包埋用粘接薄膜22。
接着，通过经过与第一实施方式同样地、在第二半导体元件12上固定与该第二半导体元件12种类相同或种类不同的第三半导体元件13的第三固定工序(参照图4C)、以及利用接合线32将前述第二半导体元件12与前述第三半导体元件13进行电连接的第二引线接合工序(参照图4D)，能够制作控制器被层叠于最下阶并在其上方多阶段层叠有半导体元件的半导体装置200。
〈其它实施方式〉
实施方式1-1中，经过使用切割/芯片接合薄膜的切割工序和拾取工序而制作了第二半导体元件12。进而，也可以与第一半导体元件11同样地使用切割/芯片接合薄膜来进行制作。此时，另行准备用于切出第一半导体元件11的半导体晶圆，其后经过上述晶圆贴合工序、切割工序、拾取工序，将第一半导体元件11固定于被粘物1即可。第三半导体元件13和层叠在其上阶的半导体元件也可以同样地制作。
在被粘物上三维安装半导体元件时，可以在半导体元件的形成电路的表面侧形成缓冲涂膜。作为该缓冲涂膜，例如可列举出氮化硅膜、由聚酰亚胺树脂等耐热树脂形成的膜。
各实施方式中，针对第二半导体元件之后每次层叠半导体元件时进行引线接合工序的方式进行了说明，也可以在层叠多个半导体元件后，一并进行引线接合工序。需要说明的是，关于第一半导体元件，由于要利用包埋用粘接薄膜进行包埋，因此无法作为一并引线接合的对象。
作为倒装芯片连接的方式，不限定于实施方式1-2中说明的利用作为突起电极的凸块的连接，也可以采用利用导电性粘接剂组合物的连接、利用将凸块与导电性粘接剂组合物组合而成的突起结构的连接等。需要说明的是，本发明中，只要是成为第一半导体元件的电路面与被粘物相对地连接的面朝下安装，则尽管突起电极、突起结构等的连接方式不同，也称为倒装芯片连接。作为导电性粘接剂组合物，可以使用在环氧树脂等热固性树脂中混合金、银、铜等导电性填料而成的现有公知的导电性糊剂等。使用导电性粘接剂组合物时，通过将第一半导体元件搭载于被粘物后，以80～150℃进行0.5～10小时左右的热固化处理，从而能够固定第一半导体元件。
《第二实施方式》
本发明的第二实施方式是一种半导体装置的制造方法，其包括以下的工序：
准备用于包埋被固定在被粘物上的第一半导体元件并将与该第一半导体元件不同的第二半导体元件固定于被粘物的粘接薄膜的工序；
将至少1个第一半导体元件固定在被粘物上的第一固定工序；以及
利用前述粘接薄膜，包埋前述第一半导体元件并将与前述第一半导体元件不同的第二半导体元件固定于前述被粘物的第二固定工序，
前述第一半导体元件的俯视面积为前述第二半导体元件的俯视面积的40％以下。
〈实施方式2-1〉
<粘接薄膜、切割薄膜、切割/芯片接合薄膜>
以下，关于本实施方式，以不同于第一实施方式的方面作为中心进行说明。关于本实施方式的包埋用粘接片等，特别是作为除了本实施方式的项中说明之外的特性，可以发挥与第一实施方式的粘接片等同样的一般特性。另外，本实施方式的切割薄膜、包埋用粘接薄膜以及切割/芯片接合薄膜的结构、成分、组成和配混量以及它们的制造方法等可以适当地采用第一实施方式中记载的内容。以下，针对本实施方式特有的事项进行说明。
前述粘接薄膜的120℃下的熔融粘度在具有第一半导体元件的包埋性的情况下没有特别限定，其上限优选为3000Pa·S以下、更优选为2000Pa·S以下、进一步优选为1500Pa·S以下。另一方面，前述熔融粘度的下限优选为100Pa·S以上、更优选为200Pa·S以上、进一步优选为500Pa·S以上。通过使熔融粘度的上限为上述范围，在利用粘接薄膜22将第二半导体元件12固定于被粘物1时，能够更容易地将第一半导体元件11包埋于粘接薄膜22。另外，通过使熔融粘度的下限为上述范围，在利用粘接薄膜22将第二半导体元件12固定于被粘物1时，能够抑制粘接薄膜22从第二半导体元件12突出。
<半导体装置的制造方法>
本实施方式的半导体装置的制造方法中，准备具备上述包埋用粘接薄膜的切割/芯片接合薄膜，并且经过第一固定工序和第一引线接合工序来预先准备安装(固定)有至少1个第一半导体元件的被粘物(被粘物准备工序)，针对该第一半导体元件，利用经过切割和拾取的粘接薄膜将前述第一半导体元件包埋，并且将与前述第一半导体元件不同的第二半导体元件固定于前述被粘物。第一实施方式的图3A～图3H也可以分别适用于本实施方式的半导体装置的制造方法。图6是图3F所示的第一半导体元件和第二半导体元件的部分透视俯视图。
本实施方式的半导体装置的制造方法等可以适合地采用第一实施方式中记载的方法。以下针对本实施方式特有的事项进行说明。
(第二固定工序)
第二固定工序中，借助与第二半导体元件12一起拾取的包埋用粘接薄膜22，包埋另行固定在被粘物1上的第一半导体元件11，并且将与前述第一半导体元件11不同的第二半导体元件12固定于前述被粘物1(参照图3F)。
第一半导体元件11的俯视面积是第二半导体元件12的俯视面积的40％以下即可(参照图6)、优选为30％以下、更优选为20％以下。像这样，通过使第一半导体元件11的俯视面积相对于第二半导体元件12的俯视面积的比率为上述范围，能够将第一半导体元件11的外形对粘接薄膜22与被粘物1的密合性以及第一半导体元件11的包埋性造成的影响控制在最小限，能够抑制粘接薄膜22与被粘物1之间或者粘接薄膜22与第一半导体元件11之间产生空隙，能够制造可靠性高的半导体装置。另外，在包埋第一半导体元件11时，有时与第一半导体元件11的容积相当的粘接薄膜22被挤出，并从第二半导体元件12突出，但由于将第一半导体元件11的尺寸设定为规定范围，因此能够将那样的突出限制在最小限。需要说明的是，第一半导体元件的尺寸比的下限越小越优选，但从第一半导体元件的功能性的观点出发，可以是1％以上的范围。其中，由于技术的进展，还可期待下限的进一步降低。
〈实施方式2-2〉
实施方式2-1中，利用粘接薄膜将第一半导体元件固定于被粘物，利用引线接合而实现了两者之间的电连接，但实施方式2-2中，利用使用了在第一半导体元件上设置的突起电极的倒装芯片连接来实现两者之间的固定和电连接。因此，实施方式2-2中仅第一固定工序中的固定方式与实施方式1-1不同。实施方式2-2的细节可适合地采用实施方式1-2的内容。
(其它实施方式)
第二实施方式中的其它实施方式可以适合地采用第一实施方式的内容。
实施例
以下，例示性地详细说明本发明的适宜实施例。其中，对于该实施例中记载的材料、配混量等，在没有特别限定性的记载的情况下，其主旨并不是限定本发明的范围，只不过是单纯的说明例。
《第一实施方式》
以下的各实施例等对应于第一实施方式的前述切割/芯片接合薄膜。
[实施例1]
(粘接薄膜的制作)
以表1所示的比例将丙烯酸类树脂、环氧树脂A和B、酚醛树脂、二氧化硅、以及热固化催化剂溶解于甲乙酮，从而制备了浓度为40～50重量％的粘接剂组合物溶液。
需要说明的是，下述表1中的简称和成分的详情如下所示。
丙烯酸类树脂：Nagase chemteX Corporation制造SG-70L
环氧树脂A：东都化成株式会社制造KI-3000
环氧树脂B：三菱化学株式会社制造JER YL980
酚醛树脂：明和化成株式会社制造MEH-7800H
二氧化硅：ADMATECHS CO.,LTD.制造SE-2050MC
热固化催化剂：北兴化学株式会社制造TPP-K
将所制备的粘接剂组合物溶液涂布在作为剥离衬垫的、进行了有机硅脱模处理的、由厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜上，然后以130℃干燥2分钟，由此制作了厚度为40μm的粘接剂涂膜。另外，通过将所制作的粘接剂涂膜以下述层压条件贴合三张，从而制作了厚度为120μm的粘接薄膜。
<层压条件>
层压机装置：辊层压机
层压速度：10mm/分钟
层压压力：0.15MPa
层压机温度：60℃
(切割薄膜的制作)
在由厚度80μm的聚乙烯薄膜制成的支撑基材上涂布能够进行紫外线固化的丙烯酸类粘合剂的溶液并干燥，从而形成了厚度为30μm的粘合剂层。
其后，隔着掩膜，仅对要贴附于晶圆的部分照射400mJ/cm2的紫外线，从而制作了由该支撑基材和要贴附于晶圆的部分进行了紫外线固化的粘合剂层构成的切割薄膜A。
需要说明的是，能够进行紫外线固化的丙烯酸类粘合剂的溶液的制备如下那样操作。即，利用常规方法使丙烯酸丁酯70重量份、丙烯酸乙酯30重量份、丙烯酸5重量份在乙酸乙酯中共聚，从而得到重均分子量为80万的丙烯酸类聚合物。
接着，向该丙烯酸类聚合物100重量份中配混交联剂(日本聚氨酯株式会社制造、“CORONATE L”)8重量份以及作为光聚合引发剂的α-羟基环己基苯甲酮7重量份、二季戊四醇单羟基五丙烯酸酯50重量份，使它们均匀地溶解在作为有机溶剂的甲苯中，从而得到浓度为30重量％的丙烯酸类粘合剂的溶液。
(切割/芯片接合薄膜的制作)
将粘接薄膜转印在切割薄膜A的粘合剂层上，得到切割/芯片接合薄膜。需要说明的是，层压的条件如下所示。
<层压条件>
层压机装置：辊层压机
层压速度：10mm/分钟
层压压力：0.15MPa
层压机温度：30℃
(剥离力的测定)
将所制作的切割/芯片接合薄膜切断成100×20mm。其后，在常温下在粘接薄膜上贴合胶带(日东电工株式会社制造、商品名；BT-315)，增强粘接薄膜。其后，将粘合剂层与粘接薄膜夹住，使用拉伸试验机(岛津制作所制造、商品名；AGS-J)，读取以23℃、剥离速度300mm/分钟、剥离角度180°剥离粘合剂层与粘接薄膜时的力(最大载荷、单位：N/20mm)。将结果示于表中。
(控制器安装基板的制作)
以厚度10μm制作实施例1的组成的粘接薄膜，制成控制器芯片用粘接薄膜。将其在温度40℃的条件下贴附于2mm见方、厚度50μm的控制器芯片。进而，夹着粘接薄膜将半导体芯片粘接于BGA基板。此时的条件设为温度120℃、压力0.1MPa、1秒。进而，将粘接有控制器芯片的BGA基板用干燥机以130℃热处理4小时，从而使粘接薄膜热固化。
接着，使用引线接合机(新川株式会社、商品名“UTC-1000”)按照以下的条件对控制器芯片进行引线接合。由此，得到在BGA基板上安装有控制器芯片的控制器安装基板。
<引线接合条件>
Temp.：175℃
Au-wire：23μm
S-LEVEL：50μm
S-SPEED：10mm/秒
TIME：15毫秒
US-POWER：100
FORCE：20gf
S-FORCE：15gf
线间距：100μm
线环高：30μm
(半导体装置的制作)
另行使用上述切割/芯片接合薄膜，按照以下的要领实际上进行半导体晶圆的切割后，经过半导体芯片的拾取来制作半导体装置，并且评价此时的切割时有无剥离以及拾取性。
在与单面带凸块的硅晶圆的电路面相反的一面上，将实施例和比较例的切割/芯片接合薄膜以粘接薄膜作为贴合面来进行贴合。作为单面带凸块的硅晶圆，使用了以下的硅晶圆。另外，贴合条件如下所示。
<单面带凸块的硅晶圆>
硅晶圆的厚度：100μm
低介电材料层的材质：SiN膜
低介电材料层的厚度：0.3μm
凸块的高度：60μm
凸块的间距：150μm
凸块的材质：焊料
<贴合条件>
贴合装置：DR-3000III(日东精机株式会社制造)
层压速度：10mm/秒
层压压力：0.15MPa
层压机温度：60℃
在贴合后，利用下述条件进行切割。另外，切割以芯片尺寸达到10mm见方的方式进行了全切。
<切割条件>
切割装置：商品名“DFD-6361”DISCO Corporation制造
切割环：“2-12-1”(DISCO Corporation制造)
切割速度：30mm/秒
切割刀片：
Z1；DISCO Corporation制造的“203O-SE 27HCDD”
Z2；DISCO Corporation制造的“203O-SE 27HCBB”
切割刀片转速：
Z1；40000rpm
Z2；45000rpm
切割刀片高度
Z1；280μm
Z2；90μm
切割方式：阶梯切割(step cut)
晶圆芯片尺寸：10.0mm见方
(有无剥离的评价)
针对切割后的切断线，从背面(基材侧)通过目视随机地观察10个部位，评价了水和/或硅屑有无进入粘接薄膜与粘合剂层之间。将没有1个部位发生进入的情况评价为“○”、将哪怕1个部位发生进入的情况评价为“×”。将结果示于表1。
其后，通过用针从各切割薄膜的基材侧顶起的方式，拾取粘接薄膜与半导体芯片的层叠体。拾取条件如下所示。
<拾取条件>
芯片接合装置：新川株式会社制造、装置名：SPA-300
针根数：9根
针顶起量：350μm(0.35mm)
针顶起速度：5mm/秒
吸附保持时间：80毫秒
(拾取性评价)
针对切割后的半导体芯片20个，将没有问题而能够全部拾取的情况评价为“○”，将无法拾取或者粘接薄膜、粘合剂层产生断裂的情况评价为“×”。将结果示于表1。
接着，利用拾取的层叠体的粘接薄膜来包埋控制器安装基板的控制器芯片，并且将半导体芯片粘接于BGA基板。此时的粘接条件设为120℃、压力0.1MPa、2秒。进而，将粘接有半导体芯片的BGA基板用干燥机以130℃热处理4小时，使粘接薄膜热固化，从而制作了半导体装置。
[实施例2]
使用从切割薄膜A的粘合剂组成中省去二季戊四醇单羟基五丙烯酸酯而制作的切割薄膜B，除此之外，与实施例1同样地制作切割/芯片接合薄膜，进行各评价。
[实施例3]
使用将切割薄膜B的粘合剂组成中的交联剂的量变更为2重量份而制作的切割薄膜C，除此之外，与实施例2同样地制作切割/芯片接合薄膜，进行了各评价。
[比较例1]
使用将切割薄膜A的粘合剂组成中的交联剂的量变更为10重量份而制作的切割薄膜D，除此之外，与实施例1同样地制作切割/芯片接合薄膜，进行了各评价。
[比较例2]
使用从切割薄膜B的粘合剂组成中省去交联剂而制作的切割薄膜E，除此之外，与实施例2同样地制作切割/芯片接合薄膜，进行了各评价。
[表1]
可知：使用了实施例的切割/芯片接合薄膜时，切割时的粘接薄膜与粘合剂层的剥离受到抑制，并且拾取性也良好，能够以良好的成品率制造半导体装置。另一方面，比较例1虽然拾取性良好，但切割时的粘接薄膜与粘合剂层发生剥离。认为这是因为粘接薄膜与粘合剂层之间的剥离力过小，由于切割刀片的蛇行而导致两者剥离。比较例2虽然未产生剥离，但拾取性差。认为这是因为粘接薄膜与粘合剂层之间的剥离力过大。
《第二实施方式》
以下的各实施例等对应于第一实施方式的前述切割/芯片接合薄膜。
[实施例1]
(粘接薄膜的制作)
以表2所示的比例将丙烯酸类树脂、环氧树脂A和B、酚醛树脂、二氧化硅、以及热固化催化剂溶解于甲乙酮，从而制备了浓度为50重量％的粘接剂组合物溶液。
需要说明的是，下述表2中的简称和成分的详情如下所示。
丙烯酸类树脂：Nagase chemteX Corporation制造SG-70L
环氧树脂A：东都化成株式会社制造KI-3000
环氧树脂B：三菱化学株式会社制造JER YL980
酚醛树脂：明和化成株式会社制造MEH-7800H
二氧化硅：ADMATECHS CO.,LTD.制造SE-2050MC
热固化催化剂：北兴化学株式会社制造TPP-K
将所制备的粘接剂组合物溶液涂布在作为剥离衬垫的、进行了有机硅脱模处理的、由厚度50μm的聚对苯二甲酸乙二醇酯薄膜制成的脱模处理薄膜上，然后以130℃干燥2分钟，由此制作了厚度为40μm的粘接剂涂膜。另外，通过将所制作的粘接剂涂膜以下述层压条件贴合三张，从而制作了厚度为120μm的粘接薄膜。
<层压条件>
层压机装置：辊层压机
层压速度：10mm/分钟
层压压力：0.15MPa
层压机温度：60℃
(熔融粘度的测定)
关于所制作的热固化前的各粘接薄膜，测定120℃下的熔融粘度。即，使用流变仪(HAAKE公司制造、RS-1)利用平行板法来测定。由各实施例或比较例中制作的粘接薄膜采集0.1g试样，将其投加至预先以120℃加热的板上。将剪切速度设定为5s-1，将从测定开始起300秒后的值记作熔融粘度。板间的间隙设为0.1mm。将结果示于下述表2。
(切割薄膜的制作)
作为基材，准备了厚度50μm的聚对苯二甲酸乙二醇酯薄膜(PET薄膜)。
向具备冷凝管、氮气导入管、温度计以及搅拌装置的反应容器中投入丙烯酸-2-乙基己酯(以下也称为“2EHA”)86.4份、丙烯酸-2-羟乙酯(以下也称为“HEA”)13.6份、过氧化苯甲酰0.2份、以及甲苯65份，在氮气气流中以61℃进行6小时的聚合处理，从而得到丙烯酸类聚合物A。
向丙烯酸类聚合物A中添加2-甲基丙烯酰氧基乙基异氰酸酯(以下也称为“MOI”。)14.6份，在空气气流中以50℃进行48小时的加成反应处理，从而得到丙烯酸类聚合物A’。
接着，相对于丙烯酸类聚合物A’100份，添加多异氰酸酯化合物(商品名“CORONATEL”、日本聚氨酯株式会社制造)8份和光聚合引发剂(商品名“IRGACURE 651”、CibaSpecialty Chemicals Inc.制造)5份，从而得到粘合剂组合物溶液。
在所准备的上述基材上涂布所得粘合剂组合物溶液并进行干燥，形成厚度30μm的粘合剂层，从而得到切割薄膜。
(切割/芯片接合薄膜的制作)
将各实施例和比较例中制作的粘接薄膜转印在上述切割薄膜的粘合剂层上，得到切割/芯片接合薄膜。需要说明的是，层压的条件如下所示。
<层压条件>
层压机装置：辊层压机
层压速度：10mm/分钟
层压压力：0.15MPa
层压机温度：30℃
(控制器安装基板的制作)
以厚度10μm制作实施例1的组成的粘接薄膜，制成控制器芯片用粘接薄膜。将其在温度40℃的条件下贴附于5mm见方(俯视面积A：25mm2)、厚度50μm的控制器芯片。进而，夹着粘接薄膜将半导体芯片粘接于BGA基板。此时的条件设为温度120℃、压力0.1MPa、1秒。进而，将粘接有控制器芯片的BGA基板用干燥机以130℃热处理4小时，从而使粘接薄膜热固化。
接着，使用引线接合机(新川株式会社、商品名“UTC-1000”)按照以下的条件对控制器芯片进行引线接合。由此，得到在BGA基板上安装有控制器芯片的控制器安装基板。
<引线接合条件>
Temp.：175℃
Au-wire：23μm
S-LEVEL：50μm
S-SPEED：10mm/秒
TIME：15毫秒
US-POWER：100
FORCE：20gf
S-FORCE：15gf
线间距：100μm
线环高：30μm
(半导体装置的制作)
另行使用上述切割/芯片接合薄膜，按照以下的要领实际上进行半导体晶圆的切割后，经过半导体芯片的拾取来制作半导体装置，并且评价此时的包埋性和抗突出性。
在与单面带凸块的硅晶圆的电路面相反的一面上，将实施例和比较例的切割/芯片接合薄膜以粘接薄膜作为贴合面来进行贴合。作为单面带凸块的硅晶圆，使用了以下的硅晶圆。另外，贴合条件如下所示。
<单面带凸块的硅晶圆>
硅晶圆的厚度：100μm
低介电材料层的材质：SiN膜
低介电材料层的厚度：0.3μm
凸块的高度：60μm
凸块的间距：150μm
凸块的材质：焊料
<贴合条件>
贴合装置：DR-3000III(日东精机株式会社社制造)
层压速度：10mm/秒
层压压力：0.15MPa
层压机温度：60℃
在贴合后，利用下述条件进行切割。另外，切割以芯片尺寸达到10mm见方(俯视面积B：100mm2)的方式进行全切。
<切割条件>
切割装置：商品名“DFD-6361”DISCO Corporation制造
切割环：“2-8-1”(DISCO Corporation制造)
切割速度：30mm/秒
切割刀片：
Z1；DISCO Corporation制造的“203O-SE 27HCDD”
Z2；DISCO Corporation制造的“203O-SE 27HCBB”
切割刀片转速：
Z1；40000rpm
Z2；45000rpm
切割方式：阶梯切割
晶圆芯片尺寸：10mm见方
接着，从基材侧照射紫外线，使粘合剂层固化。紫外线照射使用紫外线照射装置(产品名：UM810、制造商：日东精机株式会社制造)，紫外线辐射量设为400mJ/cm2。
其后，通过用针从各切割薄膜的基材侧顶起的方式，拾取粘接薄膜与半导体芯片的层叠体。拾取条件如下所示。
<拾取条件>
芯片接合装置：新川株式会社制造、装置名：SPA-300
针根数：9根
针顶起量：350μm(0.35mm)
针顶起速度：5mm/秒
吸附保持时间：1000毫秒
接着，利用拾取的层叠体的粘接薄膜来包埋控制器安装基板的控制器芯片，并且将半导体芯片粘接于BGA基板。此时的粘接条件设为120℃、压力0.1MPa、2秒。进而，将粘接有半导体芯片的BGA基板用干燥机以130℃热处理4小时，使粘接薄膜热固化，从而制作了半导体装置。
[比较例1]
将控制器芯片的俯视尺寸设为6.5mm见方(俯视面积A：42.25mm2)，除此之外，与实施例1同样地制作半导体装置。
(芯片面积比)
利用下述式求出控制器芯片的俯视面积A相对于半导体芯片的俯视面积B的比(％)。将结果示于表2。
芯片面积比＝(俯视面积A/俯视面积B)×100(％)
(包埋性评价)
使用超声波显像装置(HITACHI FINE TECH LTD制造、FS200II)来观察所制作的半导体装置中有无空隙。使用二值化软件(WinRoof ver.5.6)来算出观察图像中的空隙所占的面积。空隙所占的面积相对于粘接薄膜的表面积为10％以下时评价为“○”、超过10％时评价为“×”。将结果示于下述表2。
(突出评价)
观察所制作的半导体装置的俯视图像，评价粘接薄膜有无从所固定的半导体芯片中突出。突出量使用图像处理装置(Hitachi Engineering&ServicesCo.,Ltd.制造、商品名“FineSAT FS300III”)来测定，从半导体芯片的端部的最大突出量为0.5mm以下(半导体芯片的一边长度的5％以下)时评价为“○”、超过0.5mm时评价为“×”。将结果示于下述表2。
[表2]
可知：实施例1中制作的半导体装置的控制器芯片的俯视面积为半导体芯片的俯视面积的40％以下，因此空隙和突出均受到抑制，能够制造可靠性高的半导体装置。另一方面，比较例1中空隙和突出均呈现差的结果。认为这是因为，控制器芯片的尺寸相对于半导体芯片的尺寸过大，从而变得无法忽视半导体芯片的外形和体积的影响。

Claims (7)

1.一种切割/芯片接合薄膜，其具备：具有基材和在该基材上形成的粘合剂层的切割薄膜、以及
层叠在所述粘合剂层上的粘接薄膜，
所述粘接薄膜是用于包埋被固定在被粘物上的第一半导体元件并将与该第一半导体元件不同的第二半导体元件固定于被粘物的粘接薄膜，
所述粘接薄膜与所述粘合剂层之间的剥离力为0.03N/20mm以上且0.2N/20mm以下，
所述粘接薄膜包含环氧树脂、酚醛树脂以及丙烯酸类树脂，相对于100重量份丙烯酸类树脂成分，环氧树脂与酚醛树脂的混合量为100～1300重量份。
2.根据权利要求1所述的切割/芯片接合薄膜，其中，所述粘合剂层的厚度为5μm以上且50μm以下。
3.根据权利要求1所述的切割/芯片接合薄膜，其中，所述粘接薄膜的厚度为80μm以上且150μm以下。
4.根据权利要求1所述的切割/芯片接合薄膜，其中，热固化前的25℃下的储能模量为10MPa以上且10000MPa以下。
5.根据权利要求1所述的切割/芯片接合薄膜，其包含无机填充剂，
该无机填充剂的含量为25～80重量％。
6.一种半导体装置的制造方法，其包括以下的工序：
准备固定有第一半导体元件的被粘物的被粘物准备工序；
将权利要求1～5中任一项所述的切割/芯片接合薄膜的粘接薄膜与半导体晶圆进行贴合的贴合工序；
切割所述半导体晶圆和粘接薄膜，形成第二半导体元件的切割工序；
将所述第二半导体元件与所述粘接薄膜一起拾取的拾取工序；以及
利用与所述第二半导体元件一起拾取的粘接薄膜，包埋被固定于所述被粘物的所述第一半导体元件并将所述第二半导体元件固定于该被粘物的固定工序。
7.一种半导体装置，其是利用权利要求6所述的半导体装置的制造方法得到的。
CN201410818508.2A 2013-12-24 2014-12-24 切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置 Active CN104733400B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013265660A JP6312422B2 (ja) 2013-12-24 2013-12-24 ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2013265772A JP2015122427A (ja) 2013-12-24 2013-12-24 半導体装置の製造方法及び半導体装置
JP2013-265772 2013-12-24
JP2013-265660 2013-12-24

Publications (2)

Publication Number Publication Date
CN104733400A CN104733400A (zh) 2015-06-24
CN104733400B true CN104733400B (zh) 2019-05-07

Family

ID=53457173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410818508.2A Active CN104733400B (zh) 2013-12-24 2014-12-24 切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置

Country Status (3)

Country Link
KR (1) KR102344987B1 (zh)
CN (1) CN104733400B (zh)
TW (1) TWI648369B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149487B2 (ja) * 2016-03-03 2022-10-07 リンテック株式会社 半導体加工用粘着テープ、及び半導体装置の製造方法
JP6917362B2 (ja) * 2016-04-21 2021-08-11 デンカ株式会社 接着フィルム一体型粘着テープ及び半導体チップの製造方法
JP6959874B2 (ja) * 2017-04-17 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
JP7095978B2 (ja) * 2017-11-16 2022-07-05 日東電工株式会社 半導体プロセスシートおよび半導体パッケージ製造方法
CN112080723A (zh) * 2020-08-20 2020-12-15 深圳市矽谷溅射靶材有限公司 金制品表面纳米多层复合抗划花膜及其制备方法
CN114536907A (zh) * 2020-11-25 2022-05-27 利诺士尖端材料有限公司 间隔件用多层膜及利用其的间隔件形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190977A (zh) * 2010-03-05 2011-09-21 日东电工株式会社 切割/芯片接合薄膜
CN102738133A (zh) * 2011-03-31 2012-10-17 株式会社东芝 半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816871B2 (ja) * 2004-04-20 2011-11-16 日立化成工業株式会社 接着シート、半導体装置、及び半導体装置の製造方法
JP2007096071A (ja) 2005-09-29 2007-04-12 Toshiba Corp 半導体メモリカード
JP5556070B2 (ja) 2008-08-20 2014-07-23 日立化成株式会社 ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP2012089630A (ja) * 2010-10-18 2012-05-10 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置
JP2013127014A (ja) * 2011-12-16 2013-06-27 Hitachi Chemical Co Ltd 接着シート
KR102067945B1 (ko) * 2012-03-08 2020-01-17 히타치가세이가부시끼가이샤 접착시트 및 반도체 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102190977A (zh) * 2010-03-05 2011-09-21 日东电工株式会社 切割/芯片接合薄膜
CN102738133A (zh) * 2011-03-31 2012-10-17 株式会社东芝 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR102344987B1 (ko) 2021-12-30
CN104733400A (zh) 2015-06-24
TWI648369B (zh) 2019-01-21
KR20150075027A (ko) 2015-07-02
TW201529796A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
CN104733400B (zh) 切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置
CN103923573B (zh) 胶粘薄膜、切割/芯片接合薄膜、半导体装置的制造方法及半导体装置
KR101038374B1 (ko) 열경화형 다이본드 필름
TW201540808A (zh) 熱硬化型黏晶膜、切晶黏晶膜及半導體裝置之製造方法
CN105051890B (zh) 增强片和二次安装半导体装置的制造方法
JP2011102383A (ja) 熱硬化型ダイボンドフィルム
JP2011181684A (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
CN103131355A (zh) 底填剂材料及半导体装置的制造方法
CN107004589A (zh) 切割片、切割·芯片接合薄膜以及半导体装置的制造方法
CN104726032A (zh) 粘接薄膜、切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置
JP2014216488A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR20110040732A (ko) 열경화형 다이 본드 필름
CN104212374A (zh) 热固型芯片接合薄膜、带切割片的芯片接合薄膜及半导体装置的制造方法
CN108178990A (zh) 粘接薄膜、切割/芯片接合薄膜、半导体装置的制造方法和半导体装置
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5888805B2 (ja) 接着フィルム及びダイシング・ダイボンドフィルム
KR20180129789A (ko) 전자 디바이스 패키지용 테이프
CN107851627A (zh) 电子器件封装、电子器件封装的制造方法、及电子器件封装用带
CN104733401B (zh) 粘接薄膜、切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置
JP5715680B1 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法
JP2015120836A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2011174010A (ja) 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
JP5714090B1 (ja) 半導体装置用フィルムロール、半導体装置の製造方法、及び、半導体装置
JP6193926B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2018170340A (ja) 電子デバイスパッケージ用テープ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant