CN104733330A - 用于晶圆级封装件的模塑结构 - Google Patents

用于晶圆级封装件的模塑结构 Download PDF

Info

Publication number
CN104733330A
CN104733330A CN201410251322.3A CN201410251322A CN104733330A CN 104733330 A CN104733330 A CN 104733330A CN 201410251322 A CN201410251322 A CN 201410251322A CN 104733330 A CN104733330 A CN 104733330A
Authority
CN
China
Prior art keywords
microelectronic component
moulding compound
transfer modling
chamber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410251322.3A
Other languages
English (en)
Other versions
CN104733330B (zh
Inventor
余振华
刘重希
黄致凡
黄晖闵
林威宏
郑明达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104733330A publication Critical patent/CN104733330A/zh
Application granted granted Critical
Publication of CN104733330B publication Critical patent/CN104733330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本发明提供了一种方法，包括将微电子器件附接至衬底表面，其中，间隔介于邻近的两个微电子器件之间。每个微电子器件均具有基本上平行于衬底表面的最外表面。将衬底封闭在传递模塑装置的传递模塑腔中，使得传递模塑腔的内表面与微电子器件的每个最外表面的大部分接触。随后，将模塑料注入至传递模塑腔内，包括将模塑料注入至多个微电子器件之间的间隔内。本发明还提供了用于晶圆级封装件的模塑结构。

Description

用于晶圆级封装件的模塑结构
相关申请的交叉引用
本申请要求于2013年12月18日提交的标题为“用于晶圆级封装件的模塑结构(Molding Structure for Wafer Level Package)”的美国临时专利申请第61/917,837号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及用于晶圆级封装件的模塑结构。
背景技术
在半导体制造中，叠层封装(PoP)堆叠和重分布层(RDL)工艺利用模塑料的形成以及随后的化学机械平坦化(CMP)、研磨、抛光和其他机械材料去除工艺以暴露集成电路器件的管芯。然而，对于器件功能而言，机械材料去除工艺可能存在问题，并且机械材料去除工艺可能抬高与封装件组装相关的成本。例如，机械材料去除工艺可能引起划痕，从而损坏器件的输入/输出(I/O)表面，并且其可能进一步产生微粒，从而引起PoP接合处和连接件的失效，或者引起重分布层的裂开(opening)。因此，在实施模塑和机械材料去除工艺之后，仅约80％的管芯区域可能充分地暴露。此外，在组装过程中，现有的模塑方法太频繁地失效而不能充分地防止在组装过程中管芯的移位。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：将多个微电子器件附接至衬底表面，其中，间隔介于所述多个微电子器件的邻近的两个之间，其中，所述多个微电子器件中的每个均具有与所述衬底表面基本上平行的最外表面；将所述衬底封闭在传递模塑装置的传递模塑腔中，从而使得所述传递模塑腔的内表面与所述多个微电子器件的每个所述最外表面的大部分接触；以及将模塑料注入至所述传递模塑腔内，包括将所述模塑料注入至所述多个微电子器件之间的所述间隔内。
在上述方法中，其中，将所述衬底封闭在所述传递模塑腔中包括：使所述多个微电子器件的每个所述最外表面紧靠脱模层，所述脱模层基本上覆盖所述传递模塑腔的内表面。
在上述方法中，其中：所述间隔是第一间隔；将所述多个微电子器件附接至所述衬底表面建立了位于所述衬底表面和所述多个微电子器件中的至少一个之间的第二间隔；以及注入的所述模塑料基本上填充了所述第一间隔和所述第二间隔。
在上述方法中，进一步包括以下至少一项：在将所述模塑料注入至所述传递模塑腔内之前，加热所述模塑料；以及加热所述传递模塑腔内的注入的所述模塑料。
在上述方法中，其中：利用第一压力注入所述模塑料；所述方法进一步包括在所述传递模塑腔内建立第二压力；以及所述第二压力基本上小于所述第一压力。
在上述方法中，其中：利用第一压力注入所述模塑料；所述方法进一步包括在所述传递模塑腔内建立第二压力；以及所述第二压力基本上小于所述第一压力，其中，建立所述第二压力包括建立基本上的真空。
在上述方法中，进一步包括：从所述传递模塑装置中取出所述衬底；以及在所述多个微电子器件的一部分上方形成至少一个重分布层，其中，所述至少一个重分布层与所述多个微电子器件中的至少两个电互连。
在上述方法中，进一步包括：从所述传递模塑装置中取出所述衬底；以及在所述多个微电子器件的一部分上方形成至少一个重分布层，其中，所述至少一个重分布层与所述多个微电子器件中的至少两个电互连，其中，在以下步骤之间不实施机械材料去除工艺：注入所述模塑料；以及形成所述至少一个重分布层。
在上述方法中，进一步包括：从所述传递模塑装置中取出所述衬底；以及在所述多个微电子器件的一部分上方形成至少一个重分布层，其中，所述至少一个重分布层与所述多个微电子器件中的至少两个电互连，其中：所述模塑料是第一模塑料；所述至少一个重分布层包括多个重分布层；以及所述方法进一步包括：在所述多个重分布层的最顶层上沉积球栅阵列，其中，所述球栅阵列包括多个离散的导电元件；以及形成第二模塑料，所述第二模塑料围绕所述球栅阵列的所述多个离散的导电元件之间的间隔。
在上述方法中，其中，所述衬底表面是形成在所述衬底上的涂层的表面。
在上述方法中，其中，利用形成在所述多个微电子器件的每个上的粘合剂层将所述多个微电子器件附接至所述衬底表面。
根据本发明的另一方面，还提供了一种装置，包括：衬底；多个微电子器件，连接至所述衬底；以及模塑料，设置在所述多个微电子器件的每对之间，其中：所述模塑料包括多个微填充元件；和任何所述微填充元件的边界均基本上与所述模塑料的基本上平坦的表面或所述多个微电子器件中的任一个的基本上平坦的表面不平行。
在上述装置中，其中，所述多个微电子器件的每个的至少一侧基本上平行于所述模塑料的表面。
在上述装置中，进一步包括：球栅阵列；至少一个重分布层；以及印刷电路板，通过相应的元件连接至所述多个微电子器件的一部分，所述相应的元件包括：所述球栅阵列；和所述至少一个重分布层。
在上述装置中，进一步包括：球栅阵列；至少一个重分布层；以及印刷电路板，通过相应的元件连接至所述多个微电子器件的一部分，所述相应的元件包括：所述球栅阵列；和所述至少一个重分布层，进一步包括存储器封装件，其中，所述多个微电子器件的每个均设置在所述印刷电路板和所述存储器封装件之间。
在上述装置中，进一步包括：球栅阵列；至少一个重分布层；以及印刷电路板，通过相应的元件连接至所述多个微电子器件的一部分，所述相应的元件包括：所述球栅阵列；和所述至少一个重分布层，进一步包括存储器封装件，其中，所述多个微电子器件的每个均设置在所述印刷电路板和所述存储器封装件之间，其中，所述存储器封装件包括动态随机存取存储器。
在上述装置中，其中，所述多个微填充元件中的每个均基本上是有规则形状的几何学的三维元件。
根据本发明的另一方面，还提供了一种方法，包括：将多个微电子器件附接至衬底表面，其中，所述多个微电子器件中的每个均具有基本上平行于所述衬底表面的最外表面；将所述衬底封闭在传递模塑装置的传递模塑腔中，从而使得所述传递模塑腔的内表面与所述多个微电子器件的每个所述最外表面的大部分接触；以及将模塑料注入至所述传递模塑腔内，包括将所述模塑料注入至所述多个微电子器件的一部分之间的间隔内，其中：所述模塑料包括多个微填充元件；和任何所述微填充元件的边界均基本上与所述模塑料的基本上平坦的表面或所述多个微电子器件中的任一个的基本上平坦的表面不平行。
在上述方法中，其中，将所述衬底封闭在所述传递模塑腔中包括：使所述多个微电子器件的每个所述最外表面靠紧脱模层，所述脱模层基本上覆盖所述传递模塑腔的内表面。
在上述方法中，进一步包括：从所述传递模塑装置中取出所述衬底；以及在所述多个微电子器件的一部分上方形成至少一个重分布层，其中：所述至少一个重分布层与所述多个微电子器件的至少两个电互连；和在注入所述模塑料和形成所述至少一个重分布层之间不包括机械材料去除工艺。
附图说明
当结合参考附图进行阅读时，根据下文具体的描述可以更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的论述，各个部件的尺寸可以任意地增大或缩小。
图1是根据一些实施例的装置在中间制造阶段中的一部分的截面图。
图2是根据一些实施例的图1中示出的装置在后续制造阶段中的截面图。
图3是根据一些实施例的图2中示出的装置在后续制造阶段中的截面图。
图4是根据一些实施例的图3中示出的装置在后续制造阶段中的截面图。
图5是根据一些实施例的图4中示出的装置的另一个实施例的截面图。
图6是根据一些实施例的图4中示出的装置在后续制造阶段中的截面图。
图7是根据一些实施例的图6中示出的装置在后续制造阶段中的截面图。
图8是现有技术装置的一部分的示意图。
图9是根据一些实施例的在图4至图7的一个或多个中示出的装置的一部分的示意图。
具体实施方式
本发明的以下内容提供了许多用于实施本发明的不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本发明。当然，这仅仅是实例，并不用于限制本发明。例如，在以下描述中，第一部件形成在第二部件上方或者之上可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间形成附加部件，从而使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实施例中重复参考标号和/或字符。这种重复用于简化和清楚的目的，并且其本身不表示所论述的多个实施例和/或结构之间的关系。
此外，为了便于描述，诸如“在…下面”、“在…下方”、“下”、“在…之上”、“上”等空间相对位置术语在本文中可以用于描述如附图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。应该理解，除了图中描述的方位外，这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并因此可以对本文中使用的空间相对位置描述符进行同样的解释。
图1是根据本发明的一个或多个方面的装置100在中间制造阶段中的一部分的截面图。装置100包括连接至衬底110的多个微电子器件120。微电子器件120可以包括一个或多个集成电路(IC)芯片、管芯和/或其他IC器件，它们中的每一个均可以包括一个或多个有源和/或无源器件和/或部件(未示出)的至少一部分，这些有源和/或无源器件和/或部件诸如可以利用以产生期望的结构需求和功能需求的晶体管、电容器、电阻器、电感器、逻辑电路、存储电路和/或其他微电子部件、组装件和/或封装件。可以通过合适的方法(无论是传统的还是未来将开发的)形成微电子器件120。每个微电子器件120可以包括一个或多个接触焊盘122，诸如可以被一个或多个重分布层、互连结构和/或其他装置(means)利用以连接大型封装组装件内的微电子器件120的部件、电路和/或其他部件的一个或多个接触焊盘122。间隔124沿着衬底110介于相邻的微电子器件120之间。每个微电子器件120的最外表面128基本上平行于衬底110(或其上的层)的表面116，其中，微电子器件120连接至衬底110(或其上的层)。
衬底110可以包括比图1中的示例性示出的甚至更多的部件和/或特征。例如，衬底110可以是或者包括无芯衬底，诸如可以包括在绝缘层的一侧或两侧上形成的一个或多个金属层。衬底110也可以是或者包括单侧或双侧的覆铜箔层压板(CCL)、预浸材料或味之素堆积膜(ajinomotobuild-up film，ABF)、纸、玻璃纤维、无纺玻纤织物、一层或多层的铜、镍、铝、和/或其他材料、元素、和/或组合物。衬底110也可以是或包括印刷电路板(PCB)和/或否则包括在单侧或两侧上形成的多条导电迹线，并且可以包括位于衬底110的相对两侧上的迹线之间的通孔、柱形件和/或延伸穿过衬底110的其他导体。
装置100可以进一步包括介于衬底110和微电子器件120之间的涂层112。每个微电子器件120的最外表面128可以基本上平行于涂层112。涂层112可以包括一层或多层的玻璃、粘合剂和/或沉积在衬底110上的其他材料。无论直接连接或通过涂层112，每个微电子器件120均可以通过粘合剂层114连接至衬底110。粘合剂层114可以包括一层或多层的胶黏剂、聚合物粘合剂和/或其他材料。
图2是根据本发明的一个或多个方面的装置100在后续制造阶段中(与图1中示出的较小部分相关)的至少一个较大部分的简化图。在图2中，已将装置100上下翻转，并且随后将其安装在传递模塑装置200中。图2中所示的传递模塑装置(transfer molding apparatus)200包括顶部210和底部220，但是传递模塑装置200也可以包括额外的部件(例如，参见3)。当封闭在一起时，顶部210和底部220共同形成传递模塑腔230。
底部220包括涂覆一层或多层内表面的脱模层240，其中内表面部分地限定了传递模塑腔230。脱模层240可以包括一层或多层的聚四氟乙烯(PTFE)和/或四氟乙烯(ETFE)，但是其他材料也包括在本发明的范围内。
通过将衬底110附接至顶部210的内表面，可以将装置100安装在传递模塑装置200中。这种附接可以利用：应用至衬底110的背侧的真空、一个或多个夹具和/或螺纹紧固件、暂时性粘合剂和/或它们的组合，但是其他附接方法也在本发明的范围内。一旦安装在传递模塑腔230中，则微电子器件120的与衬底110相对的最外表面128基本上平行于脱模层240。
图3是在顶部210和底部220围绕装置100封闭，使得脱模层240与每个微电子器件120的最外表面128的大部分接触后的传递模塑装置200的截面图。图3也示出了可以操作以将模塑料310注入至传递模塑腔230内的传递模塑装置200的注射器250。注射器250可以是或包括活塞、泵、阀门和/或用于将模塑料310注入至传递模塑腔230内的其他装置。对于注射器250包括泵的实施例中，泵可以是容积式泵或可操作为将模塑料310推入传递模塑腔230内的其他类型的泵。泵可以可选地是真空泵或可操作为将模塑料310拉入或吸入传递模塑腔230内的其他类型的泵。因此，可以操作注射器250以将传递模塑腔230内的压力减小至低于将模塑料310注射至传递模塑腔内的注射压力。例如，传递模塑腔230内的减小后的压力可以基本上是真空的。
模塑料310可以包括具有二氧化硅或氧化铝填料的大分子环氧化物，或其他可能的材料。如下文参考图9的描述，模塑料310可以具有基质组分，其中本体材料(bulk material)包括多个微填料元件。
当模塑料310填充传递模塑腔230时，传递模塑腔230的脱模层240和/或其他部分保留在与微电子器件120的最外表面128相对的接界中。因此，模塑料310流入到微电子器件120之间的间隔124中，但被防止接触微电子器件120的最外表面128。因此，将不需要随后从微电子器件120的最外表面128处去除模塑料310，否则，将需要化学机械平坦化(CMP)、研磨、抛光和/或其他机械材料去除工艺。
在图2和图3中，脱模层240是覆盖底部220的全部或部分内表面的基本上连续的膜，其中，底部220的内表面邻近微电子器件120的最外表面128。然而，或许可以以允许模塑料310接触微电子器件120的最外表面128的期望部分，但是不接触微电子器件120的最外表面128的不期望的部分(诸如图1中所示的接触焊盘122)的方式代替性地图案化脱模层240。
注射模塑料310可以包括无论在注射之前、期间和/或之后均将模塑料310加热至约100℃至约200℃之间的温度范围内。例如，这种加热需要在传递模塑装置200的顶部210内、传递模塑装置200的底部220内或在顶部210及底部220内均操作加热元件(未示出)。注射的压力可以在约3MPa和约10MPa的范围内。在传统模塑工艺中利用的升高的温度和/或压力通常会引起微电子器件沿着其衬底发生移位，微电子器件的移位可能距离其初始位置高至10微米。然而，根据本发明的一个或多个方面将微电子器件120放置在相对脱模层240的接界中减小或消除了这种移位。在一些实施例中，若未完全消除，可以将该移位减小至小于约5微米。
此外，传统的压缩模塑工艺包括在合模前将模塑料加载至模具中。然而，本发明范围内的实施例中所采用的传递模塑工艺包括当传递模塑装置200的顶部210和底部220围绕装置100封闭之后，将模塑料310注入至传递模塑腔230内。因此，模塑料310不可能使微电子器件120从其位于衬底110上的初始位置移位。
相似地，传统压缩模塑可能导致仅约80％的微电子器件的最外表面保持暴露。然而，根据本发明的一个或多个方面，利用传递模塑可以导致多达99％的微电子器件120的最外表面128保持暴露。例如，图4是在从传递模塑装置200取出并随后进行垂直方向翻转后的装置100的截面图。如图所示，微电子器件120的几乎全部最外表面128未残留模塑料310。
图5是图4中示出的装置100的另一个实施例的截面图，本文通过参考标号500表示。除装置500包括模塑的底部填充(MUF)结构510外，图5中示出的装置500可以基本上类似于图1中的装置100。也就是说，除了微电子器件520包括管芯和衬底110之间的间隔525之外，装置500包括与图1至图4中示出的微电子器件120类似的微电子器件520。间隔525可以限定在从微电子器件520延伸的突出物之间、从衬底110延伸的突出物之间，或在微电子器件520和衬底110之间延伸的离散部件(例如，球栅阵列)之间。当如上文所述注射模塑料310时，模塑料也填充微电子器件520的管芯和衬底110之间的间隔525，因此，形成了MUF结构510。
图6是根据本发明的一个或多个方面的图4中示出的装置100在后续制造阶段中的截面图，但是类似的实施例也可以利用图5中示出的实施方式，并且其也在本发明的范围内。在图6中，已在部分微电子器件120上方形成了重分布层610。图6中示出的示例性实施例包括三个重分布层610，但是在本发明范围内的其他实施例也可以包括少于或多于三个重分布层610。重分布层610可以包括铜、铝、掺杂的多晶硅和/或其他材料，并且可以通过化学汽相沉积(CVD)、镶嵌和/或其他工艺来形成重分布层610。重分布层610的厚度可以介于约1微米至约20微米之间的范围内，但是其他厚度也在本发明的范围内。
第一或最低层的重分布层610接触微电子器件120的至少一些接触焊盘122。装置100也可以包括具有连接至重分布层610的最顶部的元件的球栅阵列620。模塑料630的第二层可以形成在重分布层610之上并可以形成在球栅阵列620的元件之间的间隔内。第二模塑料630的组分和/或形成可以基本上类似于与模塑料310相关的组分和/或形成。
装置100可以包括液体模塑料640，其位于重分布层610之间并且也位于球栅阵列620的元件之间的间隔中。在这些实施例中，装置100也可以包括第二模塑料630，使得液体模塑料640设置在重分布层610和第二模塑料630之间。然而，代替液体模塑料640或除此之外，装置100可以包括局部机械应力控制部件，诸如可以包括氮化硅层(可能具有锗离子注入以选择性缓解应力)，但是在本发明的范围内也可以包括其他材料。
图7是根据本发明的一个或多个方面的并入叠层封装(PoP)型装置700中的图6中示出的装置100的至少一部分的截面图。在图7中，翻转图6中示出的装置100，使得球栅阵列620呈现为接近装置100的底部而不是其顶部。同时，在图7示出的实施例中，衬底110是或者包括动态随机存取存储(DRAM)器件(或者可选的由动态随机存取存储(DRAM)器件代替)，并且动态随机存取存储(DRAM)器件通过一个或多个焊球710和/或其他机械和/或电装置连接至器件700的保留部分。装置700也描述为包括额外的衬底720，衬底720可以是或者包括PCB和/或PoP装置的其他典型衬底。
图8是包括邻近微电子器件820的模塑料810的现有技术装置800的一部分的截面图。模塑料810包括已通过CMP、研磨、抛光和/或其他机械材料去除工艺损坏了的微填充元件830，从而使得一些微填充元件830的边界基本上平坦于且平行于模塑料810和/或微电子器件820的一个或多个表面。这种平行和/或产生的模塑料810的不均匀分布可以给器件组装和/或功能带来分层和/或其他问题。
图9是根据本发明的一个或多个方面的图6或图7中示出的装置100的相应部分的示意图。如图8中描述的现有技术装置800，本发明的模塑料310可以包括微填充元件910。微填充元件910可以包括玻璃球，但是其他材料和几何形状也在本发明的范围内。然而，虽然图8中示出的微填充元件830已经损坏，但是图9中示出的微填充元件910是完整的。
也就是说，对于模塑料310包括微填充元件910的实施例中，未被任何机械材料去除工艺损害的微填充元件910可以基本上完全并完整的保留。如此，微填充元件910可以以基本上具有规则形状的几何学的三维元件保留，并且可以不包括基本上平行于模塑料310和/或微电子器件120的任何表面的任何边界。至多，设置在模塑料310的任何边界处的微填充元件910的边界可以与模塑料310和/或微电子器件120的表面相切，但是它们将不会基本上平行于模塑料310和/或微电子器件120的任何表面。
这些实施例和本发明范围内的其他实施例可以在将模塑料310注入至模塑装置200内和形成重分布层310之间不使用机械材料去除工艺，诸如，否则可能被利用以从接触焊盘122和/或微电子器件120的其他最外表面128处去除模塑料310的机械材料去除工艺。此外，通过实施本发明的一个或多个方面可以减小或消除一些问题，诸如当研磨或抛光不足时的器件元件暴露不足、过研磨器件和损坏器件、以及由这些工艺的微粒物质带来的污染。
考虑到所有上文以及图1至图7、图9和图10中描述的示例性实施方式，本领域普通技术人员将容易理解本发明提出了一种或多种方法，包括将多个微电子器件附接至衬底的表面，其中，间隔介于多个微电子器件的邻近的两个之间，并且其中，多个微电子器件的每个均具有与衬底表面基本上平行的最外表面。随后将衬底封闭在传递模塑装置的传递模塑腔中，从而使得传递模塑腔的内表面与多个微电子器件的每个最外表面的大部分接触。随后将模塑料注入至传递模塑腔内(包括多个微电子器件的每两个之间的间隔内)。
将衬底封闭在传递模塑腔中可以包括使多个微电子器件的每个最外表面紧靠脱模层，脱模层基本上覆盖传递模塑腔的内表面。
在至少一个实施例中，间隔是第一间隔，并且通过将多个微电子器件附接至衬底表面而在衬底表面和多个微电子器件的至少一个之间建立第二间隔。在这些实施例中，注射的模塑料基本上填充第一间隔和第二间隔。
方法进一步包括加热模塑料。例如，可以在将模塑料注射至传递模塑腔内之前和/或之后加热模塑料。
可以利用第一压力注射模塑料，并且方法可以进一步包括在传递模塑腔内建立第二压力，其中，第二压力基本上小于第一压力。建立第二压力可以包括建立基本上的真空。
方法进一步包括从传递模塑装置中取出衬底，并且随后在多个微电子器件中的一部分上方形成至少一个重分布层，其中，至少一个重分布层与多个微电子器件中的至少两个电互连。在注射模塑材料和形成至少一个重分布层之间可以不包括机械材料去除工艺。在至少一个实施例中，模塑料可以是第一模塑料，至少一个重分布层可以包括多个重分布层，并且方法可以进一步包括在多个重分布层的最顶层上沉积球栅阵列，其中，球栅阵列包括多个离散的导电元件。在这些实施例中，方法可以进一步包括形成围绕球栅阵列的多个离散的导电元件之间的间隔的第二模塑料。
衬底表面可以是形成在衬底上的涂层的表面。
可以利用形成在多个微电子器件中的每个上的粘合剂层将多个微电子器件附接至衬底表面。
本发明也提出了一个或多个装置，装置包括衬底、连接至衬底的多个微电子器件、以及设置在多个微电子器件中的每对之间的模塑料。模塑料包括微填充元件，并且任何微填充元件的边界均基本上与模塑料的基本平坦的表面或多个微电子器件中的任一个的基本上平坦的表面不平行。
多个微电子器件的每个的至少一侧可以基本上平行于模塑料的表面。
装置可以进一步包括球栅阵列、至少一个重分布层、和印刷电路板。印刷电路板可以通过相应的球栅阵列的元件和至少一个重分布层连接至多个微电子器件。在这些实施例中，装置可以进一步包括存储器封装件，其中，多个微电子器件的每个均设置在印刷电路板和存储器封装件之间。存储器封装件可以包括动态随机存取存储器。
多个微填充元件的每个均可以是基本上具有规则形状的几何学的三维元件。
本发明也提出了一个或多个方法，方法包括将多个微电子器件附接至衬底表面，其中，多个微电子器件的每个均具有基本上平行于衬底表面的最外表面。随后，将衬底封闭在传递模塑装置的传递模塑腔中，从而使得传递模塑腔的内表面与多个微电子器件的每个最外表面的大部分接触。随后，将模塑料注射至传递模塑腔内(包括多个微电子器件之间的间隔内)，其中，模塑料包括多个微填充元件，并且其中，任何微填充元件的边界均基本上与模塑料的基本上平坦的表面或多个微电子器件中的任一个的基本上平坦的表面不平行。
将衬底封闭在传递模塑腔中可以包括使多个微电子器件的每个最外表面靠紧脱模层，脱模层基本上覆盖传递模塑腔的内表面。
在至少一个实施例中，这些方法可以进一步包括从传递模塑装置中取出衬底，以及随后在多个微电子器件的一部分上方形成至少一个重分布层，其中，至少一个重分布层与多个微电子器件的至少两个电互连，并且其中，在注射模塑料和形成至少一个重分布层之间不包括机械材料去除工艺。
上面论述了多个实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改其他用于与本文所介绍的实施例执行相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以对本发明做出多种变化、替换以及改变。

Claims (10)

1.一种方法，包括：
将多个微电子器件附接至衬底表面，其中，间隔介于所述多个微电子器件的邻近的两个之间，其中，所述多个微电子器件中的每个均具有与所述衬底表面基本上平行的最外表面；
将所述衬底封闭在传递模塑装置的传递模塑腔中，从而使得所述传递模塑腔的内表面与所述多个微电子器件的每个所述最外表面的大部分接触；以及
将模塑料注入至所述传递模塑腔内，包括将所述模塑料注入至所述多个微电子器件之间的所述间隔内。
2.根据权利要求1所述的方法，其中，将所述衬底封闭在所述传递模塑腔中包括：使所述多个微电子器件的每个所述最外表面紧靠脱模层，所述脱模层基本上覆盖所述传递模塑腔的内表面。
3.根据权利要求1所述的方法，其中：
所述间隔是第一间隔；
将所述多个微电子器件附接至所述衬底表面建立了位于所述衬底表面和所述多个微电子器件中的至少一个之间的第二间隔；以及
注入的所述模塑料基本上填充了所述第一间隔和所述第二间隔。
4.根据权利要求1所述的方法，进一步包括以下至少一项：
在将所述模塑料注入至所述传递模塑腔内之前，加热所述模塑料；以及
加热所述传递模塑腔内的注入的所述模塑料。
5.根据权利要求1所述的方法，其中：
利用第一压力注入所述模塑料；
所述方法进一步包括在所述传递模塑腔内建立第二压力；以及
所述第二压力基本上小于所述第一压力。
6.根据权利要求5所述的方法，其中，建立所述第二压力包括建立基本上的真空。
7.根据权利要求1所述的方法，进一步包括：
从所述传递模塑装置中取出所述衬底；以及
在所述多个微电子器件的一部分上方形成至少一个重分布层，其中，所述至少一个重分布层与所述多个微电子器件中的至少两个电互连。
8.根据权利要求7所述的方法，其中，在以下步骤之间不实施机械材料去除工艺：
注入所述模塑料；以及
形成所述至少一个重分布层。
9.一种装置，包括：
衬底；
多个微电子器件，连接至所述衬底；以及
模塑料，设置在所述多个微电子器件的每对之间，其中：
所述模塑料包括多个微填充元件；和
任何所述微填充元件的边界均基本上与所述模塑料的基本上平坦的表面或所述多个微电子器件中的任一个的基本上平坦的表面不平行。
10.一种方法，包括：
将多个微电子器件附接至衬底表面，其中，所述多个微电子器件中的每个均具有基本上平行于所述衬底表面的最外表面；
将所述衬底封闭在传递模塑装置的传递模塑腔中，从而使得所述传递模塑腔的内表面与所述多个微电子器件的每个所述最外表面的大部分接触；以及
将模塑料注入至所述传递模塑腔内，包括将所述模塑料注入至所述多个微电子器件的一部分之间的间隔内，其中：
所述模塑料包括多个微填充元件；和
任何所述微填充元件的边界均基本上与所述模塑料的基本上平坦的表面或所述多个微电子器件中的任一个的基本上平坦的表面不平行。
CN201410251322.3A 2013-12-18 2014-06-06 用于晶圆级封装件的模塑结构 Active CN104733330B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361917837P 2013-12-18 2013-12-18
US61/917,837 2013-12-18
US14/225,218 2014-03-25
US14/225,218 US9887162B2 (en) 2013-12-18 2014-03-25 Molding structure for wafer level package

Publications (2)

Publication Number Publication Date
CN104733330A true CN104733330A (zh) 2015-06-24
CN104733330B CN104733330B (zh) 2018-02-02

Family

ID=53369447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410251322.3A Active CN104733330B (zh) 2013-12-18 2014-06-06 用于晶圆级封装件的模塑结构

Country Status (2)

Country Link
US (2) US9887162B2 (zh)
CN (1) CN104733330B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742398A (zh) * 2018-02-15 2020-10-02 伊文萨思粘合技术公司 用于处理器件的技术

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859265B2 (en) 2014-06-06 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming the same
US10014710B2 (en) * 2015-12-09 2018-07-03 Intel Corporation Foldable fabric-based packaging solution
US20180182934A1 (en) * 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Light Emitting Unit
CN109616404A (zh) * 2018-12-26 2019-04-12 中芯集成电路（宁波）有限公司 用于器件晶圆进行注塑工艺的表面处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040238909A1 (en) * 2003-05-30 2004-12-02 Boon Suan Jeung Packaged microelectronic devices and methods of packaging microelectronic devices
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US20070148820A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040238909A1 (en) * 2003-05-30 2004-12-02 Boon Suan Jeung Packaged microelectronic devices and methods of packaging microelectronic devices
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US20070148820A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111742398A (zh) * 2018-02-15 2020-10-02 伊文萨思粘合技术公司 用于处理器件的技术
CN111742398B (zh) * 2018-02-15 2021-07-09 伊文萨思粘合技术公司 用于处理器件的技术

Also Published As

Publication number Publication date
US20180158780A1 (en) 2018-06-07
US9887162B2 (en) 2018-02-06
US20150171055A1 (en) 2015-06-18
US10163804B2 (en) 2018-12-25
CN104733330B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
TWI474467B (zh) 三維積體電路的組裝方法
KR102534732B1 (ko) 반도체 패키지
US8022528B2 (en) Stack-type semiconductor package and electronic system including the same
US9236442B2 (en) Integration of chips and silicon-based trench capacitors using low parasitic silicon-level connections
CN104752367B (zh) 晶圆级封装结构及其形成方法
US8907472B2 (en) 3DIC package comprising perforated foil sheet
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
CN104733330A (zh) 用于晶圆级封装件的模塑结构
US9899237B2 (en) Carrier, semiconductor package and fabrication method thereof
TWI567906B (zh) 封裝的半導體元件及與其形成方法
US20130040427A1 (en) Fabrication method of packaging substrate having through-holed interposer embedded therein
CN103871991A (zh) 用于具有中介层的封装件的方法和装置
US8922024B2 (en) Semiconductor packages including molding layers
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN108766940A (zh) 用于3d封装的应力补偿层
US9177859B2 (en) Semiconductor package having embedded semiconductor elements
CN103021960B (zh) 三维集成电路的制造方法
TW201419431A (zh) 疊合式裝置及其製造方法
US20180130673A1 (en) Package structure, fan-out package structure and method of the same
US7838394B2 (en) Method of manufacturing semiconductor device
TWI765343B (zh) 半導體封裝及其製造方法
US9099448B2 (en) Three-dimensional system-level packaging methods and structures
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
US20090279268A1 (en) Module
CN105742192B (zh) 包括两步包封的制造电子器件的方法和相关器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant