CN104701453A - 一种通过缓冲层调控的多比特单元磁存储器件 - Google Patents

一种通过缓冲层调控的多比特单元磁存储器件 Download PDF

Info

Publication number
CN104701453A
CN104701453A CN201510079744.1A CN201510079744A CN104701453A CN 104701453 A CN104701453 A CN 104701453A CN 201510079744 A CN201510079744 A CN 201510079744A CN 104701453 A CN104701453 A CN 104701453A
Authority
CN
China
Prior art keywords
magnetic tunnel
junction
magnetic
bit unit
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510079744.1A
Other languages
English (en)
Other versions
CN104701453B (zh
Inventor
王梦醒
赵巍胜
郭玮
史前
张有光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201510079744.1A priority Critical patent/CN104701453B/zh
Publication of CN104701453A publication Critical patent/CN104701453A/zh
Application granted granted Critical
Publication of CN104701453B publication Critical patent/CN104701453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种通过缓冲层调控的多比特单元磁存储器件,它是形成多个截面尺寸相同的磁隧道结层叠,通过调节缓冲层的材料、厚度,改变其中一个磁隧道结的性能参数,从而产生实现多比特单元磁存储器件的多组电阻状态;该多比特单元磁存储器件由基于垂直磁各向异性的两个磁隧道结串联而成,各个磁隧道结包含参考层、势垒层和自由层;其中,参考层的磁化方向固定,自由层的磁化方向根据注入电流的大小及方向在两种状态之间转换,即自旋转移力矩效应;当两个磁化方向相同时,磁隧道结呈现低电阻状态,表示数据“0”;当参考层与自由层的磁化方向相反时,磁隧道结呈现高电阻状态,表示数据“1”。本发明在非易失性磁存储器技术领域里具有十用价值。

Description

一种通过缓冲层调控的多比特单元磁存储器件
技术领域
本发明涉及一种通过缓冲层调控的多比特单元磁存储器件,它包含一种由多个磁隧道结(Magnetic Tunnel Junction,MTJ)组成的存储结构,属于非易失性磁存储器技术领域。
背景技术
近年来,磁随机存储器(Magnetic Random Access Memory,MRAM)因其非易失性、耐久力强、功耗低、读写速度快等优点受到学术界与工业界的广泛关注。更进一步,基于自旋转移力矩(Spin Transfer Torque,STT)效应的磁随机存储器(STT-MRAM)无需外界磁场作用,通过注入较小的电流即可改变磁隧道结自由层的磁化方向,实现数据存储。因此,在进一步突破功耗、稳定性、读写速度、存储容量等瓶颈方面,STT-MRAM体现出巨大的研究及应用价值。
磁隧道结主要分为基于垂直磁各向异性(Perpendicular Magnetic Anisotropy,PMA)与基于面内磁各向异性(In-Plane Magnetic Anisotropy,IMA)两类,而前者在尺寸及功耗等方面更具优势。磁隧道结的有效结构一般包括由铁磁金属构成的参考层、由金属氧化物构成的势垒层和由铁磁金属构成的自由层。对于基于面内磁各向异性的磁隧道结而言,参考层需要连接由反铁磁金属构成的钉扎层,从而固定其磁化方向。在制备上述磁性隧道结的有效结构前,需要在衬底上沉积一定厚度的缓冲层降低表面粗糙度,同时促进超薄多层膜的生长晶向形成。缓冲层一般为非铁磁金属,较为典型的如钽/钌/钽(Ta/Ru/Ta)。对应地,在有效结构上方也需要沉积类似结构,起到防氧化及保护作用。此外,利用钨(W)、铪(Hf)、钼(Mo)和铌(Nb)等材料作为缓冲层可以更有效地调节垂直磁各向异性,例如,利用Mo作为缓冲层,能够将垂直磁各向异性提高20%(与Ta相比),从而进一步优化临界电流、热稳定性等参数。
通过改变外加磁场或电流的大小与方向,磁隧道结能够呈现不同的电阻状态。当参考层与自由层的磁化方向相同时,磁隧道结呈现低电阻状态(Low Resistance,RL),表示数据“0”;反之,当参考层与自由层的磁化方向相反时,磁隧道结呈现高电阻状态(High Resistance,RH),表示数据“1”。用来衡量高低电阻差值的参数为隧穿磁阻比率(Tunnel Magneto Resistanceratio=(RH-RL)/RL,TMR),同一种组成的磁隧道结具有相同的TMR,其值越高,数据读取的可靠性越强。此外,同一种组成的磁隧道结也具有相同的电阻面积矢量积(Resistance AreaProduct,RA)。STT-MRAM一般采用一个晶体管(Transistor)和一个磁隧道结串联的方式构成一个存储单元,用来存储1比特数据(“0”或“1”)。而通过叠加多个磁隧道结,可在一个单元中存储两比特或以上的数据,构成多比特存储单元(Multi-Level Cell,MLC),扩大存储容量。实现多比特单元的一种常用方法是使用截面尺寸不同的磁隧道结,由于TMR及RA为确定值,能够产生三组或以上的电阻状态。然而,这种器件制造工艺十分繁琐,由于磁隧道结的截面尺寸相异,需要进行至少两次纳米级刻蚀,且会造成器件性能下降。另一种方法是保持磁隧道结的截面尺寸相同,通过调整各个磁隧道结的组成产生不同的TMR。这种方法的优势是降低了刻蚀的难度,但由于组成磁隧道结的超薄多层膜材料、厚度过于多样,对磁控溅射的可控性、精确性要求极高。
发明内容
1.发明目的:
本发明的目的为提供一种通过缓冲层调控的多比特单元磁存储器件,具体机制为调节缓冲层获得不同电阻状态及写入电流。与以往的多比特单元磁存储器件相比,该器件在提升存储密度的同时,不引入额外的工艺难度与生产成本。另一方面,由于该器件通过一次纳米级刻蚀即可完成制备,其性能将不会受到影响。
2.技术方案:
本发明为一种通过缓冲层调控的多比特单元磁存储器件,其特征是形成多个截面尺寸相同的磁隧道结层叠,通过调节缓冲层的材料、厚度,改变其中一个磁隧道结的性能参数,从而产生可实现多比特单元磁存储器件的多组电阻状态。
见图1,该多比特单元磁存储器件由基于垂直磁各向异性的两个磁隧道结串联而成,各个磁隧道结包含参考层、势垒层和自由层。其中,参考层的磁化方向固定,自由层的磁化方向根据注入电流的大小及方向在两种状态之间转换,即自旋转移力矩效应。当两个磁化方向相同时,磁隧道结呈现低电阻状态,表示数据“0”;当参考层与自由层的磁化方向相反时,磁隧道结呈现高电阻状态,表示数据“1”。
其中,磁隧道结MTJ2的上下方沉积有传统材料构成的缓冲层,可选自、但不限于Ta/Ru;磁隧道结MTJ1下方沉积有不同材料构成缓冲层,可选自、但不限于W、Hf、Mo或Nb,在该材料的作用下,磁隧道结MTJ1的垂直磁各向异性将发生变化,从而产生与磁隧道结MTJ2相异的性能参数。通过选择适合的缓冲层材料、厚度,两个磁隧道结可以产生4组电阻状态及间隔明显的临界电流,并利用自旋转移力矩效应在不同电阻状态之间进行切换;相应地,可写入2位数据00、01、10、11。
其中,本发明可以叠加两个以上的磁隧道结,将不同缓冲层设置为不同的材料、厚度,或者将磁隧道结的有效结构倒置。磁隧道结的截面一般为纳米级圆形,可据实际情况做出调整。自由层的磁化方向也可以利用磁场、电压等方式进行控制。
3.优点和功效:
相比于传统的磁随机存储器器件,本发明提出的一种通过缓冲层调控的多比特单元磁存储器件具有以下优势:
(1)本发明为多比特单元磁存储器件,即可在一个磁随机存储器单元中存储多于1位的数据。因此,本发明可显著提高存储密度,同时降低功耗和成本。
(2)传统多比特单元磁存储器件串联的磁隧道结串联截面不同,因此,在制造过程中需要进行至少两次纳米级刻蚀。由于刻蚀将导致二次沉积、阴影效应等不利影响,经历多次刻蚀后器件的性能将进一步下降。另一种方法使用截面尺寸相同的磁隧道结,然而各个磁隧道结的超薄多层膜材料、厚度有所差异,提高了磁控溅射的难度,同样不易实现。本发明通过调整有效结构以外的缓冲层使各个磁隧道结获得不同的隧穿磁阻比率,这种方法几乎没有增加磁控溅射及纳米级刻蚀的难度,多比特单元磁存储器件的性能由此也得以保证。
附图说明
附图揭示出本发明的相关实施例及工作流程。
图1为基于一部分实施例的通过缓冲层调控的多比特单元磁存储器件100及其关键的超薄多层膜结构。
图2(a)为器件100初始状态“00”的示意图。
图2(b)为向器件100顶端施加写电流达到磁隧道结MTJ2的自由层磁化方向翻转为与其参考层磁化方向反平行的示意图。
图2(c)为将写电流增加至磁隧道结MTJ1翻转为反平行状态的示意图。
图2(d)为将写电流由器件100底端注入达到磁隧道结MTJ2返回至平行状态的示意图。
图2(e)为将写电流增加至磁隧道结MTJ1返回至平行状态的示意图,器件100恢复图2(a)所示初始状态。
图2(f)示出了上述多比特单元磁存储器件的工作流程。
图3为基于其他实施例的通过缓冲层调控的多比特单元磁存储器件300及其关键的超薄多层膜结构,磁隧道结的数量为两个以上。
图4为基于其他实施例的通过缓冲层调控的多比特单元磁存储器件400及其关键的超薄多层膜结构,磁隧道结的有效结构被倒置。
图中符号说明如下:
使磁隧道结MTJi(i=1,2,……)的自由层磁化方向由平行于参考层磁化方向转换为反平行的临界电流为反之为
“+”表示电流由器件100顶端注入,“-”表示由底端注入。
具体实施方式
参照附图,以下将进一步描述本发明的一部分实施例。
图1所示为本发明一部分实施例的示意结构。多比特单元磁存储器件100由两个磁隧道结MTJ1、MTJ2叠加而成。在制备过程中,缓冲层102首先被沉积于衬底上方,其上方依次是磁隧道结MTJ1的自由层104、势垒层106、参考层108。磁隧道结MTJ2通过另一缓冲层110与磁隧道结MTJ1连接,由同样的自由层112、势垒层114、参考层116组成。磁隧道结MTJ2上方附着又一缓冲层118。在一部分实施例中,缓冲层102为Ta/Mo(由衬底开始),缓冲层110为Ta,而缓冲层118的结构为Ta/Ru。缓冲层102中,Mo向其他薄膜层渗透的程度弱于缓冲层110和118中的Ta,能够增加磁隧道结MTJ1的基于垂直磁各向异性,改变临界电流密度甚至隧穿磁阻比率。因此,向器件100注入一定大小及方向的电流IC,自由层104和112将相应地发生翻转,从而获得4组不同电阻状态。可根据实际应用情况对器件100进行设计,一般认为,当相邻电阻状态差值相等时,读操作的错误概率最小;当相邻临界电流差值相等时,写操作的错误概率最小。
图2(a)-(f)揭示了向器件100写入数据的各个步骤,磁隧道结MTJi的高低电阻状态分别表示为RHi、RLi。具体过程可描述为:
(1)图2(a)所示为器件100的初始状态。磁隧道结MTJ1、MTJ2自由层104、112的磁化方向分别平行于参考层108、116的磁化方向,处于低电阻状态,器件100总电阻状态RL1+RL2,所代表的数据为“00”;
(2)如图2(b)所示,向器件100顶端施加的写电流202达到时,磁隧道结MTJ2自由层112的磁化方向翻转为与其参考层116的磁化方向反平行,呈现高电阻状态RH2。同时,由于写电流202未达到使磁隧道结MTJ1翻转所需的临界电流磁隧道结MTJ1的低电阻状态维持不变(RL1)。此时,器件电阻状态为RL1+RH2,所代表的数据为“01”;
(3)如图2(c)所示,向器件100施加的写电流204继续增加至磁隧道结MTJ1自由层104的磁化方向也翻转为反平行,呈现出高电阻状态RH1。此时,器件电阻状态为RH1+RH2,所代表的数据为“11”;
(4)如图2(d)所示,写电流206由器件100底端注入达到磁隧道结MTJ2自由层112的磁化方向翻转为平行,呈现出低电阻状态RL2。同时,由于写电流206未达到磁隧道结MTJ1翻转所需的临界电流磁隧道结MTJ1的高电阻状态维持不变(RH1)。此时,器件电阻状态为RH1+RL2,所代表的数据为“10”;
(5)如图2(e)所示,向器件100施加的写电流208继续增加至磁隧道结MTJ1自由层104的磁化方向也翻转为平行,呈现出低电阻状态RL1。此时,器件电阻状态为RL1+RL2,所代表的数据为“00”。至此,器件100返回(1)中表述的初始状态。
图2(f)示出了上述多比特单元磁存储器件的工作流程。可见在一部分实施例中,根据不同初始状态,可能需要连续施加不同的写电流才能将目标数据写入多比特单元磁存储器件。例如,若初始状态为“01”,目标数据为“10”必须执行上述(3)、(4)两步。此外,一部分状态之间也可实现相互转换,如“00”“01”。
特别地,由于磁隧道结MTJ1、MTJ2具有完全相同的有效结构,仅需合理选择各个缓冲层的材料、厚度,即可获得不同的临界电流甚至隧穿磁阻比率,这在一定程度上降低了制造的工艺难度,也减小了该过程引入的负面影响。
需要指出,在本发明涉及的所有实施例中,组成磁存储器件的各个磁隧道结,其材料、结构、形状可以相同,也可以不同,数量可以多于两个。
组成磁隧道结自由层的材料可能包含钴铁硼(CoFeB)、钴铁(CoFe)、钌(Ru)、钴(Co)、钴/铂(Co/Pt)多层膜或钴/钯(Co/Pd)多层膜,一般厚度为0.5-15nm。组成势垒层的材料可能包括氧化镁(MgO)、氧化铝(Al2O3)、二氧化铪(HfO2)或氧化钽(Ta2O5),一般厚度为0.8-2nm。组成参考层的材料可能包括CoFeB、CoFe、Ru、Co、Co/Pt多层膜或Co/Pd多层膜,一般厚度为0.5-30nm。组成多比特单元磁存储器件的磁隧道结上、下通过缓冲层与相邻磁隧道结或外围电路相连,周围使用二氧化硅(SiO2)、氮化硅(SiN)或其他材料作为绝缘层。缓冲层的材料选自、但不限于传统的Ta/Ru/Ta、Ta/Ru,或者W、Hf、Mo和Nb,或者上述材料的任意组合,典型厚度为5-60nm。例如,与Ta相比,Hf能够将垂直磁各向异性在原基础上提高30%,Mo能够提高20%,同时优化磁隧道结的热稳定性。
图3所示为根据本发明另一部分实施例给出的示意图。多比特单元磁存储器件300包含同样的磁隧道结MTJ1、MTJ2、MTJ3……,并通过缓冲层302、304及306等相互连接。其中,缓冲层302可能使用Ta/Mo,304使用Mo,306使用Ta/Ru/Ta……同理,在缓冲层302、304中Mo的作用下,磁隧道结将获得与仅利用Ta作为缓冲层的磁隧道结相异的性质,由此获得多比特单元所需的相关参数。
图4所示为根据本发明又一部分实施例给出的示意图。组成多比特单元磁存储器件400的磁隧道结MTJ1、MTJ2与器件100相比有效结构发生倒置,以磁隧道结MTJ1为例,由底部至顶部依次为缓冲层402、参考层404、势垒层406和自由层408。缓冲层402为Ta/Ru/Ta,缓冲层410为Ta,缓冲层412为Nb/Ta。由于磁死层、制造工艺等方面的差别,倒置后的器件400性能将发生变化,同样可以满足多比特单元磁存储器件的需要。
本发明可通过多种工艺实现制备,具体包括使用磁控溅射、分子束外延等方法在衬底上形成超薄多层膜结构,使用紫外光刻(Ultra-Violet Lithography,UVL)、电子束光刻(ElectronBeam Lithography,EBL)、反应离子束刻蚀(Reactive Ion Etching,RIE)、感应耦合等离子体刻蚀(Inductively Coupled Plasma,ICP)、离子束刻蚀(Ion Beam Etching,IBE)等方法形成磁存储器件的各部分形态,使用化学气象沉积(Chemical Vapor Deposition,CVD)等方法形成绝缘层,使用电子束蒸镀、化学机械平坦化(Chemical Mechanical Polishing,CMP)等方法形成电接触与外围电路相连,最终能够利用STT效应或其他方式实现数据存储。
虽然已经结合一部分实施例详细描述了通过缓冲层调控的多比特单元磁存储器件,但其特定的结构细节和功能细节仅是实施例的叙述需要,本发明并不仅限于公开的实施例。可有多种可选择的形式来实施本发明,包括落入本发明范围内的所有变化、等价物和替换物。在实际制造过程中,各个步骤的工艺选择、顺序排列等视具体情况确定,且均包含于本发明公开的范围之内。

Claims (3)

1.一种通过缓冲层调控的多比特单元磁存储器件,其特征在于:它是形成多个截面尺寸相同的磁隧道结层叠,通过调节缓冲层的材料、厚度,改变其中一个磁隧道结的性能参数,从而产生实现多比特单元磁存储器件的多组电阻状态;
该多比特单元磁存储器件由基于垂直磁各向异性的两个磁隧道结串联而成,各个磁隧道结包含参考层、势垒层和自由层;其中,参考层的磁化方向固定,自由层的磁化方向根据注入电流的大小及方向在两种状态之间转换,即自旋转移力矩效应;当两个磁化方向相同时,磁隧道结呈现低电阻状态,表示数据“0”;当参考层与自由层的磁化方向相反时,磁隧道结呈现高电阻状态,表示数据“1”。
2.根据权利要求1所述的一种通过缓冲层调控的多比特单元磁存储器件,其特征在于:磁隧道结MTJ2的上下方沉积有传统材料构成的缓冲层,可选自、但不限于Ta/Ru;磁隧道结MTJ1下方沉积有不同材料构成缓冲层,可选自、但不限于W、Hf、Mo或Nb;在该材料的作用下,磁隧道结MTJ1的垂直磁各向异性将发生变化,从而产生与磁隧道结MTJ2相异的性能参数;通过选择适合的缓冲层材料、厚度,两个磁隧道结能产生4组电阻状态及间隔明显的临界电流,并利用自旋转移力矩效应在不同电阻状态之间进行切换;相应地,可写入2位数据00、01、10、11。
3.根据权利要求1所述的一种通过缓冲层调控的多比特单元磁存储器件,其特征在于:其中,该多比特单元磁存储器件能叠加两个以上的磁隧道结,将不同缓冲层设置为不同的材料、厚度,或者将磁隧道结的有效结构倒置;磁隧道结的截面一般为纳米级圆形,根据实际情况做出调整;自由层的磁化方向也能利用磁场、电压方式进行控制。
CN201510079744.1A 2015-02-13 2015-02-13 一种通过缓冲层调控的多比特单元磁存储器件 Active CN104701453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510079744.1A CN104701453B (zh) 2015-02-13 2015-02-13 一种通过缓冲层调控的多比特单元磁存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510079744.1A CN104701453B (zh) 2015-02-13 2015-02-13 一种通过缓冲层调控的多比特单元磁存储器件

Publications (2)

Publication Number Publication Date
CN104701453A true CN104701453A (zh) 2015-06-10
CN104701453B CN104701453B (zh) 2017-08-08

Family

ID=53348368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510079744.1A Active CN104701453B (zh) 2015-02-13 2015-02-13 一种通过缓冲层调控的多比特单元磁存储器件

Country Status (1)

Country Link
CN (1) CN104701453B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180577A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 用于制造磁存储器件的方法
CN111441012A (zh) * 2020-04-22 2020-07-24 南京理工大学 一种低磁死层厚度的磁性薄膜材料及其制备方法
WO2023087885A1 (zh) * 2021-11-22 2023-05-25 浙江驰拓科技有限公司 一种磁传感器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483734B1 (en) * 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
CN1405777A (zh) * 2001-08-09 2003-03-26 惠普公司 多位磁存储单元
US20070201265A1 (en) * 2006-02-25 2007-08-30 Rajiv Yadav Ranjan High capacity low cost multi-state magnetic memory
CN101452990A (zh) * 2007-12-04 2009-06-10 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN102881819A (zh) * 2011-07-13 2013-01-16 海力士半导体有限公司 具有提高的磁性层厚度余量的磁存储器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405777A (zh) * 2001-08-09 2003-03-26 惠普公司 多位磁存储单元
US6483734B1 (en) * 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US20070201265A1 (en) * 2006-02-25 2007-08-30 Rajiv Yadav Ranjan High capacity low cost multi-state magnetic memory
CN101452990A (zh) * 2007-12-04 2009-06-10 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN102881819A (zh) * 2011-07-13 2013-01-16 海力士半导体有限公司 具有提高的磁性层厚度余量的磁存储器件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
T. LIU,ET AL.: "Large enhanced perpendicular magnetic anisotropy in CoFeB/MgO system with the typical Ta buffer replaced by an Hf layer", 《AIP ADVANCES》 *
T. LIU,ET AL.: "Thermally robust Mo/CoFeB/MgO trilayers with strong perpendicular magnetic anisotropy", 《SCIENTIFIC REPORTS》 *
YAOJUN ZHANG,ET AL.: "Multi-level Cell STT-RAM: Is It Realistic or Just a Dream?", 《IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD) 2012, SAN JOSE, CALIFORNIA, USA》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180577A (zh) * 2018-11-09 2020-05-19 三星电子株式会社 用于制造磁存储器件的方法
CN111180577B (zh) * 2018-11-09 2024-04-02 三星电子株式会社 用于制造磁存储器件的方法
CN111441012A (zh) * 2020-04-22 2020-07-24 南京理工大学 一种低磁死层厚度的磁性薄膜材料及其制备方法
WO2023087885A1 (zh) * 2021-11-22 2023-05-25 浙江驰拓科技有限公司 一种磁传感器及其制作方法

Also Published As

Publication number Publication date
CN104701453B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
US10147872B2 (en) Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US11094877B2 (en) Method for making MRAM with small dimension and high qulity
US9275713B2 (en) Magnetoresistive element and method of manufacturing the same
CN102414756B (zh) 具有辅助层的磁性叠层
EP2515307B1 (en) An improved high capacity low cost multi-state magnetic memory
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US10326073B1 (en) Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM)
US9099188B2 (en) Magnetoresistive element
US10797233B2 (en) Methods of fabricating three-dimensional magnetic memory devices
US9461243B2 (en) STT-MRAM and method of manufacturing the same
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
US10608170B2 (en) Electric field assisted perpendicular STT-MRAM
TW201405898A (zh) 磁性元件及其製造方法
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
US10319900B1 (en) Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
CN105470275B (zh) 交叉矩阵列式磁性随机存储器制造工艺
CN103794717B (zh) 一种包含介电层的嵌入型磁隧道结器件的制造方法
US10541268B2 (en) Three-dimensional magnetic memory devices
CN103887425B (zh) 磁性结和磁存储器以及用于提供磁性结的方法
KR20150015602A (ko) 메모리 소자
CN104362165B (zh) 一种基于磁场辅助的多级单元磁存储器件及制造方法
CN104701453A (zh) 一种通过缓冲层调控的多比特单元磁存储器件
US10141499B1 (en) Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US20160064651A1 (en) Method to make three-terminal mram
CN105529344A (zh) 交叉矩阵列式磁性随机存储器制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant