CN104700903B - 存储器芯片扰码验证方法 - Google Patents

存储器芯片扰码验证方法 Download PDF

Info

Publication number
CN104700903B
CN104700903B CN201410835915.4A CN201410835915A CN104700903B CN 104700903 B CN104700903 B CN 104700903B CN 201410835915 A CN201410835915 A CN 201410835915A CN 104700903 B CN104700903 B CN 104700903B
Authority
CN
China
Prior art keywords
chip
sample
back side
sample chip
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410835915.4A
Other languages
English (en)
Other versions
CN104700903A (zh
Inventor
马香柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410835915.4A priority Critical patent/CN104700903B/zh
Publication of CN104700903A publication Critical patent/CN104700903A/zh
Application granted granted Critical
Publication of CN104700903B publication Critical patent/CN104700903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种存储器芯片扰码验证方法，包含如下步骤：第一步，选取封装好的样品芯片，根据芯片厚度大小将样品芯片从背面开始研磨；第二步，采用化学腐蚀的方式继续腐蚀样品芯片背面；第三步，对存储区域进行物理损伤并记录物理损伤的物理地址；第四步，对样品芯片背面加保护盖，转移至手动测试机台进行手动测试；第五步，选取2～20颗样品芯片，重复以上步骤，每颗样品芯片测试存储区域的不同位置，找出失效的电学地址，并结合第三步的物理地址计算出物理地址与电学地址之间的对应关系。

Description

存储器芯片扰码验证方法
技术领域
本发明涉及集成电路失效分析领域，特别是指一种存储器芯片扰码验证方法。
背景技术
对于存储器芯片，不论是易失性存储器还是非易失性存储器，在制造以及使用阶段，可能会遇到单个比特、多个比特、整行比特、整列比特等等失效模式，影响量产以及终端客户使用。要找到导致失效的根本原因，需要对芯片进行物理失效分析，即找出失效比特在芯片上的实际物理地址，针对性地进行物理解剖，从而发现失效根源。
对存储器芯片的物理解剖，一般需要首先进行扰码验证，即找出电学地址和物理的对应关系。扰码验证传统的做法是：用激光或者聚焦离子束，在芯片正面进行物理破坏，然后测试电学失效地址，接着对芯片进行物理解剖，找到其物理地址，通过多个样品的数据，最终总结出电学地址和物理地址的对应关系。但是，随着芯片布线层次的增加，以及客户对芯片采取了加密保护措施(一般采取在芯片正面增加金属层加密网)，存储器上方有很多控制电路的走线，只要用激光或者聚焦离子束进行物理破坏，便会导致整个存储器区域无法操作，更不用说破解。
发明内容
本发明所要解决的技术问题在于提供一种存储器芯片扰码验证方法。
为解决上述问题，本发明所述的存储器芯片扰码验证方法，包含如下步骤：
第一步，选取样品芯片，将样品芯片从背面开始研磨；
第二步，采用化学腐蚀的方式继续腐蚀样品芯片背面；
第三步，对存储区域进行物理损伤；
第四步，对样品芯片背面加保护盖，转移至手动测试机台进行手动测试；
第五步，选取多颗样品芯片，重复以上步骤。
进一步地，所述第一步中的样品芯片为封装好的芯片；对于裸芯片，先进行封装之后再进行下一步骤。
所述第一步，根据样品芯片厚度的大小，背面研磨5～100μm,保留2～20μm。
进一步地，所述第二步，化学腐蚀至绝缘隔离层露出。
进一步地，所述第三步，根据存储器最小存储单元的大小，采用聚焦离子束或激光束的方法，选择进行大小为0.3x0.3μm2至5x5μm2面积的物理损伤，并记录损伤的物理地址。
进一步地，所述第四步，保护盖为绝缘材质，大小为覆盖住样品芯片背面防止测试时夹具对样品芯片背面造成损伤。
进一步地，所述第五步，选取2～20颗样品芯片进行反复测试，每颗样品芯片选择存储器内不同的位置，找出失效的电学地址，并结合第三步记录的物理地址，计算出电学地址与物理地址的对应关系式。
本发明从样品芯片的背面着手，采用传统方法对芯片存储区进行物理损伤，避开了正面多层走线以及设计的加密网，可以精确地进行扰码验证。
附图说明
图1是样品芯片示意图。
图2是样品芯片研磨示意图。
图3是样品芯片物理损伤示意图。
图4是样品芯片加保护盖示意图。
图5是本发明方法流程图。
附图标记说明
1是封装体，2是芯片，3是引脚，4是连接线，5是绝缘隔离区，6是保护盖。
具体实施方式
本发明所述的存储器芯片扰码验证方法，其实现步骤如下：
第一步，选取样品芯片，将样品芯片从背面开始研磨。如果是裸芯片，首先对芯片进行封装；如果是已经封装好的芯片，则直接可以使用，见图1所示，图中1是封装体，2是芯片，3是引脚，4是连接线。从封装体1背面进行研磨，根据芯片厚度大小，先粗磨掉5～200μm，剩下2～20μm左右。如图2。
第二步，采用化学腐蚀的方式继续腐蚀背面，直至绝缘隔离层次5露出，如图3。隔离层有的是LOCOS(局部氧化层)，有的是STI(浅槽隔离)。让绝缘层露出的目的，是可以通过绝缘层的表面位置，来断定存储器的位置以及后续物理损伤的可选位置。
第三步，采用用聚焦离子束机台或者激光束完成以下工作：针对存储区域，进行大小为0.3x0.3μm2至5x5μm2面积大小的物理损伤，或者更大面积。这个大小可以根据最小存储单元面积进行调节。如图3，图中矩形虚线框内为一个存储单元，采用物理损伤的方法将其一个存储单元进行损伤使该存储单元失效。如果存储单元面积较小，则损伤区域相应变小，反之则损伤区域面积应稍大。采用扫描电子显微镜记录下物理损伤的具体位置。
第四步，如图4所示，在芯片背面加保护盖6，转移至手动测试机台。保护盖为绝缘材料即可，比如塑料或者玻璃，大小盖住芯片背面，目的是防止测试时候夹具对芯片背面有损伤。
第五步，选取2-20颗样品，重复以上步骤，注意每颗样品芯片均选取存储器内不同位置。进行电学测试，找出其失效的电学地址，并结合第三步记录的物理地址，计算出电学地址与物理地址的对应关系式。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种存储器芯片扰码验证方法，其特征在于：包含如下步骤：
第一步，选取样品芯片，将样品芯片从背面开始研磨；根据样品芯片厚度的大小，背面研磨5～100µm,保留2～20µm；
第二步，采用化学腐蚀的方式继续腐蚀样品芯片背面，腐蚀至绝缘隔离层露出；
第三步，对存储区域进行物理损伤；
第四步，对样品芯片背面加保护盖，转移至手动测试机台进行手动测试；
第五步，选取多颗样品芯片，重复以上步骤。
2.如权利要求1所述的存储器芯片扰码验证方法，其特征在于：所述第一步中的样品芯片为封装好的芯片；对于裸芯片，先进行封装之后再进行下一步骤。
3.如权利要求1所述的存储器芯片扰码验证方法，其特征在于：所述第三步，根据存储器最小存储单元的大小，采用聚焦离子束或激光束的方法，选择进行大小为0.3x0.3µm2至5x5µm2 面积的物理损伤，并记录损伤的物理地址。
4.如权利要求1所述的存储器芯片扰码验证方法，其特征在于：所述第四步，保护盖为绝缘材质，大小为覆盖住样品芯片背面防止测试时夹具对样品芯片背面造成损伤。
5.如权利要求1所述的存储器芯片扰码验证方法，其特征在于：所述第五步，选取2～20颗样品芯片进行反复测试，每颗样品芯片选择存储器内不同的位置，找出失效的电学地址，并结合第三步记录的物理地址，计算出电学地址与物理地址的对应关系式。
CN201410835915.4A 2014-12-24 2014-12-24 存储器芯片扰码验证方法 Active CN104700903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410835915.4A CN104700903B (zh) 2014-12-24 2014-12-24 存储器芯片扰码验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410835915.4A CN104700903B (zh) 2014-12-24 2014-12-24 存储器芯片扰码验证方法

Publications (2)

Publication Number Publication Date
CN104700903A CN104700903A (zh) 2015-06-10
CN104700903B true CN104700903B (zh) 2018-06-19

Family

ID=53347937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410835915.4A Active CN104700903B (zh) 2014-12-24 2014-12-24 存储器芯片扰码验证方法

Country Status (1)

Country Link
CN (1) CN104700903B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6672947B2 (en) * 2001-03-13 2004-01-06 Nptest, Llc Method for global die thinning and polishing of flip-chip packaged integrated circuits
US20080090403A1 (en) * 2006-10-02 2008-04-17 Credence Systems Corporation Apparatus and method forming a contact to silicide and a contact to a contact
CN102253325B (zh) * 2010-05-21 2013-07-31 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN103358223A (zh) * 2012-03-26 2013-10-23 上海唯环网络科技有限公司 芯片研磨方法
CN104020408B (zh) * 2014-05-26 2016-07-06 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN104156325B (zh) * 2014-08-26 2017-12-08 上海华虹宏力半导体制造有限公司 芯片逻辑地址到物理地址的转换方法和装置

Also Published As

Publication number Publication date
CN104700903A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN104020408B (zh) 存储芯片位线失效分析方法
CN104597389B (zh) 一种海洋环境条件下塑封集成电路可靠性快速评价方法
CN103839771A (zh) 半导体器件失效分析样品制作方法以及分析方法
CN102194795B (zh) 金属层下介电层测试结构
CN113466740A (zh) 故障定位方法和故障定位装置
CN110706732A (zh) 存储器芯片的失效分析方法
CN104700903B (zh) 存储器芯片扰码验证方法
CN115132703A (zh) 半导体结构的测试结构、半导体结构和测试方法
CN105895601B (zh) 半导体晶片、半导体芯片以及半导体装置及其制造方法
CN103400749B (zh) Mim电容器件失效分析方法
CN105355577B (zh) 等离子体损伤测试结构及其制作方法
CN103545294A (zh) 半导体检测结构及检测方法
Yamada et al. Influence of CMP slurries and post-CMP cleaning solutions on Cu interconnects and TDDB reliability
CN104037107A (zh) 通孔链结构的失效分析方法
CN102130092A (zh) 熔丝器件及制备方法
US8056025B1 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
CN107991598B (zh) 一种用于三维存储器沟道导通性的测量方法
CN108614197B (zh) 一种针对浮栅的漏电点定位方法
CN105845590B (zh) 一种检测金属缺陷的方法
US20160329258A1 (en) Method and apparatus for bond-pad charging protection of transistor test structures
Chen et al. Failure localization and mechanism analysis in system-on-chip (soc) using advanced failure analysis techniques
CN104347594A (zh) 硅通孔测试结构及其测试方法和形成方法
CN103811410B (zh) 找到通孔弱连接的方法
Chen et al. Cases study on focused ion beam technology for failure analysis
CN103904058A (zh) 一种栅氧介质测试结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant