CN104685480A - 关于芯片套接字协议的网络 - Google Patents
关于芯片套接字协议的网络 Download PDFInfo
- Publication number
- CN104685480A CN104685480A CN201380049320.XA CN201380049320A CN104685480A CN 104685480 A CN104685480 A CN 104685480A CN 201380049320 A CN201380049320 A CN 201380049320A CN 104685480 A CN104685480 A CN 104685480A
- Authority
- CN
- China
- Prior art keywords
- interface unit
- network interface
- chip
- initiator
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/1735—Network adapters, e.g. SCI, Myrinet
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Computer And Data Communications (AREA)
Abstract
本发明是事务接口协议,其中所述接口协议在请求及响应信道中的每一者中具有事务识别符信号。在通过事务接口直接连接的目标网络接口单元NIU主控器与起始器NIU受控器之间使用所述事务接口协议。目标NIU响应信道使用事务ID信号以识别上下文阵列中的与对应请求相关联的条目。目标NIU及起始器NIU的耦合使得能够形成包括多个芯片上网络NoC的芯片上互连件,其中所述互连件的拓扑更简单、更小、更快且具有更低的等待时间。
Description
技术领域
本发明大体上涉及半导体技术领域,且更具体来说,涉及用于系统芯片的芯片上网络互连件。
背景技术
芯片上网络(NoC)是用于在套接字接口之间传输读取及写入事务的基于包的互连。NoC包括至少一个起始器网络接口单元(NIU)及至少一个目标NIU。起始器NIU在起始器套接字接口处将事务请求转换为请求包,且在所述起始器套接字接口处将响应包转换为事务响应。目标NIU在目标套接字接口处将请求包转换为事务请求且在目标套接字接口处将事务响应转换为响应包。起始器及目标NIU通过开关拓扑而连接。所述包可含有被称为序列ID的字段,其编码以下各者中的一些或全部:起始器ID、目标ID、事务序列ID及事务标签。
常规的目标NIU在接收事务响应之后即刻执行上下文阵列查询,其需要搜索所有上下文阵列条目及逻辑以在与响应包序列ID匹配的链中推断最老的条目。此需要比简单的索引多得多的逻辑硅区域。更重要的是,用于链状列表查找的逻辑在逻辑层级上更深并且因此具有更长、更慢的时序路径。因此,所需的是具有更快的时序及较少的逻辑的用于连接两个NoC的系统和方法。
发明内容
根据本发明的各种方面及教示,提供使用事务接口协议连接两个NoC的具有较少的逻辑及更快的时序路径的系统和方法。根据本发明的各种方面,揭示一种事务接口协议,其中所述接口协议在请求及响应信道中的每一者中具有事务ID信号。所述协议在通过事务接口直接连接的目标NIU主控器与起始器NIU受控器之间使用。目标NIU响应信道使用事务ID信号以识别上下文阵列中的与对应请求相关联的条目。目标NIU及起始器NIU的耦合使得能够形成包括多个NoC的芯片上互连件,其中所述互连件的拓扑更简单、更小、更快且具有更低的等待时间。
附图说明
图1说明整个芯片互连件。
图2说明事务接口协议。
图3说明起始器NIU。
图4说明存储回声字段的目标NIU。
图5说明根据本发明的教示使用事务ID信号的事务接口协议。
图6说明根据本发明的教示的存储事务ID的起始器NIU。
图7说明根据本发明的教示的不具有上下文分配单元、拆分单元、上下文阵列或重新关联单元的起始器NIU。
图8展示根据本发明的教示的目标NIU。
图9展示根据本发明的教示的NoC。
图10展示目标NIU的一个实施例的操作的方法的流程图。
具体实施方式
图1展示包括第一NoC 120及第二NoC 140的整个芯片互连件。NoC 120包括通过套接字接口112耦合到起始器110的起始器NIU 122。第一NoC 120耦合到起始器110。NoC 120还包括通过套接字接口132耦合到目标130的目标NIU 124。NoC 120中的目标NIU 126通过套接字接口160耦合到NoC 140中的起始器NIU 142。NoC 140包括耦合到目标150的第一目标NIU 144及耦合到目标152的目标NIU 146。
NoC使用分层通信。套接字呈现事务层协议,例如高级微控制器总线架构(AMBA)高级可扩展接口(AXI)及开放核心协议(OCP)。图2中说明一个事务层协议。其具有使用用于操作码、地址、写入数据、突发长度及序列id的信号的请求信道200。所述协议还具有使用用于数据及序列id的信号的响应信道210。输送层协议将事务信息囊封在一或多个包中,通过开关拓扑传递所述一或多个包。包携载数据以及标头,所述标头可具有例如地址位、路线id、操作码及序列id等字段。物理层实施流量控制及传递包标头及数据的电线的简单连接。物理层协议可具有例如就绪、有效及数据等信号。
NIU可执行以下功能:
地址解码;
上下文分配;
事务拆分;及
上下文重新关联。
根据本发明的一个方面,图3中展示起始器NIU 300的一个实施例。在起始器NIU300内,通过套接字接口请求信道302接受请求。由起始器NIU 300通过套接字接口响应信道304呈现响应。在请求输送接口306上发送请求包,且在响应输送接口308上接收响应包。在解码单元310中解码事务地址以产生包标头中的路线id字段。包与上下文分配单元312中的上下文相关联。必要时,在包拆分单元314将事务拆分为多个包。在请求输送接口306上发送所述包。
起始器NIU 300包含拆分单元314。对于事务请求,拆分单元314致使创建若干包以输送事务。起始器NIU 300可将事务拆分为多个包以便确保所要的字节对准、突发对准、目标地址范围边界、地址交错,或协议边界要求,例如突发不跨越4KB对准的地址边界的AXI要求。
上下文阵列320包括被分配给待决事务的条目。如果上下文阵列320是满的,那么起始器NIU 300在套接字接口请求信道302上断言反压。解除断言物理层就绪信号。上下文阵列320存储每一待决事务的序列id及操作码以及其它信息。上下文阵列320具有四个条目并且因此支持至多四个待决事务。当在响应输送接口308上接收响应包时,上下文重新关联单元330使所述包与待决事务的上下文重新关联。重新关联单元330进行的重新关联确保起始器套接字接口的响应信道304上的响应与对应请求的序列ID匹配。
在图4中,展示可与起始器NIU 300对应的目标NIU 400。在请求输送接口402上接受请求包且在响应输送接口404上发送响应包。通过套接字接口请求信道406呈现事务请求且由NIU通过套接字接口响应信道408接受事务响应。目标NIU 400包含上下文分配单元412、上下文阵列420及上下文重新关联单元430。
在此实施例中,使包重新关联到它们的待决事务的上下文是简单的。包标头包含回声字段,其由起始器NIU 300中的分配单元312产生且从未更改的目标NIU 400发出回声。回声字段存储到上下文阵列320中的索引。将上下文阵列存取为查表。回声字段E存储在目标NIU上下文阵列420中,而来自目标NIU 400的每一事务是待决的。作为输送层协议的部分的回声字段包含在用于事务的响应包的标头中。
目标NIU 400重新关联单元430不享有回声字段的索引。现有技术水平业界标准事务层协议(例如目标NIU 400在目标套接字接口处使用的协议)不包含回声信息。在套接字接口响应信道408上的响应必须与从请求包存储的标头信息重新关联、存储在上下文阵列420中以便形成响应包。
目标NIU重新关联单元430必须基于具有响应包的序列ID的最老的事务而执行对适当的上下文阵列的查找。上下文阵列420被组织为具有用于每一序列ID的链的链状待决事务列表。
图5中展示本发明的一方面。使用额外的信号请求TrID在请求信道500中且使用响应TrID在响应信道510中增强包含用于操作码、地址、写入数据、突发长度及序列id的信号的常规事务接口。TrID信号传达事务ID。此增强型信号接口由增强型NoC套接字协议使用。在本发明的一个实施例中,在呈现事务请求时套接字接口的主控器断言TrID上的值,且在呈现事务响应时接口的受控器给予响应TrID信号上的确切相同的值。根据本发明的另一个方面,接口的受控器给予从对应值请求TrID值变换的响应TrID信号上的值。变换可为位的次序或意义的改变。关键是对唯一主控器上下文阵列条目的可关联性。
在一个实施例中,多个待决事务中的每一者具有唯一TrID值。在另一实施例中,针对必须依序执行的事务再使用TrID值而不管下游缓冲。在另一实施例中,针对呈非顺序次序的连续事务给予TrID值。
在本发明的一个实施例中,从上游NoC内的包标头中的字段映射断言的TrID值。在一个实施例中,将TrID值映射到下游NoC内的包标头中的字段。
最佳的协议配置在NoC之间且在芯片之间变化。在本发明的一个实施例中,NoC套接字协议可在芯片设计时间处配置。配置选项尤其包含请求及响应TrID信号的宽度。通过配置工具产生寄存器传递层次(RTL)语言逻辑。由芯片设计者使用所述工具以产生定制的配置且产生RTL语言代码以用于芯片合成。
图6中展示本发明的一方面。在起始器NIU 600内,通过套接字接口请求信道602接受请求。由NIU 600通过套接字接口响应信道604呈现响应。在请求输送接口606上发送请求包且在响应输送接口608上接收响应包。在解码单元(D)610中解码事务地址以产生包标头中的路线id字段。包与上下文分配单元A 612中的上下文相关联。必要时,在包拆分单元S 614中将事务拆分为多个包。在请求输送接口606上发送所述包。
上下文阵列620包括被分配给待决事务的条目。如果所述阵列是满的,那么起始器NIU 600在套接字接口请求信道602上断言反压。在那种状态下,解除断言物理层就绪信号。上下文阵列620存储每一待决事务的序列id以及其它信息。上下文阵列620具有四个条目并且因此支持至多四个待决事务。当在响应输送接口608上接收响应包时,上下文重新关联单元(R)630使所述包与待决事务的上下文重新关联。
本发明的此方面与常规的NIU分歧之处在于上下文阵列620携载TrID信息。在一个实施例中,上下文阵列使用每一阵列条目存储TrID字段(T)。存储在所述字段中的值是在授予事务请求时在套接字接口请求信道602上的信号的值。当在套接字接口响应信道上呈现相关联的响应时,从与针对其呈现响应的事务相关联的上下文阵列条目中的TrID字段驱动接口上的信号。
在一个实施例中,上下文阵列的TrID字段包含在经产生以输送相关联的事务的包的标头中。其在包标头中形成回声字段。
在另一实施例中,套接字接口的主控器及受控器侧具有相同数目的上下文,且TrID值对于每一上下文是唯一的。来自主控器的TrID形成到起始器NIU中的上下文阵列中的直接索引。由起始器NIU产生的请求包标头及由起始器NIU接收的响应包标头具有回声字段,其为到上下文阵列中的直接索引。以此方式,不需要存储上下文阵列中的TrID值且在TrID信号与包标头回声字段之间不需要重新映射。
现参看图7,起始器NIU 700通过NoC到NoC套接字而连接到上游目标NIU,所述NoC到NoC套接字具有连接到解码单元(D)710的请求信道702及响应信道704。上游目标NIU(未图示)支持与起始器NIU 700相同数目的上下文。在此情况下,在起始器NIU内不需要上下文阵列。仅在目标NIU中管理上下文。NoC套接字协议的TrID值直接用作在NoC输送请求信道706上发送及在NoC输送响应信道708上接收的包中的回声字段。响应包的回声字段直接驱动套接字响应信道704上的响应TrID信号。此布置取决于不需要响应字重组或它们的对应请求专有的其它响应属性的NIU的配置。
起始器NIU的最佳配置在NoC之间且在芯片之间变化。在本发明的一个实施例中,起始器NIU可在芯片设计时间处配置。配置选项尤其包含请求及响应TrID信号的宽度、NIU的上下文阵列中的TrID字段的宽度、上下文阵列条目的数目、待决事务的数目,及TrID信号到包标头回声字段的映射。待决事务的数目应在起始器NIU与其连接的IP之间匹配。如果起始器NIU支持比IP更多的待决事务,那么其将永不使用所有其上下文阵列条目。如果起始器NIU支持比IP更少的待决事务,那么其将断言IP上的反压,即使在NoC中存在网络可用性也如此。如果待决事务的数目不是二的幂,那么上游目标NIU及下游起始器NIU必须同意对有效TrID的编码。如果TrID对于事务是唯一的,且唯一TrID编码的数目小于待决事务的最大数目,那么下游起始器NIU必须正确地使响应重新关联到它们的对应请求的TrID。
通过配置工具产生以RTL语言描述的起始器NIU逻辑。由芯片设计者使用所述工具以产生定制的配置且产生RTL语言代码以用于芯片合成。
对于合成及布局有益的芯片设计策略是创建一或多个客户端NoC及支持对一或多个存储器(例如双倍数据速率DDR动态随机存取存储器DRAM)的交错存取的一个存储器NoC。在此设计中,存储器NoC具有一或多个NoC到NoC起始器NIU以从客户端NoC接收并服务请求。用于此配置的起始器NIU的实施例包括重新排序缓冲器。重新排序缓冲器就像具有存储部分事务响应的能力的经扩展上下文阵列。在此实施例中,TrID可存储在重新排序缓冲器内的上下文阵列中。
在包括共享接口的上游NoC及下游NoC的芯片上互连件中,下游NoC中的耦合到上游NoC中的目标NIU的起始器NIU的一个实施例不包括拆分单元。在上游NoC中的一或多个起始器NIU处使用下游NoC中的起始器NIU的拆分要求的知识来执行拆分。以此方式,下游NoC中的起始器NIU的实施例更小、更快且具有更少的事务等待时间。由上游NoC的起始器NIU考虑的下游NoC的一些参数是由下游NoC的目标NIU看到的地址图、下游NoC中的目标的最大突发长度、下游NoC中的目标套接字接口的数据宽度,及对突发交叉边界的下游NoC目标套接字协议限制,例如突发不跨越4k字节对准的地址的AXI协议限制。消除下游NoC的起始器NIU的拆分逻辑将逻辑区域、时序路径长度及事务等待时间减到最小。
本发明的一方面涉及与NoC套接字接口处的起始器NIU交易的目标NIU的实施例。在一个实施例中,使用NoC套接字协议的目标NIU依据包标头中的回声字段而映射TrID信号。在最简单的情况下,映射函数是直接复制。
图10中展示目标NIU的一个实施例的操作的方法。目标NIU包括上下文阵列。阵列条目存储关于事务的信息,所述信息可包含来自请求包的致使产生事务的信息。针对每一事务请求而分配阵列中的条目。套接字接口处的响应TrID信号的值形成阵列索引。其指向保持与对应事务相关的信息的阵列条目。上下文阵列中的条目的数目界定可由目标NIU支持的同时待决事务的最大数目。形成到阵列中的无正负号二进制索引的TrID信号的位数目是待决事务的数目的基底二对数,其被上舍入到整数。每个待决事务具有唯一TrID值。
目标NIU的最佳配置在NoC之间且在芯片之间变化。在本发明的一个实施例中,目标NIU可在芯片设计时间处配置。配置选项尤其包含请求及响应TrID信号的宽度、上下文阵列条目的数目、待决事务的数目,及TrID信号到包标头回声字段的映射。待决事务的数目应在目标NIU与其连接的IP之间匹配。如果目标NIU支持比IP更多的待决事务,那么其将具有比所需的上下文阵列条目更多的上下文阵列条目。如果目标NIU支持比IP更少的待决事务,那么其将永不使用所有其上下文阵列条目。对于两个NoC之间的套接字接口,可建议确保待决事务的数目并且因此上下文阵列条目的数目对于上游目标NIU及下游起始器NIU是相同的。
通过配置工具产生以RTL语言描述的目标NIU逻辑。由芯片设计者使用所述工具以产生定制的配置且产生RTL语言代码以用于芯片合成。
使用增强型NoC套接字协议的起始器NIU与目标NIU的组合使得能够在芯片上互连件内实施上游NoC及下游NoC的优良多NoC组成。在单一常规的NoC中,包标头包含由起始器用于将响应有效地延伸到上下文阵列条目的回声字段。NoC组成针对上游NoC的目标NIU与下游NoC的连接的起始器NIU之间的套接字接口使用以上增强型NoC套接字协议。在本发明的一个实施例中,事务接口的TrID信号的值将上游NoC的请求包的回声字段携载到下游NoC的起始器NIU。下游NoC的起始器NIU转而将TrID信号的值用作其产生以实施协议接口事务的一或多个包内的回声字段。
根据本发明的一个方面,图9中展示NoC组成的实施例且其包含耦合到下游NoC950的上游NoC 910,其两者一起从左到右传输事务请求且从右到左传输响应。起始器NIU 920从起始器IP(未图示)接收事务请求、分配上下文阵列922中的上下文条目,且将请求包发送到目标NIU 930。目标NIU 930接收所述请求包且分配上下文阵列932中的包含来自请求包标头的回声值的上下文条目。目标NIU 930将包含TrID信号的事务请求982发出到起始器NIU 960。起始器NIU 960分配上下文阵列962中的上下文条目,在所述上下文条目中存储根据本发明的TrID。起始器NIU 960将请求包984发送到目标NIU 970。目标NIU 970接收所述请求包且分配上下文阵列972中的包含来自请求包标头的回声值的上下文条目。目标NIU 970将事务请求发出到目标IP(未图示)。目标IP将事务响应发出到目标NIU 970,其中重新关联逻辑974从上下文阵列972检索对应于所述事务的上下文条目。目标NIU 970将响应包986发送到起始器NIU 960,其中查找表模块964使用所述回声包标头字段以简单地从上下文阵列962检索对应于所述事务的上下文条目。根据本发明的各种方面,起始器NIU 960将事务响应988发送到目标NIU 930,其中查找表模块934使用所述TrID信号以从上下文阵列932简单地检索对应于所述事务的上下文条目。目标NIU 930将响应包990发送到起始器NIU 920,其中查找表模块924使用回声包标头字段以从上下文阵列922简单地检索对应于所述事务的上下文条目。起始器NIU 920将事务响应发送到起始器IP。
在一个实施例中,TrID信号的值存储在下游NoC的起始器NIU的上下文阵列中。在事务接口处使用所述响应呈现所存储的TrID值。在另一个实施例中,不存储TrID但隐含在回声字段中。
在一个实施例中,配置有地址图的感知及对下游NoC中的目标的事务协议支持的上游NoC的起始器NIU执行所有所需的起始器IP请求成为多个包的拆分。下游NoC的起始器NIU因此不需要包拆分逻辑。此具有将上游NoC包标头的回声字段简单地映射到下游NoC包标头的回声字段的进一步益处。因此,上游NoC的目标NIU内的上下文管理被简化为表存取。那是比常规的NoC组成的链状列表查找快得多的结构。在此配置中,地址解码、拆分及上下文关联的复杂度存在于上游起始器NIU中,靠近起始器IP,且一般远离芯片的拥塞部分而分布。上游起始器NIU因此必须知晓下游NoC的目标的某些特性,例如尤其是地址跨越边界限制及最大突发长度。
在另一个实施例中,上游NoC的起始器NIU不知道下游NoC的起始器NIU中实施的地址图。下游NoC视需要具有非平凡地址解码模块以及拆分及关联逻辑。在典型的实施方案中,在上游及下游NoC之间商定用于套接字接口的交叉边界参数,以使得上游起始NIU将以下游起始NIU不需要的方式拆分事务。在此配置中,地址解码、拆分及上下文关联的复杂度存在于下游NoC中。在许多芯片中,下游NoC更靠近性能关键的存储器且必须更在芯片中心。尽管此配置产生拥塞,但其允许存储器子系统的设计的灵活性,从而将其特定细节与上游客户端NoC分离。
本发明的一个方面涉及管理在上游NoC的目标NIU与下游NoC的起始器NIU之间的套接字接口的目标NIU内的上下文的方法。一个实施例包括使用汇集或基于堆栈的算法针对每一新传入的请求分配自由上下文。通过包标头内的回声及/或序列ID识别所述上下文。每一上下文阵列条目含有用于构建响应标头的必需信息:
路线ID;
操作码;及
回声。
目标NIU发出与所分配的上下文阵列条目相关联的对事务的请求。所述请求包含请求TrID信号。目标NIU根据所分配的上下文阵列条目的索引而指派所述信号。最终,目标NIU接收响应。所述响应包含响应TrID信号。目标NIU随后使用响应TrID信号的值作为索引值以查找上下文阵列的相关联条目。在发送写入响应输送包的标头或发送读取响应输送包的最后数据时释放所述上下文。
在另一个实施例中,响应TrID是用于相同事务的请求TrID信号的经变换副本。一个此类变换是对位的重新排序。此使得能够使用上下文阵列中的基于组的存储。另一变换是指示突发中的通过响应交错隔开的若干数据字中的哪一者的信息的相加,递送部分响应字。
本发明的一方面是消除对执行事务到NoC之间的套接字接口的目标NIU中的上下文阵列条目的重新关联的需要。此益处此外对于除NoC之外的类型的目标IP(例如存储器控制器)是有用的。存储器控制器(比如下游NoC起始器NIU)还可经设计以使用不需要复杂的重新关联逻辑的简单地映射的TrID信号作出响应。一般来说,目标NIU重新关联事务基于序列ID的链状列表而响应于上下文阵列条目。这需要昂贵的链状列表查找。在NoC到NoC套接字的情况下,使用事务接口上的TrID信号允许简单的表索引查找以使响应与上下文阵列条目重新关联。对于起始器IP的事务请求,通过任何数目的NoC到NoC套接字,仅需要一个重新关联链状列表查找,那是在连接到目标IP的目标NIU处。NoC到NoC套接字的所有中间目标NIU及起始器NIU可使用来自包标头字段及NoC套接字协议接口的TrID位的回声位的简单索引。
图8中展示目标NIU的实施例。展示目标NIU 800可与例如起始器NIU 600或700等起始器NIU对应。在请求输送接口802上接受请求包且在响应输送接口804上发送响应包。通过套接字接口请求信道806呈现事务请求且由NIU通过套接字接口响应信道808接受事务响应。目标NIU 800包括上下文分配单元812、上下文阵列820及上下文重新关联单元830。用于由上下文分配单元812选择的表条目的唯一地址被发送为请求TrID信号840。响应TrID信号842用作mux 850中的选择器以选择由上下文分配单元812选择的条目的回声字段E。这是消除对传统的复杂重新关联逻辑的需要以及简化整个系统并提高系统性能的查找机构。
芯片愈来愈复杂。它们可不再由单一工程师或甚至单一工程师小组设计。芯片必须被模块化地设计。因此需要使用单独的NoC设计模块。整个芯片内的顶级集成需要NoC之间的接口。使用NoC套接字协议允许NoC接口更快地运行及/或以更少的管级运行以接近时序。此外,使用NoC套接字协议允许小组独立地设计而不需要小组之间对最佳接口的协商的耗时过程。在一个实施例中,使用工具来配置并产生NoC RTL。其自动产生特定用于NoC之间的每一套接字接口的优化协议。在其它参数当中,所述配置确定TrID信号的大小及所支持的待决事务的数目。
所述工具还接受用于每一NoC的起始器的地址空间内的目标的地址图。通过使用下游NoC的地址图,所述工具确定产生在完成事务所需的下游NoC中的一或多个包所需的拆分的类型。所述工具配置起始器NIU RTL以实施此类包拆分。此效果是在起始器NIU的地址解码中创建统一的地址图。此在不需要单独的设计小组知晓每一其它NoC的地址图的情况下进行。
所述工具还产生检验测试台并测试以在具有互连性的起始器与目标之间的所有路线上锻炼所有事务类型。在知晓NoC组成的情况下,所述工具产生统一的测试台并测试以锻炼从每一起始器甚至通过NoC到NoC套接字且使用地址映射的所得的层级对所有可存取的目标的存取。
所述工具还产生性能勘测仿真环境。在知晓NoC组成的情况下,其产生将事务及它们的相关联的包在NoC之间的通过模型化的仿真环境。
所有这些益处是在不需要小组之间的通信的情况下实现。通过单独的小组在不通信的情况下进行设计的风险是针对模块之间的循环相依性。因为所述工具知晓NoC组成及每一组件NoC的配置,所以其自动执行循环相依性检查,例如,通过NoC到NoC套接字的循环的起始器到目标的连接性。此类相依性可导致死锁,但常常难以甚至在绝对的检验环境中进行检测。所述工具基于其对NoC连接性及配置的高级别知识而使所述检查自动化。
多个NoC的简易的集成的另一益处是NoC中的输送包标头格式基于其配置而被优化。例如,具有许多起始器及目标的NoC需要较大的路线ID字段,或具有许多边带信号的NoC将需要较大的用户位字段。大标头增加数据路径的大小及整个NoC上的逻辑的复杂度。通过使用多个NoC,在之间具有事务接口的情况下,单独NoC的标头格式可被单独优化且一般使其更小。
应理解,本发明并不限于所描述的特定实施例或方面,因而其可发生变化。还应了解,本文中所使用的术语仅仅是为了描述特定实施例,而并不打算是限制性的,这是由于本发明的范围将仅仅受到所附权利要求书的限制。
除非另外定义,否则本文中所使用的所有技术和科学术语具有与本发明所属领域的一般技术人员通常所理解相同的含义。类似于或等效于本文中所描述的任何方法和材料可用于实践或测试本发明。
本说明书中引用的所有公开案及专利以引用的方式并入本文中,如同每一者被特定地并个别地指示以引用的方式并入,且以引用的方式并入本文中以揭示并描述结合其而引用所述公开案的方法及/或材料。对任何公开案的引用是关于其在申请日之前的揭示内容,且不应理解为承认本发明未被授权凭借先前发明将所述公开案的日期提前。另外,所提供的公开案的日期可不同于可需要独立确认的实际公开案日期。
应注意,除非上下文另外明确规定,如本文所使用以及在所附权利要求书中所使用,单数形式“一”以及“所述”包含多个指示物。应进一步注意,权利要求书可经起草而排除任何任选的元件。因而,此陈述既定与对所主张元件的引述结合而充当使用如“仅仅(solely)”、“仅(only)”及其类似术语等此类排他性术语或使用“负性”限制的前提基础。
如所属领域的技术人员在阅读本发明之后将显而易见,本文中所描述和说明的个别实施例中的每一者具有离散组件和特征,所述特征可在不脱离本发明的范围或精神的情况下容易地与其它若干实施例中的任一者的特征分离或与其组合。任何所引述的方法均可以所引述的事件的顺序或以逻辑上可能的任何其它顺序来执行。
尽管已出于清楚理解的目的通过说明和实例相当详细地描述前述发明,但根据本发明的教示,所属领域的一般技术人员容易明白,可在不脱离所附权利要求书的精神或范围的情况下对其作出某些改变和修改。
因此,上文仅说明本发明的各种方面及原理。将了解,所属领域的技术人员将能够设计各种布置,尽管本文中未明确地描述或展示所述布置,但其体现本发明的原理且包含于其精神和范围内。此外,本文中所引述的所有实例及条件性语言主要打算辅助读者理解本发明的原理,及由发明人所提供的概念以深化此项技术,且应将其视为并不限制此类特定所引述的实例及条件。此外,引述本发明的原理、方面和实施例以及其特定实例的所有本文中的陈述都打算涵盖其结构和功能等效物。另外,希望此类等效物包含当前已知的等效物和未来开发的等效物两者,即,不管结构如何而开发的执行相同功能的任何元件。因此,本发明的范围并不打算限于本文中所展示及描述的示范性实施例。而是,由所附权利要求书体现本发明的范围及精神。
Claims (42)
1.一种起始器网络接口单元,其包括:
第一信道,其与请求一起接受事务识别符信号;及
第二信道,其与响应一起提供所述事务识别符信号。
2.根据权利要求1所述的起始器网络接口单元,其将与所述请求一起接受的所述事务识别符信号映射到请求包标头的字段。
3.根据权利要求1所述的起始器网络接口单元,其将响应包标头的字段映射到与所述响应一起提供的所述事务识别符信号。
4.根据权利要求3所述的起始器网络接口单元,其中功能是直接复制。
5.根据权利要求1所述的起始器网络接口单元,其中所述事务识别符信号的值被映射到包标头字段。
6.根据权利要求1所述的起始器网络接口单元,其中所述事务识别符信号的值具有至少与待决事务的最大数目的log2一样多的位。
7.根据权利要求1所述的起始器网络接口单元,其中若干待决事务具有所述事务识别符信号的唯一值。
8.根据权利要求1所述的起始器网络接口单元,其中所述网络接口单元是可配置的。
9.根据权利要求1所述的起始器网络接口单元,其中所述网络接口单元是由工具产生。
10.根据权利要求1所述的起始器网络接口单元,其包括可操作地连接到所述第二信道的重新排序缓冲器。
11.根据权利要求1所述的起始器网络接口单元,其不包括拆分单元。
12.根据权利要求1所述的起始器网络接口单元,其不包括上下文阵列。
13.一种系统,其包括:
包含起始器网络接口单元的第一芯片上网络,其中所述起始器网络接口单元包括包拆分单元;及
第二芯片上网络,其可操作地连接到所述第一芯片上网络,
其中由所述包拆分单元执行的拆分至少部分基于所述第二芯片上网络的一或多个参数。
14.根据权利要求13所述的系统,其中所述一或多个参数的至少一个参数是地址图。
15.根据权利要求13所述的系统,其中所述一或多个参数的至少一个参数是最大突发长度。
16.一种芯片上互连件,其包括:
上游芯片上网络;
所述上游芯片上网络内的第一起始器网络接口单元;
所述上游芯片上网络内的第一目标网络接口单元;
所述第一目标网络接口单元在所述第一起始器网络接口单元的地址空间内的第一地址映射;
下游芯片上网络;
所述下游芯片上网络内的第二起始器网络接口单元,其可操作地耦合到所述第一目标网络接口单元;
所述下游芯片上网络内的第二目标网络接口单元;
所述第二目标网络接口单元在所述第二起始器网络接口单元的地址空间内的第二地址映射;及
所述第一起始器网络接口单元内的包拆分单元,其根据所述第二地址映射而拆分包。
17.一种管理芯片上网络的目标网络接口单元内的上下文的方法,其包括以下步骤:
分配上下文阵列条目;
发出事务请求;
与所述事务请求一起包含请求事务上下文阵列条目识别符;
与事务响应识别符一起接受事务响应;及
使用响应阵列识别符查找所述上下文阵列条目。
18.根据权利要求17所述的方法,其中在所述响应阵列识别符中变换请求阵列识别符。
19.一种通过芯片上网络的组成来输送事务的方法,其包括:
使事务响应重新关联到第一芯片上网络中的第一目标网络接口单元中的第一上下文阵列的第一条目;
从所述第一条目映射包标头的回声字段;
从所述包标头的所述回声字段映射事务识别符信号;及
使用所述事务识别符信号的值索引到第二芯片上网络的第二目标网络接口单元中的第二上下文阵列的第二条目中。
20.根据权利要求19所述的方法,其进一步包括:
从所述第二条目映射第二包标头的第二回声字段;及
使用所述第二回声字段而索引到第三上下文阵列中。
21.一种在第一芯片上网络与第二芯片上网络之间通信的方法,所述方法包括断言事务识别符信号。
22.根据权利要求21所述的方法,其中使所述事务识别符信号与包标头字段相关联。
23.根据权利要求21所述的方法,其中每个待决事务具有所述事务识别符信号的唯一值。
24.根据权利要求21所述的方法,其中非循序地指派所述事务识别符信号的若干值。
25.根据权利要求21所述的方法,其中若干协议信号的宽度及存在是可配置的。
26.根据权利要求21所述的方法,其中通过工具产生套接字接口协议的定义。
27.根据权利要求21所述的方法,其中将由所述事务识别符信号指示的事务识别符编码为整数。
28.根据权利要求27所述的方法,其中所述整数是正的且小于所述事务识别符的最大法定值。
29.一种目标网络接口单元,其包括上下文阵列,所述上下文阵列使用事务识别符信号以使响应重新关联到唯一上下文阵列条目。
30.根据权利要求29所述的目标网络接口单元,其中所述事务识别符信号的值形成到所述上下文阵列中的索引。
31.根据权利要求29所述的目标网络接口单元,其中所述事务识别符信号具有至少与待决事务的数目的经上舍入的基底二对数一样多的位。
32.根据权利要求29所述的目标网络接口单元,其中若干待决事务具有所述事务识别符信号的唯一值。
33.根据权利要求29所述的目标网络接口单元,其中所述网络接口单元是可配置的。
34.根据权利要求29所述的目标网络接口单元,其中所述网络接口单元是由工具产生。
35.一种用于芯片上互连件的系统,所述系统包括:
上游芯片上网络,其包括:
目标网络接口单元;及
所述目标网络接口单元内的上下文阵列;及
下游芯片上网络,其可操作地连接到所述上游芯片上网络,所述下游芯片上网络包括耦合到所述上游芯片上网络的所述目标网络接口单元的起始器网络接口单元;及
由所述上游芯片上网络产生的事务ID信号,其中所述事务ID信号被映射到包标头的回声字段。
36.一种设计芯片的方法,其包括:
使第一芯片上网络与第二芯片上网络耦合;及
基于设计要求而产生优化协议,其中所述协议允许所述第一芯片上网络与所述第二芯片上网络通信。
37.根据权利要求36所述的方法,其进一步包括产生统一的地址图。
38.根据权利要求36所述的方法,其进一步包括产生统一的检验环境。
39.根据权利要求36所述的方法,其进一步包括产生统一的性能勘测环境。
40.根据权利要求36所述的方法,其进一步包括循环相依性检查。
41.根据权利要求36所述的方法,其中若干芯片上网络的包标头格式可不同。
42.一种计算机,其包括:
用于表示设计工具的显示器;
存储装置,其经配置以存储程序;及
处理器,其可操作地连接到所述存储装置及所述显示器,所述处理器经配置以执行所述程序且产生在所述显示器上表示的所述设计工具,
其中在所述设计工具表示用于连接两个芯片上网络的套接字接口协议以使得在起始器网络接口单元的连同请求一起接受事务识别符信号的第一信道上发送所述事务识别符信号时,与所述事务识别符信号一起返回响应。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/626,766 US9225665B2 (en) | 2012-09-25 | 2012-09-25 | Network on a chip socket protocol |
US13/626,766 | 2012-09-25 | ||
US13/626,758 US9471538B2 (en) | 2012-09-25 | 2012-09-25 | Network on a chip socket protocol |
US13/626,758 | 2012-09-25 | ||
PCT/US2013/061295 WO2014052261A1 (en) | 2012-09-25 | 2013-09-24 | Network on a chip socket protocol |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104685480A true CN104685480A (zh) | 2015-06-03 |
CN104685480B CN104685480B (zh) | 2017-07-14 |
Family
ID=50388890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380049320.XA Active CN104685480B (zh) | 2012-09-25 | 2013-09-24 | 关于芯片套接字协议的网络 |
Country Status (6)
Country | Link |
---|---|
EP (2) | EP2901294A4 (zh) |
JP (1) | JP6144348B2 (zh) |
KR (1) | KR101690568B1 (zh) |
CN (1) | CN104685480B (zh) |
IN (1) | IN2015MN00441A (zh) |
WO (1) | WO2014052261A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112817774A (zh) * | 2019-11-15 | 2021-05-18 | 阿特里斯公司 | 用于片上网络中的事务广播的系统和方法 |
CN117389931A (zh) * | 2023-12-12 | 2024-01-12 | 芯动微电子科技(武汉)有限公司 | 适用于总线访问gpu核内存储器的协议转换模块及方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2529217A (en) | 2014-08-14 | 2016-02-17 | Advanced Risc Mach Ltd | Transmission control checking for interconnect circuitry |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030081624A1 (en) * | 2001-02-28 | 2003-05-01 | Vijay Aggarwal | Methods and apparatus for packet routing with improved traffic management and scheduling |
US20040017820A1 (en) * | 2002-07-29 | 2004-01-29 | Garinger Ned D. | On chip network |
US20040019733A1 (en) * | 2002-07-29 | 2004-01-29 | Garinger Ned D. | On chip network with memory device address decoding |
US6826191B1 (en) * | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
US20050138252A1 (en) * | 2003-12-23 | 2005-06-23 | Arm Limited | Transaction request servicing mechanism |
US20060021022A1 (en) * | 1999-07-08 | 2006-01-26 | Broadcom Corporation | Security chip architecture and implementations for cryptography acceleration |
US20070245033A1 (en) * | 2006-04-14 | 2007-10-18 | Microsoft Corporation | Link layer discovery and diagnostics |
CN101379841A (zh) * | 2005-09-13 | 2009-03-04 | Ist国际公司 | 为提供异种网络之间的小包连通性和组分和小包之系统和方法 |
CN101501651A (zh) * | 2006-08-08 | 2009-08-05 | 皇家飞利浦电子股份有限公司 | 电子设备和控制通信的方法 |
US20100191890A1 (en) * | 2004-04-27 | 2010-07-29 | Hum Herbert H J | Globally Unique Transaction Identifiers |
US20110035523A1 (en) * | 2009-08-07 | 2011-02-10 | Brett Stanley Feero | Communication infrastructure for a data processing apparatus and a method of operation of such a communication infrastructure |
CN102185750A (zh) * | 2009-12-07 | 2011-09-14 | 意法半导体(研发)有限公司 | 封装体 |
US20110289253A1 (en) * | 2010-05-20 | 2011-11-24 | Stmicroelectronics S.R.L. | Interconnection method and device, for example for systems-on-chip |
US8087064B1 (en) * | 2000-08-31 | 2011-12-27 | Verizon Communications Inc. | Security extensions using at least a portion of layer 2 information or bits in the place of layer 2 information |
US20120079154A1 (en) * | 2010-09-29 | 2012-03-29 | Stmicroelectronics S.R.L. | Transaction reordering arrangement |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6671275B1 (en) * | 2002-08-02 | 2003-12-30 | Foundry Networks, Inc. | Cross-point switch with deadlock prevention |
JP4560409B2 (ja) * | 2002-10-08 | 2010-10-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データを交換する集積回路および方法 |
WO2005093591A1 (en) * | 2004-03-26 | 2005-10-06 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for transaction abortion |
KR20080058382A (ko) * | 2005-09-13 | 2008-06-25 | 아이에스티 인터내셔널 인코포레이티드 | 이기종 네트워크들 간의 패킷 연결을 제공하는 시스템 및방법, mtm 헤더 및 ip 헤더를 포함하는 패킷 처리네트워크 노드, 패킷 기반 통신 방법, 이러한 방법을수행하는 컴퓨터-실행가능 명령어들을 저장하는컴퓨터-판독가능 매체, 프로토콜 계층 아키텍처, mtm프로토콜 패킷, 및 mtm 프로토콜 패킷을 표현하는컴퓨터 데이터 신호 |
FR2951342B1 (fr) * | 2009-10-13 | 2017-01-27 | Arteris Inc | Reseau sur puce a latence nulle |
WO2011148925A1 (ja) * | 2010-05-24 | 2011-12-01 | 日本電気株式会社 | 半導体装置とネットワークルーティング方法とシステム |
FR2961048B1 (fr) * | 2010-06-03 | 2013-04-26 | Arteris Inc | Reseau sur puce avec caracteristiques de qualite-de-service |
-
2013
- 2013-09-24 EP EP13842232.4A patent/EP2901294A4/en not_active Ceased
- 2013-09-24 IN IN441MUN2015 patent/IN2015MN00441A/en unknown
- 2013-09-24 CN CN201380049320.XA patent/CN104685480B/zh active Active
- 2013-09-24 KR KR1020157009635A patent/KR101690568B1/ko active IP Right Grant
- 2013-09-24 WO PCT/US2013/061295 patent/WO2014052261A1/en active Application Filing
- 2013-09-24 EP EP22196229.3A patent/EP4123468A1/en active Pending
- 2013-09-24 JP JP2015533265A patent/JP6144348B2/ja active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060021022A1 (en) * | 1999-07-08 | 2006-01-26 | Broadcom Corporation | Security chip architecture and implementations for cryptography acceleration |
US6826191B1 (en) * | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
US8087064B1 (en) * | 2000-08-31 | 2011-12-27 | Verizon Communications Inc. | Security extensions using at least a portion of layer 2 information or bits in the place of layer 2 information |
US20030081624A1 (en) * | 2001-02-28 | 2003-05-01 | Vijay Aggarwal | Methods and apparatus for packet routing with improved traffic management and scheduling |
US20040017820A1 (en) * | 2002-07-29 | 2004-01-29 | Garinger Ned D. | On chip network |
US20040019733A1 (en) * | 2002-07-29 | 2004-01-29 | Garinger Ned D. | On chip network with memory device address decoding |
US20050138252A1 (en) * | 2003-12-23 | 2005-06-23 | Arm Limited | Transaction request servicing mechanism |
US20100191890A1 (en) * | 2004-04-27 | 2010-07-29 | Hum Herbert H J | Globally Unique Transaction Identifiers |
CN101379841A (zh) * | 2005-09-13 | 2009-03-04 | Ist国际公司 | 为提供异种网络之间的小包连通性和组分和小包之系统和方法 |
US20070245033A1 (en) * | 2006-04-14 | 2007-10-18 | Microsoft Corporation | Link layer discovery and diagnostics |
CN101501651A (zh) * | 2006-08-08 | 2009-08-05 | 皇家飞利浦电子股份有限公司 | 电子设备和控制通信的方法 |
US20110035523A1 (en) * | 2009-08-07 | 2011-02-10 | Brett Stanley Feero | Communication infrastructure for a data processing apparatus and a method of operation of such a communication infrastructure |
CN102185750A (zh) * | 2009-12-07 | 2011-09-14 | 意法半导体(研发)有限公司 | 封装体 |
US20110289253A1 (en) * | 2010-05-20 | 2011-11-24 | Stmicroelectronics S.R.L. | Interconnection method and device, for example for systems-on-chip |
US20120079154A1 (en) * | 2010-09-29 | 2012-03-29 | Stmicroelectronics S.R.L. | Transaction reordering arrangement |
Non-Patent Citations (6)
Title |
---|
A.RADULESCU等: "An Efficient On-Chip NI Offering Guaranteed", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS,》 * |
LUCIANO BONONI等: "NoC Topologies Exploration based on Mapping and Simulation Models", 《10TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN ARCHITECTURES, METHODS AND TOOLS (DSD 2007)》 * |
MASOUD DANESHTALAB: "A Low-Latency and Memory-Efficient On-chip Network", 《2010 FOURTH ACM/IEEE INTERNATIONAL SYMPOSIUM ON NETWORKS-ON-CHIP》 * |
MOHAMMAD REZA SEIFI等: "A CLUSTERED NOC IN GROUP COMMUNICATION", 《TENCON 2008-2008 IEEE REGION 10 CONFERENCE》 * |
WOO-CHEOL KWON: "In-Network Reorder Buffer To Improve Overall NoC Performance", 《DESIGN,AUTOMATION&TEST IN EUROPE CONFERENCE&EXHIBITION,2009.DATE’09》 * |
XU YANG等: "NISAR: An AXI Compliant On-chip NI Architecture Offering", 《ASIC,2007.ASICON"07.7TH INTERNATIONAL CONFERENCE ON》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112817774A (zh) * | 2019-11-15 | 2021-05-18 | 阿特里斯公司 | 用于片上网络中的事务广播的系统和方法 |
CN112817774B (zh) * | 2019-11-15 | 2023-08-04 | 阿特里斯公司 | 用于片上网络中的事务广播的系统和方法 |
CN117389931A (zh) * | 2023-12-12 | 2024-01-12 | 芯动微电子科技(武汉)有限公司 | 适用于总线访问gpu核内存储器的协议转换模块及方法 |
CN117389931B (zh) * | 2023-12-12 | 2024-05-03 | 芯动微电子科技(武汉)有限公司 | 适用于总线访问gpu核内存储器的协议转换模块及方法 |
Also Published As
Publication number | Publication date |
---|---|
EP4123468A1 (en) | 2023-01-25 |
EP2901294A4 (en) | 2016-08-10 |
EP2901294A1 (en) | 2015-08-05 |
KR20150063433A (ko) | 2015-06-09 |
JP6144348B2 (ja) | 2017-06-07 |
WO2014052261A1 (en) | 2014-04-03 |
JP2015535991A (ja) | 2015-12-17 |
KR101690568B1 (ko) | 2016-12-28 |
CN104685480B (zh) | 2017-07-14 |
IN2015MN00441A (zh) | 2015-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111190553B (zh) | 使用混合存储器立方体链路的互连系统及方法 | |
CN101669082B (zh) | 集群化多个独立的高速pci层次结构的装置和方法 | |
CN110442540A (zh) | 灵活总线协议协商和启用序列 | |
CN104641360B (zh) | 对存储器及对等设备的双播PCIe入站写入 | |
US9411775B2 (en) | iWARP send with immediate data operations | |
CN104246734B (zh) | 在无线链路上支持usb hub或外围设备的多跳树的可扩展wse hub | |
CN110442534A (zh) | 用于相干消息的高带宽链路层 | |
CN110442532A (zh) | 用于与主机相链接的设备的全球可存储存储器 | |
CN104123262A (zh) | 在PCIExpress上启用基于ID的流的方法和装置 | |
US20230018225A1 (en) | Apparatus and mechanism to bypass pcie address translation by using alternative routing | |
GB2466821A (en) | An FPGA with an embedded bus and dedicated bus interface circuits | |
US11797311B2 (en) | Asynchronous pipeline merging using long vector arbitration | |
CN103106166A (zh) | 一种协议无关、可支持目标读写操作的pcie ip核用户逻辑接口设计方法 | |
CN110795376A (zh) | 具有用于访问验证的基于查询的地址转换的系统架构 | |
CN104685480A (zh) | 关于芯片套接字协议的网络 | |
CN107851078A (zh) | 一种PCIe设备的聚合友好型地址分配的方法和系统 | |
KR20110120094A (ko) | 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩 | |
US9225665B2 (en) | Network on a chip socket protocol | |
US9471538B2 (en) | Network on a chip socket protocol | |
CN113168388A (zh) | 总线上的存储器请求链接 | |
CN105893036A (zh) | 一种嵌入式系统的兼容式加速器扩展方法 | |
Mahendra et al. | Design of highly reusable interface for AHB verification module | |
CN110196829B (zh) | 源设备和至少一个目标设备间事务路由的管理方法及系统 | |
CN117978775A (zh) | Pci-e非透明桥的地址转换方法、装置、设备及介质 | |
Ben Abdallah et al. | Network Interface Architecture and Design for 2D/3D NoCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |