CN104640326B - 利用数字方法实现的高精度恒流led驱动电路 - Google Patents

Abstract

本发明公开了一种利用数字方法实现的高精度恒流LED驱动电路，该驱动电路中尽可能用采用数字电路代替传统的利用模拟方法实现恒流功能的LED驱动电路中的模拟控制电路，使得本LED驱动电路的精度只受制于两个充电电流源和放电电流源之间的匹配程度，而不再受比较器失调电压、基准电压等的影响，即减小了对模拟信号检测电路的依赖，显著提高了本LED驱动电路的恒流精度和可靠性。

Description

利用数字方法实现的高精度恒流LED驱动电路

技术领域

本发明涉及一种LED驱动电路，特别是一种利用数字方法实现的高精度恒流LED驱动电路，属于LED驱动电路的技术领域。

背景技术

随着照明产业的飞速发展，为LED提供电能的开关电源驱动电路得到了迅猛发展。在LED驱动应用中，LED是靠电流来驱动的，流过LED的平均电流决定了LED的亮度，要得到稳定的LED亮度就需要稳定的平均电流。

由于DCM模式下的恒流公式相关变量较少，现今的LED驱动电路大多是工作于DCM模式下。DCM模式下输出电流平均电流公式为：

其中I_{o_average}为驱动电路输出平均电流，I_{s_pk}为次级边峰值电流，T_demag为退磁时间，T_S为驱动电路工作周期，I_{p_pk}为初级边峰值电流，N_p为变压器初级边线圈匝数，N_S为变压器次级边线圈匝数。要实现DCM工作模式下的恒流，主要是控制和I_{p_pk}的乘积为常数。

如图1所示，图1是传统的利用模拟方法实现恒流功能的LED驱动电路的一种典型结构，图中，退磁检测电路115检测出退磁时间信号127，所述退磁检测信号127以及经过反向器116反向后的反向信号128分别通过控制开关117和开关118的闭合来使得充电电流源124和放电电流源125为电容119进行充放电，同时将产生的三角波126与基准信号Vref通过比较器120进行比较后产生输出信号，该输出信号与RS触发器121的S端连接，所述RS触发器121的Q端输出信号经过驱动电路122来控制外部的功率管112的闭合。图1电路中，当T_demag与T_S-T_demag比值固定时，也就是为常数例如时，该电路工作于稳定状态，否则会自动调节死区时间也就是下一周期的导通时刻去调节

但是，图1所示的典型方案主要存在以下缺点：恒流的实现依赖于退磁检测电路155对退磁时间的检测精度，以及受制于所述充电电流源124与放电电流源125之间的匹配程序、所述比较器120的失调电压等，同时，随着工艺、温度、工作电压的变化，输出平均电流也会产生较大的波动。

发明内容

本发明所要解决的技术问题是，提供一种利用数字方法实现的LED恒流驱动电路，该电路中尽可能用采用数字电路代替传统电路中的模拟电路，从而减小了对模拟信号检测等电路的依赖，显著提高了本驱动电路的恒流精度和可靠性。

为解决上述技术问题，本发明采用的技术方案是：一种利用数字方法实现的高精度恒流LED驱动电路，该电路包括：

控制驱动芯片，所述控制驱动芯片包括：退磁检测电路，所述退磁检测电路的输出端与频率控制单元的第一输入端连接，所述频率控制单元的第二输入端与前沿消隐电路的输出端连接，所述频率控制单元的第三输入端与限流比较器的输出端连接，所述频率控制单元的输出端与频率调节单元的第一输入端连接，所述频率调节单元的第二输入端与振荡器的输出端连接，所述频率调节单元的输出端分别与D触发器的CLKB端和所述频率控制单元的第四输入端连接，所述D触发器的D端与内部电源的输出端连接，所述D触发器的RB端与所述限流比较器的输出端连接，所述D触发器的Q端与驱动电路的输入端连接，所述驱动电路的输出端与所述前沿消隐电路的输入端连接并控制外部功率管的闭合，所述限流比较器的输入端检测外部的功率管导通后在与其串联的限流电阻上形成的电压；

所述频率控制单元包括：第一电流源、第二电流源、第一开关、第二开关、与门电路、电容、施密特触发器、第一反向器、第二反向器、RS触发器、第一D触发器、第二D触发器及或非门电路，所述频率控制单元的第一输入端分别与所述与门电路的一个输入端和所述第一D触发器、第二D触发器的D端连接，所述频率控制单元的第四输入端分别与所述与门电路的另一个输入端和第二D触发器的CLKB端连接，所述与门电路的输出端控制所述第一开关的闭合，所述第一开关的另外两端一端与所述第一电流源的输出端连接，另一端与施密特触发器的输入端连接并通过电容接地和通过所述第二开关与所述第二电流源的输入端连接，所述第一电流源的输入端与所述频率控制单元的第三输入端连接，所述第二电流源输出端接地，所述施密特触发器的输出端通过所述第一反向器与所述RS触发器的S端连接，所述频率控制单元的第二输入端通过所述第二反向器与所述RS触发器的R端连接，所述RS触发器的Q端控制所述第二开关的闭合并与所述第一D触发器的CLKB端连接，所述第一D触发器和第二D触发器的Q端分别与所述或门电路的输入端连接，所述或门电路的输出端即为所述频率控制单元的输出端；

所述频率调节单元包括：N位加法计数器、N位频率基准单元、N位数字比较器及第三D触发器，所述频率调节单元的第二输入端与所述N位加法计数器的CLKB端连接，所述频率调节单元的第一输入端与所述N位频率基准单元的输入端连接，所述N位加法计数器的输出端与所述N位数字比较器的负输入端连接，所述N位频率基准单元的输出端与所述N位数字比较器正输入端连接，所述N位数字比较器的输出端与所述第三D触发器的CLKB端连接，所述第三D触发器的QB端与D端连接，所述第三D触发器的Q端输出信号经过延时电路延时后与所述N位加法计数器的复位端R端连接，所述输出信号经过所述第三反向器反向后产生时钟信号传送至所述N位频率基准单元的CLKB端，所述第三反向器的输出端即为所述频率调节单元的输出端；

所述N位频率基准单元包括：N位可逆计数器、第四反相器、上限频率基准模块、下限频率基准模块及或门电路，所述N位频率基准单元的输入端输入的工作模式选择信号传送至所述N位可逆计数器的输入端，所述N位可逆计数器的CLKB端即为所述N位频率基准单元的CLKB端，所述N位可逆计数器的输出端作为所述N位频率基准单元的输出端输出N位频率基准信号506，所述N位频率基准单元的输出端还分别与所述上限频率基准模块和下限频率基准模块的输入端连接，所述上限频率基准模块和下限频率基准模块的输出信号经过所述或门电路产生复位信号传送至所述N位可逆计数器；当所述工作模式选择信号为高电平时，选通所述上限频率基准模块，关闭所述下限频率基准模块；反之，当工作模式选择信号为低电平时，则通过所述第四反相器反向后选通下限频率基准模块并关闭上限频率基准模块。

进一步，所述的利用数字方法实现的高精度恒流LED驱动电路还包括以下外围电路：整流电路，所述整流电路输出至电解电容，充电电阻与充电电容串联后与所述电解电容并联，所述充电电阻一端依次通过初级绕组、所述功率管、限流电阻接地，所述充电电阻的另一端通过内部电源为所述控制驱动芯片供电，与所述初级绕组耦合的次级绕组与续流二极管和输出电容组成回路，外部负载与所述输出电容并联。

进一步，所述的利用数字方法实现的高精度恒流LED驱动电路中，所述整流电路为由第一二极管、第二二极管、第三二极管和第四二极管组成的桥式整流电路。

本发明的优点是，本发明利用数字方法实现的高精度恒流LED驱动电路中尽可能用采用数字电路代替传统的利用模拟方法实现恒流功能的LED驱动电路中的模拟控制电路，使得本LED驱动电路的精度只受制于一个充电电流源和一个放电电流源之间的匹配程度，而不再受比较器失调电压、基准电压等的影响，即减小了对模拟信号检测电路的依赖，显著提高了本LED驱动电路的恒流精度和可靠性。

附图说明

图1为传统的利用模拟方法实现恒流功能的LED驱动电路的一种典型结构；

图2为本发明利用数字方法实现的高精度恒流LED驱动电路的电路图；

图3为图2中所示频率控制单元的电路图；

图4为图2中所示频率控制单元输出为0时的时序图；

图5为图2中所示频率控制单元输出为1时的时序图；

图6为图2中所示频率调节单元的电路图；

图7是本发明利用模拟方法实现恒流功能的LED驱动电路的导通信号产生的时序图；

图8为图2中所示N位频率基准单元的电路图。

具体实施方式

为进一步揭示本发明的技术方案，兹结合附图详细说明本发明的实施方式：

如图1，传统恒流LED驱动电路的工作过程大致如下：输入交流信号85Vac到265Vac该电压的名称在本发明中称为线电压V_IN，所述线电压经过所述整流电路，变成半波，再经过所述电解电容105滤波，变成近似直流高压，该直流高压通过所述充电电阻106给所述充电电容107充电，使得VDD电压上升，当VDD上升达到一定值，传统控制驱动芯片114开始工作，通用的第一次导通模块使得所述功率管112产生第一次导通，所述功率管112导通后，所述线电压V_IN依次经过电感L变压器的初级绕组108可以视作一个左边的电感、所述功率管112、限流电阻113直至到地形成一个通路。通过上述通路所述线电压V_IN对所述电感充电，上述通路的电流线形上升，斜率近似为上述通路的电流在所述限流电阻113上形成与电流值成正比的电压，该电压信号在CS端，所述传统控制驱动芯片114检测该电压，当该电压达到一定值时内部产生一个关断信号去控制所述功率管112关闭通过所述限流比较器123件实现，也就是从所述初级绕组108到地的通路中电流线形上升，达到一定值时，所述功率管112关断，此时从所述初级绕组108到地的通路中电流突变为0因为该通路关闭了。所述功率管112从开到关闭的过程叫做导通时间Ton。

所述功率管112关断后，与所述初级绕组108耦合的次级绕组可以视作一个右边的电感开始退磁过程，所述次级绕组所在的通路从一个初始电流开始线性下降，直至线性下降到0。所述次级绕组所在通路的电流从初始值线性下降到0的过程叫退磁过程，该过程经历时间叫退磁时间Tdemag。退磁现象能够被所述传统控制驱动芯片114内部的退磁检测电路114检测出来。

本发明的目的为：尽可能利用数字方法实现对LED驱动电路的输出电流平均值进行精确控制，以解决现有技术中LED恒流控制电路过多依赖于模拟信号以及检测电路的精度、工艺和温度等问题。

本发明的输出平均电流可表示为：

其中I_{o_average}驱动电路输出平均电流，I_{s_pk}为次级边峰值电流，T_demag为退磁时间，T_S为驱动电路工作周期，I_{p_pk}为初级边峰值电流，N_p为变压器初级边线圈匝数，N_S为变压器次级边线圈匝数。

本发明的发明思路为：检测出的与T_on进行比较这里的T_on为导通时间，k为可配置的常数，典型值为2，为本发明所期望得到的退磁时间与周期的比值，也就是与T_on进行比较，实际上就是与0进行比较。根据比较结果判断T_demag与的大小关系，与现有技术不同的是，虽然本发明的工作过程与前述传统的LED驱动电路类似，但是，如图2所示，图中的所述频率控制单元206输出结果是数字量1或0而不是模拟量，该输出数字信号去控制所述频率调节单元205，分别控制周期步进增加或者减小。倘若也就是则输出数字信号1，该数字信号1去控制周期步进调整。在下面的具体实施例中，为了方便表述，k不失一般性地取为典型值2。

作为本发明的一个实施例，图2为本发明利用数字方法实现的高精度恒流LED驱动电路的电路图，如图2所示，图中包括：控制驱动芯片201，所述控制驱动芯片201包括：退磁检测电路204，所述退磁检测电路204的输出端与频率控制电路206的第一输入端连接，所述频率控制单元206的第二输入端与前沿消隐电路210的输出端连接，所述频率控制单元206的第三输入端与限流比较器209的输出端连接，所述频率控制单元206的输出端与频率调节单元205的第一输入端连接，所述频率调节单元205的第二输入端与振荡器203的输出端连接，所述频率调节单元205的输出端分别与D触发器207的CLKB端和所述频率控制单元206的第四输入端连接，所述D触发器207的D端与内部电源202的输出端连接，所述D触发器207的RB端与所述限流比较器209的输出端连接，所述D触发器207的Q端与驱动电路208的输入端连接，所述驱动电路208的输出端与所述前沿消隐电路210的输入端连接并控制外部功率管112的闭合，所述限流比较器209的输入端检测外部的功率管112导通后在与其串联的限流电阻113上形成的电压。

如图3所示，所述频率控制单元206包括：第一电流源301、第二电流源304、第一开关302、第二开关303、与门电路313、电容306，施密特触发器305、第一反向器307、第二反向器、RS触发器308、第一D触发器316、第二D触发器317及或门电路318，所述频率控制单元206的第一输入端分别与所述与门电路313的一个输入端和所述第一D触发器316、第二D触发器317的D端连接，所述频率控制单元206的第四输入端分别与所述与门电路313的另一个输入端和第二D触发器317的CLKB端连接，所述与门电路313的输出端控制所述第一开关302的闭合，所述第一开关302的另外两端一端与所述第一电流源301的输出端连接，另一端与施密特触发器305的输入端连接并通过电容306接地和通过所述第二开关303与所述第二电流源304的输入端连接，所述第一电流源301的输入端与所述频率控制单元206的第三输入端连接，所述第二电流源304输出端接地，所述施密特触发器305的输出端通过所述第一反向器307与所述RS触发器308的S端连接，所述频率控制单元206的第二输入端通过所述第二反向器与所述RS触发器308的R端连接，所述RS触发器308的Q端控制所述第二开关303的闭合并与所述第一D触发器316的CLKB端连接，所述第一D触发器316和第二D触发器317的Q端分别与所述或门电路318的输入端连接，所述或门电路318的输出端即为所述频率控制单元206的输出端；

如图6所示，所述频率调节单元205包括：N位加法计数器401、N位频率基准单元402、N位数字比较器403及第三D触发器404，所述频率调节单元205的第二输入端与所述N位加法计数器401的CLKB端连接，所述频率调节单元205的第一输入端与所述N位频率基准单元402的输入端连接，所述N位加法计数器401的输出端与所述N位数字比较器403的负输入端连接，所述N位频率基准单元402的输出端与所述N位数字比较器403正输入端连接，所述N位数字比较器403的输出端与所述第三D触发器404的CLKB端连接，所述第三D触发器404的QB端与D端连接，所述第三D触发器404的Q端输出信号408经过延时电路406延时后与所述N位加法计数器401的复位端R端连接，所述输出信号408经过所述第三反向器405反向后产生时钟信号410传送至所述N位频率基准单元402的CLKB端，所述第三反向器405的输出端即为所述频率调节单元205的输出端。

如图8所示，所述N位频率基准单元402包括：N位可逆计数器501、第四反相器507、上限频率基准模块502、下限频率基准模块503及或门电路504，所述N位频率基准单元402的输入端输入的工作模式选择信号319传送至所述N位可逆计数器501的输入端，所述N位可逆计数器501的CLKB端即为所述N位频率基准单元402的CLKB端，所述N位可逆计数器501的输出端作为所述N位频率基准单元402的输出端输出N位频率基准信号506，所述N位频率基准单元402的输出端还分别与所述上限频率基准模块502和下限频率基准模块503的输入端连接，所述上限频率基准模块502和下限频率基准模块503的输出信号经过所述或门电路504产生复位信号505传送至所述N位可逆计数器501；当所述工作模式选择信号319为高电平时，选通所述上限频率基准模块502，关闭所述下限频率基准模块503；反之，当工作模式选择信号319为低电平时，则通过所述第四反相器507反向后选通下限频率基准模块503并关闭上限频率基准模块502。

为了进一步阐述以上图2所示的实施例，现结合各附图对图2所示电路的运行过程说明如下：

如图2所示，工作时：当所述控制驱动芯片201上电完成后，所述振荡器203开始工作产生一定频率的方波时钟信号214，所述时钟信号214传输给所述频率调节单元205，具体的，如图6所示，所述时钟信号214传送给所述N位加法计数器401的CLKB端，使得所述N位加法计数器401从0开始进行加法计数。初始时，所述N位频率基准单元402的输出为一可配置的初始值，为了方便表述，在本实施例中不失一般性地取为典型值111……1N位，当所述N位加法计数器401输出与所述N位频率基准单元402的初始值相等时，所述N位数字比较器403的输出信号407由高电平翻转为低电平，所述输出信号407与所述第三D触发器404的CLKB连接，所述第三D触发器404的QB端与D端连接，所述输出信号407下降沿使得所述第三D触发器404的Q端信号408变为高电平，所述信号408经过所述延时电路406延时后传送到所述N位加法计数器401的R端使得所述N位加法计数器401复位，从0重新开始计数，同时使得所述N位数字比较器403的输出信号407翻转为高电平，当再次计数达到N位频率基准单元402的基准时，所述输出信号407信号再次翻转为低电平，使得所述信号408翻转为高电平，所述信号408经过所述第三反向器405后产生信号410，所述信号410作为时钟信号传输给所述N位频率基准单元402，所述信号410还作为所述频率调节单元205的输出信号与所述D触发器207的CLKB端连接，所述信号410的下降沿使得所述D触发器207的Q端DRV信号211翻转为高电平，所述DRV信号211再通过所述驱动电路208驱动所述功率管112，使得所述功率管112产生第一次导通。所述初级绕组108电流通过所述功率管112、限流电阻113流到地，当所述初级绕组108电流达到峰值电流时，所述限流比较器209输出的OC信号212由高电平翻转为低电平，所述OC信号212与所述D触发器207的复位端RB连接，使得所述DRV信号211复位，第一次导通结束。此后的第二次导通乃至第n次导通的原理与第一次导通原理一致。导通信号产生的时序图如图7所示。

当第一次导通产生后，所述退磁检测电路204检测出退磁时间信号312，如图3所示，在所述频率控制单元206中，所述退磁时间信号312与所述频率调节单元205的输出信号410经过所述与门电路313后产生信号314，所述信号314为高电平时控制所述第一开关302导通，所述第一电流源301对所述电容306充电，经过时间后充到某一高电平V1即信号315充到某一高电平，V1低于内部电源电压后，所述信号315将会保持该高电平，所述信号315经过所述施密特触发器305和第一反向器307处理后得到的信号311与所述RS触发器308的S端连接，所述RS触发器308的R端与LEB信号213经过反向后的LEBB信号310连接，所述信号310初始为高电平，当所述驱动电路208产生导通信号后，所述信号310突然跳变为低电平，使得所述RS触发器308输出信号309由低电平翻转为高电平，促使所述第二开关303打开，所述电容306通过所述第二电流源304放电，所述信号315从高电平V1开始线性下降，在本实施例中，所述第一电流源301与第二电流源304的电流比配置为1：1，当所述信号315下降到所述施密特触发器305的低转换点时，所述信号311变为低电平，此时所述信号310已经翻转为高电平，所述信号309会翻转为低电平，停止放电。当所述信号314再次变高时，所述电容306再次被充电，此后的过程与之前一致。由于本实施例中所述第一电流源301与第二电流源304的电流被配置为相等，因此放电时间与充电时间相等，也就是所述信号309保持高电平的时间为

此外，所述信号309还与所述第一D触发器316的CLKB端连接，作为时钟信号，所述第一D触发器316的D端与退磁时间信号312连接，当时，也就是时，所述信号309的下降沿到来时，所述信号312已经是高电平，输出高电平，会使得信号319为高电平，所述信号319再去控制所述频率调节单元205使得工作频率降低。反之，当时，也就是时，所述信号319会输出低电平控制所述频率调节单元205使得工作频率增加。

额外的所述第二D触发器317可增加可靠性：所述第二D触发器317的CLKB端与信号410连接，所述第二D触发器317的D端与所述退磁时间信号312连接。当所述信号410的下降沿到来时，倘若所述退磁时间信号312还是高电平，则表明驱动电路工作于CCM工作模式，输出高电平，并且通过所述或门电路318使得所述信号319为高电平，所述信号319再去控制所述频率调节单元205使得频率降低。该路的作用是防止退磁时间过长，导致充电饱和，所述线电压V1达到电源电压。充电时间T_charge和放电时间T_discharge实际上均小于此时T_discharge＜T_on，所述第一D触发器316输出0，但并不小于T_on，但是所述第二D触发器317可以输出1。当时，所述信号319为1，如图8所示，所述信号319控制所述N位可逆计数器501。当所述信号319为1时，所述信号319会控制所述N位可逆计数器501做加法计数，使得N位频率基准信号506步进增加，从而使得所述N位加法计数器401需要更多的时钟周期才会触发所述信号407变低，也就是使得工作频率降低；当时，所述信号319为低电平，所述N位可逆计数器501做减法计数，所述N位频率基准信号506会逐步减小，从而使得所述N位加法计数器401在较少的时钟周期下就会触发所述信号407变低，也就是使得工作频率增加。

为了增强本发明的实用性，本发明实施例中的所述N位频率基准单元402还包括所述上限频率基准模块502和下限频率基准模块503。当所述信号319为1时，所述信号319会选通所述上限频率基准模块502，关闭所述下限频率基准模块503，当所述频率基准信号506达到上限基准频率时，信号505跳变为高电平，使得所述N位可逆计数器501停止计数；反之，当所述信号319为0时，所谓信号319会选通所述下限频率基准模块503，关闭上所述限频率基准模块502，当所述N位频率基准信号506达到下限基准频率时，所述信号505跳变为低电平，使得N位可逆计数器501停止计数。

以上通过对所列实施方式的介绍，阐述了本发明的基本构思和基本原理。但本发明绝不限于上述所列实施方式，凡是基于本发明的技术方案所作的等同变化、改进及故意变劣等行为，均应属于本发明的保护范围。

Claims (3)

1.一种利用数字方法实现的高精度恒流LED驱动电路，其特征在于，该电路包括：

控制驱动芯片(201)，所述控制驱动芯片(201)包括：退磁检测电路(204)，所述退磁检测电路(204)的输出端与频率控制单元(206)的第一输入端连接，所述频率控制单元(206)的第二输入端与前沿消隐电路(210)的输出端连接，所述频率控制单元(206)的第三输入端与限流比较器(209)的输出端连接，所述频率控制单元(206)的输出端与频率调节单元(205)的第一输入端连接，所述频率调节单元(205)的第二输入端与振荡器(203)的输出端连接，所述频率调节单元(205)的输出端分别与D触发器(207)的CLKB端和所述频率控制单元(206)的第四输入端连接，所述D触发器(207)的D端与内部电源(202)的输出端连接，所述D触发器(207)的RB端与所述限流比较器(209)的输出端连接，所述D触发器(207)的Q端与驱动电路(208)的输入端连接，所述驱动电路(208)的输出端与所述前沿消隐电路(210)的输入端连接并控制外部功率管(112)的闭合，所述限流比较器(209)的输入端检测外部的功率管(112)导通后在与其串联的限流电阻(113)上形成的电压；

所述频率控制单元(206)包括：第一电流源(301)、第二电流源(304)，第一开关(302)、第二开关(303)、与门电路(313)、电容(306)，施密特触发器(305)、第一反向器(307)、第二反向器、RS触发器(308)、第一D触发器(316)、第二D触发器(317)及或门电路(318)，所述频率控制单元(206)的第一输入端分别与所述与门电路(313)的一个输入端和所述第一D触发器(316)、第二D触发器(317)的D端连接，所述频率控制单元(206)的第四输入端分别与所述与门电路(313)的另一个输入端和第二D触发器(317)的CLKB端连接，所述与门电路(313)的输出端控制所述第一开关(302)的闭合，所述第一开关(302)的另外两端一端与所述第一电流源(301)的输出端连接，另一端与所述施密特触发器(305)的输入端连接并通过电容306接地和通过所述第二开关(303)与所述第二电流源(304)的输入端连接，所述第一电流源(301)的输入端与所述频率控制单元(206)的第三输入端连接，所述第二电流源(304)输出端接地，所述施密特触发器(305)的输出端通过所述第一反向器(307)与所述RS触发器(308)的S端连接，所述频率控制单元(206)的第二输入端通过所述第二反向器与所述RS触发器(308)的R端连接，所述RS触发器(308)的Q端控制所述第二开关(303)的闭合并与所述第一D触发器(316)的CLKB端连接，所述第一D触发器(316)和第二D触发器(317)的Q端分别与所述或门电路(318)的输入端连接，所述或门电路(318)的输出端即为所述频率控制单元(206)的输出端；

所述频率调节单元(205)包括：N位加法计数器(401)、N位频率基准单元(402)、N位数字比较器(403)及第三D触发器(404)，所述频率调节单元(205)的第二输入端与所述N位加法计数器(401)的CLKB端连接，所述频率调节单元(205)的第一输入端与所述N位频率基准单元(402)的输入端连接，所述N位加法计数器(401)的输出端与所述N位数字比较器(403)的负输入端连接，所述N位频率基准单元(402)的输出端与所述N位数字比较器(403)正输入端连接，所述N位数字比较器(403)的输出端与所述第三D触发器(404)的CLKB端连接，所述第三D触发器(404)的QB端与D端连接，所述第三D触发器(404)的Q端输出信号(408)经过延时电路(406)延时后与所述N位加法计数器(401)的复位端R端连接，所述输出信号(408)经过第三反向器(405)反向后产生时钟信号(410)传送至所述N位频率基准单元(402)的CLKB端，所述第三反向器(405)的输出端即为所述频率调节单元(205)的输出端；

所述N位频率基准单元(402)包括：N位可逆计数器(501)、第四反相器(507)、上限频率基准模块(502)、下限频率基准模块(503)及或门电路(504)，所述N位频率基准单元(402)的输入端输入的工作模式选择信号(319)传送至所述N位可逆计数器(501)的输入端，所述N位可逆计数器(501)的CLKB端即为所述N位频率基准单元(402)的CLKB端，所述N位可逆计数器(501)的输出端作为所述N位频率基准单元(402)的输出端输出N位频率基准信号506，所述N位频率基准单元(402)的输出端还分别与所述上限频率基准模块(502)和下限频率基准模块(503)的输入端连接，所述上限频率基准模块(502)和下限频率基准模块(503)的输出信号经过所述或门电路(504)产生复位信号(505)传送至所述N位可逆计数器(501)；当所述工作模式选择信号(319)为高电平时，选通所述上限频率基准模块(502)，关闭所述下限频率基准模块(503)；反之，当工作模式选择信号(319)为低电平时，则通过所述第四反相器(507)反向后选通下限频率基准模块(503)并关闭上限频率基准模块(502)。

2.根据权利要求1所述的利用数字方法实现的高精度恒流LED驱动电路，其特征在于，该电路还包括以下外围电路：整流电路，所述整流电路输出至电解电容(105)，充电电阻(106)与充电电容(107)串联后与所述电解电容(105)并联，所述充电电阻(106)一端依次通过初级绕组(108)、所述功率管(112)、限流电阻(113)接地，所述充电电阻(106)的另一端通过内部电源(202)为所述控制驱动芯片(201)供电，与所述初级绕组(108)耦合的次级绕组与续流二极管(109)和输出电容(110)组成回路，外部负载(111)与所述输出电容(110)并联。

3.根据权利要求2所述的利用数字方法实现的高精度恒流LED驱动电路，其特征在于，所述整流电路为由第一二极管(101)、第二二极管(102)、第三二极管(103)和第四二极管(104)组成的桥式整流电路。