CN104639275B - 复用装置、解复用装置、方法、内存控制器、内存及系统 - Google Patents

复用装置、解复用装置、方法、内存控制器、内存及系统 Download PDF

Info

Publication number
CN104639275B
CN104639275B CN201310557762.7A CN201310557762A CN104639275B CN 104639275 B CN104639275 B CN 104639275B CN 201310557762 A CN201310557762 A CN 201310557762A CN 104639275 B CN104639275 B CN 104639275B
Authority
CN
China
Prior art keywords
rambus
information
discrete data
orthogonal
time domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310557762.7A
Other languages
English (en)
Other versions
CN104639275A (zh
Inventor
陈少杰
何睿
张福文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201310557762.7A priority Critical patent/CN104639275B/zh
Priority to PCT/CN2014/090797 priority patent/WO2015067219A1/zh
Publication of CN104639275A publication Critical patent/CN104639275A/zh
Application granted granted Critical
Publication of CN104639275B publication Critical patent/CN104639275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明实施例提供的复用装置、解复用装置、方法、内存控制器、内存及系统，涉及计算机领域，提高了内存总线频谱利用率。本发明内存总线复用装置包括：QAM码元映射单元，用于将接收到的N路内存总线信息映射为N个复数平面的频域离散数据；逆傅里叶变换单元，用于将QAM码元映射单元映射的N个复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；正交子载波调制单元，分别用N个正交子载波调制逆傅里叶变换单元转换的N个时域离散数据，获取相互正交的N个时域离散数据；叠加单元用于，将正交子载波调制单元获取的相互正交的N路个时域离散数据叠加为复用信号，复用信号包括所述N个正交的时域离散数据。

Description

复用装置、解复用装置、方法、内存控制器、内存及系统
技术领域
本发明涉及计算机领域，尤其涉及复用装置、解复用装置、方法、内存控制器、内存及系统。
背景技术
内存是计算机中重要的部件之一，它是与中央处理器CPU进行沟通的桥梁。内存控制器（Memory Controller）是计算机系统内部控制内存并且通过内存控制器使内存与CPU之间交换数据的重要组成部分。
内存控制器与内存之间通过总线直连实现内存控制器与内存间的通信。传统内存控制器采用时分复用的方式发送不同的地址信息，使得内存颗粒分时发送不同地址的数据。
发明人发现现有技术至少有以下缺点，传统内存控制器采用时分复用的方式在总线上发送不同的地址信息，使得内存颗粒分时发送不同地址的数据。但信道提供的带宽比传送信号本身的带宽大的多，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低。
发明内容
本发明实施例提供复用装置、解复用装置、方法、内存控制器、内存及系统，实现提高总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。
为达到上述目的，本发明实施例采用的技术方案是，
第一方面，提供一种内存总线复用装置，包括依次连接的正交幅度调制QAM码元映射单元，逆傅里叶变换单元，正交子载波调制单元，叠加单元，其中，
所述QAM码元映射单元用于，将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据；
所述逆傅里叶变换单元用于，将所述QAM码元映射单元映射的N个复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
所述正交子载波调制单元用于，分别用N个正交子载波调制所述逆傅里叶变换单元转换的所述N个时域离散数据，获取相互正交的N个时域离散数据；
所述叠加单元用于，将所述正交子载波调制单元获取的所述相互正交的N个时域离散数据叠加为复用信号，所述复用信号包括所述N个正交的时域离散数据。
在第一种可能的实现方式中，根据第一方面所述的内存总线复用装置，所述装置还包括:
分组单元用于，将从W个内存总线上分别接收的W路内存总线信息分为X组，每组分别包含N路内存总线信息。
在第二种可能的实现方式中，根据第一种可能的实现方式所述的内存总线复用装置，
所述分组单元还用于，将从W个内存总线上分别接收的W路内存总线信息按照内存总线的顺序分为N组，每一组包含X路内存总线信息，且所述X路内存总线信息分别对应至少一个最小内存颗粒对应的内存总线；
将所述N组内存总线信息进行重新组合后获取X组内存总线信息，其中，所述X组内存总线信息分别包含N路内存总线信息，且重新组合前所述N组内存总线的信息中的每一组包含的X路内存总线信息，分别属于重新组合后的X组的不同组。
在第三种可能的实现方式中，根据第二种可能的实现方式所述的内存总线复用装置，所述正交子载波调制单元具体用于，
分别用N个正交子载波调制所述重新组合后的每一组所述X组内存总线信息中N个时域离散数据，且重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息使用同一个正交子载波调制。
在第四种可能的实现方式中，根据第三种可能的实现方式所述的内存总线复用装置，所述正交子载波调制单元包括，
正交子载波使能模块，用于分别控制每个所述正交子载波的使能，以控制所述正交子载波调制的重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息的访问。
在第五种可能的实现方式中，根据第一种可能的实现方式-第四种可能的实现方式任一项所述的内存总线复用装置，所述装置包括，
与所述分组单元连接的X个所述QAM码元映射单元分别用于，接收所述分组单元获取的X组内存总线信息中互不相同的一组内存总线信息；
以及分别与所述X个所述QAM码元映射单元一一对应的，且依次连接的X个所述逆傅里叶变换单元，X个所述正交子载波调制单元，X个所述叠加单元，其中，
所述X个所述逆傅里叶变换单元分别用于，将所述QAM码元映射单元映射的N个复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
所述X个所述正交子载波调制单元分别用于，分别用N个正交子载波调制所述逆傅里叶变换单元转换的所述N个时域离散数据，获取相互正交的N个时域离散数据；
所述X个所述叠加单元分别用于，将所述正交子载波调制单元获取的所述相互正交的N个时域离散数据叠加为所述复用信号，所述复用信号包括所述N个正交的时域离散数据。
在第六种可能的实现方式中，根据第一方面，第一种可能的实现方式-第五种可能的实现方式任一项所述的内存总线复用装置，所述装置还包括，
并转串单元，用于将所述X个叠加单元获取的并行的X个复用信号转换为串行的X个复用信号，以使得所述串行的X个复用信号通过无线复用通道进行传输。
在第七种可能的实现方式中，根据第一方面，第一种可能的实现方式-第六种可能的实现方式任一项所述的内存总线复用装置，所述装置还包括，
低通滤波单元，用于将所述叠加单元或者并转串单元获取的所述复用信号进行低通滤波。
在第八种可能的实现方式中，根据第六种可能的实现方式或第七种可能的实现方式所述的内存总线复用装置，所述装置还包括，
驱动放大单元，用于将所述低通滤波单元低通滤波后的所述复用信号放大以增强信号。
第二方面，提供一种内存总线复用方法，包括，
将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据；
将N个复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
分别用N个正交子载波调制所述N个时域离散数据，获取相互正交的N个时域离散数据；
将所述相互正交的N个时域离散数据叠加为复用信号，所述复用信号包括所述N个正交的时域离散数据。
在第一种可能的实现方式中，根据第二方面所述的内存总线复用方法，在所述将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据之前，所述方法还包括:
将从W个内存总线上分别接收的W路内存总线信息分为X组，每组分别包含N路内存总线信息。
在第二种可能的实现方式中，根据第一种可能的实现方式所述的内存总线复用方法，在所述将接收到的N路内存总线信息通过QAM映射为N路复数平面的频域离散数据之前，所述方法还包括：
将从W个内存总线上分别接收的W路内存总线信息按照内存总线的顺序分为N组，每一组包含X路内存总线信息，且所述X路内存总线信息分别对应至少一个最小内存颗粒对应的内存总线；
将所述N组内存总线信息进行重新组合后获取X组内存总线信息，其中，所述X组内存总线信息分别包含N路内存总线信息，且重新组合前所述N组内存总线的信息中的每一组包含的X路内存总线信息，分别属于重新组合后的X组的不同组。
在第三种可能的实现方式中，根据第二种可能的实现方式所述的内存总线复用方法，所述分别用N个正交子载波调制所述N个时域离散数据，获取相互正交的N个时域离散数据，包括：
分别用N个正交子载波调制所述重新组合后的每一组所述X组内存总线信息中N个时域离散数据，且重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息使用同一个正交子载波调制。
在第四种可能的实现方式中，根据第三种可能的实现方式所述的内存总线复用方法，所述分别用N个正交子载波调制所述N个时域离散数据，获取相互正交的N个时域离散数据，还包括：
分别控制每个所述正交子载波的使能，以控制所述正交子载波调制的重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息的访问。
在第五种可能的实现方式中，根据第二方面、第一种可能的实现方式-第四种可能的实现方式任一项所述的内存总线复用方法，所述方法还包括，
将并行的X个复用信号转换为串行的X个复用信号，以使得所述串行的复用信号通过无线复用通道进行传输。
在第六种可能的实现方式中，根据根据第二方面、第一种可能的实现方式-第五种可能的实现方式任一项所述的内存总线复用方法，所述方法还包括，
将获取的所述复用信号进行低通滤波。
在第七种可能的实现方式中，根据第六种可能的实现方式所述的内存总线复用方法，所述方法还包括，
将低通滤波后的所述复用信号放大以增强信号。
第三方面，提供一种内存总线解复用装置，包括依次连接的分解单元，正交子载波解调单元，快速傅里叶变换单元，正交幅度调制QAM码元解映射单元，其中，
所述分解单元用于，将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
所述正交子载波解调单元用于，用N个正交子载波分别解调所述分解单元分解的所述N个正交的时域离散数据，获取非正交的N个时域离散数据；
所述快速傅里叶变换单元用于，将所述正交子载波解调单元获取的所述非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
所述QAM码元解映射单元用于，将所述快速傅里叶变换单元转换的所述N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
在第一种可能的实现方式中，根据第三方面所述的内存总线解复用装置，所述装置包括，一一对应的，且分别依次连接的X个所述分解单元，X个所述正交子载波解调单元，X个所述快速傅里叶变换单元，X个所述QAM码元解映射单元，其中，
所述X个所述分解单元分别用于，将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
所述X个所述正交子载波解调单元分别用于，用N个正交子载波分别解调所述分解单元分解的所述N个正交的时域离散数据，获取非正交的N个时域离散数据；
所述X个所述快速傅里叶变换单元分别用于，将所述正交子载波解调单元获取的所述非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
所述X个所述QAM码元解映射单元分别用于，将所述快速傅里叶变换单元转换的N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
在第二种可能的实现方式中，根据第一种可能的实现方式所述的内存总线解复用装置，所述装置还包括:
与所述X个所述QAM码元解映射单元连接的重排序单元，用于将所述X个QAM码元解映射单元解映射的X组所述N路内存总线信息合并为W路内存总线信息，以及将所述W路内存总线信息按照内存总线顺序排序。
在第三种可能的实现方式中，根据第三方面、第一种可能的实现方式及第二种可能的实现方式任一项所述的内存总线解复用装置，所述装置还包括，
与所述分解单元连接的低通滤波单元，用于将从内存总线复用装置接收的包括N路正交的时域离散数据的所述复用信号进行低通滤波，并传输至所述分解单元。
在第四种可能的实现方式中，根据第三方面、第一种可能的实现方式-第三种可能的实现方式任一项所述的内存总线解复用装置，所述装置还包括低通滤波单元和串转并单元，其中，
所述串转并单元与所述低通滤波单元连接，用于从内存总线复用装置接收的串行的X个复用信号转换为并行的X个复用信号，以及将所述并行的X个复用信号分别传输至低通滤波单元；
所述低通滤波单元与所述分解单元连接，用于将从所述串转并单元接收的所述并行的X个复用信号中分别进行低通滤波，并传输至所述分解单元；
或者，
所述低通滤波单元与所述串转并单元连接，用于将从内存总线复用装置接收的所述串行的X个复用信号的分别进行低通滤波，并传输至串转并单元；
所述串转并单元与所述分解单元连接，用于将从所述低通滤波单元接收的低通滤波后的所述串行的X个复用信号转换为所述并行的X个复用信号，以及将所述并行的X个复用信号分别传输至所述分解单元。
第四方面，提供一种内存总线解复用方法，包括，
将接收到的包括N路正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
用N个正交子载波分别解调所述N个正交的时域离散数据，获取非正交的N个时域离散数据；
将所述非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
将所述N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
在第一种可能的实现方式中，根据第四方面所述的内存总线解复用方法，所述方法在将所述N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息之后还包括:
将X组所述N路内存总线信息合并为W路内存总线信息，以及将所述W路内存总线信息按照内存总线顺序排序。
在第二种可能的实现方式中，根据第四方面或第一种可能的实现方式所述的内存总线解复用方法，所述方法在将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据之前还包括，
将从内存总线复用装置接收的包括N个正交的时域离散数据的所述复用信号进行低通滤波。
在第三种可能的实现方式中，根据第四方面或第一种可能的实现方式所述的内存总线解复用方法，所述方法在将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据之前还包括，
从内存总线复用装置接收的串行的X个复用信号转换为并行的X个复用信号；
将从所述串转并单元接收的所述并行的X个复用信号中分别进行低通滤波；
或者，
将从内存总线复用装置接收的所述串行的X个复用信号的分别进行低通滤波；
将低通滤波后的所述串行的X个复用信号转换为所述并行的X个复用信号。
第五方面，提供一种内存控制器，包括：
如第一方面及上述任一种可能实现的方式所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存；
或者，如第三方面及上述任一种可能实现的方式所述的内存总线解复用装置，用于接收内存将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用；
或者，如第一方面所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存；以及如第三方面及上述任一种可能实现的方式所述的内存总线解复用装置，用于接收内存将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用。
在第一种可能的实现方式中，根据第五方面所述的内存控制器，所述内存控制器还包括：
可变粒度控制器，用于通过所述内存总线复用装置实现传输可变粒度的信息。
第六方面，提供一种内存，包括：
如第一方面及上述任一种可能实现的方式所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存控制器；
或者，如第三方面及上述任一种可能实现的方式所述的内存总线解复用装置，用于接收内存控制器将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用；
或者，如第一方面及上述任一种可能实现的方式所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存控制器；以及如第三方面及上述任一种可能实现的方式所述的内存总线解复用装置，用于接收内存控制器将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用。
第七方面，提供一种内存系统，包括：
至少一个如第五方面及上述任一种可能实现的方式所述的内存控制器；
至少一个如第六方面所述的内存；
复用通道，用于所述内存控制器与所述内存之间的通信。
在第一种可能的实现方式中，根据第七方面所述的内存系统，所述复用通道包括射频微带线或无线通道。
在第二种可能的实现方式中，根据第七方面或第一种可能的实现方式所述的内存系统，其特征在于，所述系统还包括，
内存总线控制器，用于转发所述内存控制器与所述内存之间的命令和数据。
第八方面，提供一种计算机，包括：
中央处理器CPU，
如第七方面及上述任一种可能实现的方式所述的内存系统。
在第一种可能的实现方式中，根据第八方面所述的计算机，所述CPU和所述内存系统之间通过无线方式或有线方式连接。
本发明的实施例提供复用装置、解复用装置、方法、内存控制器、内存及系统，通过正交频分复用技术(Orthogonal Frequency Division Multiplexing，简称OFDM)将内存总线信息进行复用及解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种内存总线复用装置的装置结构图；
图2为为本发明实施例提供的另一种内存总线复用装置的装置结构图；
图3为本发明实施例提供的一种内存总线解复用装置的装置结构图；
图4为本发明实施例提供的另一种内存总线解复用装置的装置结构图；
图5A为本发明实施例提供的再一种内存总线复用装置的装置结构图；
图5B为本发明实施例提供的再一种内存总线复用装置的装置结构图；
图6A为本发明实施例提供的再一种内存总线复用装置的装置结构图；
图6B为本发明实施例提供的再一种内存总线复用装置的装置结构图；
图7A为本发明实施例提供的再一种内存总线解复用装置的装置结构图；
图7B为本发明实施例提供的再一种内存总线解复用装置的装置结构图；
图8A为本发明实施例提供的再一种内存总线解复用装置的装置结构图；
图8B为本发明实施例提供的再一种内存总线解复用装置的装置结构图；
图9为本发明实施例提供的一种内存总线复用方法的示意图；
图10为本发明实施例提供的一种内存总线复用方法的示意图；
图11A为本发明实施例提供的一种内存控制器的装置结构图；
图11B为本发明实施例提供的另一种内存控制器的装置结构图；
图11C为本发明实施例提供的再一种内存控制器的装置结构图；
图11D为本发明实施例提供的再一种内存控制器的装置结构图；
图11E为本发明实施例提供的再一种内存控制器的装置结构图；
图12A为本发明实施例提供的一种内存的装置结构图；
图12B为本发明实施例提供的另一种内存的装置结构图；
图12C为本发明实施例提供的再一种内存的装置结构图；
图13为本发明实施例提供的一种内存系统的装置结构图；
图14为本发明实施例提供的另一种内存系统的装置结构图；
图15为本发明实施例提供的再一种内存系统的装置结构图；
图16为本发明实施例提供的再一种内存系统的装置结构图；
图17为本发明实施例提供的再一种内存系统的装置结构图；
图18为本发明实施例提供的一种计算机的装置结构图；
图19为本发明实施例提供的另一种计算机的装置结构图；
图20为本发明实施例提供的再一种计算机的装置结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一方面，本发明提供一种内存总线复用装置10，参见图1，该装置可以包括，依次连接的正交幅度调制QAM码元映射单元101，逆傅里叶变换单元102，正交子载波调制单元103，叠加单元104，其中，
QAM码元映射单元101，用于将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据；
可选的，QAM码元映射单元101接收到N个内存总线分别传输的N路内存总线信息，分别记为内存总线信息1-内存总线信息N，该内存总线信息1-内存总线信息N为频域离散数据，经过QAM映射，为N个复数平面的频域离散数据。
可选的，内存总线可以是串行或并行，可以包括数据总线，地址总线以及命令总线中的一种或几种，本发明实施例对此不进行限制。
逆傅里叶变换单元102，用于将QAM码元映射单元101映射的N路复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
逆傅里叶变换单元102将内存总线信息1-内存总线信息N经过逆傅里叶变换，成为N个时域离散数据，并传输给正交子载波调制单元103。
正交子载波调制单元103，用于分别用N个正交子载波调制逆傅里叶变换单元102转换的N路时域离散数据，获取相互正交的N路时域离散数据；
可选的，正交子载波调制单元103分别用N个正交子载波对内存总线信息1-内存总线信息N进行调制，调制后的内存总线信息1-内存总线信息N为相互正交的时域离散数据，并传输给叠加单元104。
叠加单元104，用于将正交子载波调制单元103获取的相互正交的N路时域离散数据叠加为复用信号，复用信号包括N路正交的时域离散数据。
可选的，叠加单元104将相互正交的时域离散数据（内存总线信息1-内存总线信息N）进行叠加，成为N个正交的时域离散数据的复用信号，使得该复用信号可以在一个内存总线上传输，且互不干扰。
本发明的实施例提供一种内存总线解复用装置10，分别通过QAM码元映射单元101、逆傅里叶变换单元102、正交子载波调制单元103、叠加单元104分别对N路内存总线信息进行QAM映射、逆傅里叶变换、正交子载波调制以及叠加，获取可以在一个内存总线上传输的，包含N个时域离散数据的复用信号，实现对内存总线信息进行复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
进一步的，参见图2，内存总线复用装置10还可以包括，
与QAM码元映射单元101连接的分组单元105，用于将从W个内存总线上分别接收的W路内存总线信息分为X组，每组分别包含N路内存总线信息。
可选的，所述X为大于等于1的正整数，具体取值可以根据实际情况进行确定，本发明实施例对此不进行限定，
可选的，当X为大于等于2的正整数时，内存总线复用装置10可以包含与X数量相等的QAM码元映射单元101，逆傅里叶变换单元102，正交子载波调制单元103，叠加单元104，具体每一组的复用过程与上述过程相同，在此不再赘述。
当然，在实际使用中，X组内每组包含的内存总线信息的数目也可以不相同，不影响本发明目的的实现。
进一步的，分组单元105还可以用于，将从W个内存总线上分别接收的W路内存总线信息按照内存总线的顺序分为N组，每一组包含X路内存总线信息，且所述X路内存总线信息分别对应至少一个最小内存颗粒对应的内存总线；
将所述N组内存总线信息进行重新组合后获取X组内存总线信息，其中，所述X组内存总线信息分别包含N路内存总线信息，且重新组合前所述N组内存总线的信息中的每一组包含的X路内存总线信息，分别属于重新组合后的X组的不同组。
可选的，将W个内存总线分别记为内存总线0、内存总线1、内存总线2、内存总线3……内存总线W-1，将内存总线0、内存总线1、内存总线2、内存总线3……内存总线W-1上传输的内存总线信息分别记为：I0、I1、I2、I3……IW-1。
分组单元105从W个内存总线上分别接收的内存总线信息按照内存总线的顺序分为N组，可以分别记为：
第一组：N1={I0、I1……IX-1}；
第二组：N2={IX、IX+1……I2X-1};
第三组：N3={I2X、I2X+1……I3X-1};
……
第N组：NN={I(N-1}X、I(N-1)X+1……INX-1}
其中，NX=W。
分组单元105将上述N组内存总线信息重新组合为X组内存总线信息，并使得重新组合前的N组内存总线的信息中的每一组包含的X路内存总线信息，分别属于重新组合后的X组的不同组。例如，对于重新组合前的第一组：{I0、I1……IX-1}，I0、I1……IX-1分别属于X组的不同组。例如，重新组合后的X组内存总线信息可以分别记为：
第一组：X1={I0、IX……I(N-1}X}；
第二组：X2={I1、IX+1……I(N-1)X+1};
第三组：X3={I2、IX+2……I(N-1)X+2};
……
第X组：XX={IX-1、I2X-1……INX-1}
其中，NX=W。
进一步的，正交子载波调制单元103具体可以用于，
分别用N个正交子载波调制所述重新组合后的每一组所述X组内存总线信息中N路时域离散数据，且重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息使用同一个正交子载波调制。
可选的，将N个子载波分别记为C1、C2、C3……CN。正交子载波调制单元103分别利用C1、C2、C3……CN调制重新组合后的X1、X2、X3……XX中的每一组数据。
优选的，为了使得同一个子载波对连续的X个内存总线进行调制，可以分别利用C1、C2、C3……CN调制重新组合前的N组内存总线信息中每一组内存总线信息，只要保证用不同的子载波对N1、N2、N3……NN中不同的组进行调制即可，具体使用哪个子载波对哪个组进行调制，本实施例不进行限制，例如：
使用C1对N1中的I0、I1……Ix-1进行调制；
使用C2对N2中的Ix、Ix+1……I2x-1进行调制；
使用C3对N3中的I2x、I2x+1……I3x-1进行调制；
……
使用CN对NN中的I(N-1)x、I(N-1)x+1……INx-1进行调制。
进一步的，参见图2，每个正交子载波调制单元103还可以包括正交子载波使能模块，用于分别控制每个所述正交子载波的使能，以控制所述正交子载波调制的重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息的访问；
可选的，正交子载波使能模块1031-103N用于分别控制C1、C2、C3……CN的使能；若使能打开，则产生对应的正交子载波；若使能关闭，则不产生对应的正交子载波。
例如，若正交子载波使能模块1031使能打开，则产生对应的正交子载波C1，从而使得使用C1调制的N1中的I0、I1……Ix-1可以正常访问；若正交子载波使能模块1031使能关闭，则不产生对应的正交子载波C1，从而使得使用C1调制的N1中的I0、I1……Ix-1不能访问。
进一步的，参见图2，内存总线复用装置10还可以包括，
依次连接在叠加单元104之后的并转串单元106，用于将X个叠加单元104获取的并行的X个复用信号转换为串行的X个复用信号，以使得所述串行的X个复用信号通过无线复用通道进行传输。
进一步的，参见图2，内存总线复用装置10还可以包括，
依次连接在叠加单元104或并转串单元106之后的低通滤波单元107，用于将叠加单元104或并转串单元106获取的复用信号进行低通滤波。
进一步的，参见图2，内存总线复用装置10还可以包括，
依次连接在低通滤波单元107之后的驱动放大单元108，用于将低通滤波单元107滤波后的复用信号放大以增强信号。
一方面，本发明实施例提供一种内存总线解复用装置30，参见图3，内存总线解复用装置30可以包括依次连接的分解单元301，正交子载波解调单元302，快速傅里叶变换单元303，QAM码元解映射单元304；
分解单元301用于，将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
可选的，分解单元301接收到一个内存总线上传输的包括N个正交的时域离散数据（内存总线信息1-内存总线信息N）的复用信号，将接收到的该复用信号分解为N个正交的时域离散数据。
正交子载波解调单元302用于，用N个正交子载波分别解调分解单元301分解的N个正交的时域离散数据，获取非正交的N个时域离散数据；
可选的，正交子载波解调单元302所用的N个正交子载波需要与进入该正交子载波单元302的N个正交的时域离散数据在内存总线复用装置10中的正交子载波调制单元103中所使用的N个正交子载波相对应；
可选的，正交子载波解调单元302分别用N个正交子载波对内存总线信息1-内存总线信息N进行解调，解调后的内存总线信息1-内存总线信息N为非正交的N个时域离散数据，并传输给快速傅里叶变换单元303。
快速傅里叶变换单元303用于，将正交子载波解调单元302获取的非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
可选的，快速傅里叶变换单元303将非正交的N个时域离散数据（内存总线信息1-内存总线信息N）经过快速傅里叶变换为N个复数平面的频域离散数据，并传输给QAM码元解映射单元304。
QAM码元解映射单元304用于，将快速傅里叶变换单元303转换的N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
可选的，QAM码元解映射单元304将N个复数平面的频域离散数据通过QAM解映射为内存总线信息1-内存总线信息N。
本发明的实施例提供一种内存总线解复用装置30，分别通过分解单元301，正交子载波解调单元302，快速傅里叶变换单元303，QAM码元解映射单元304分别对复用信号进行分解、正交子载波解调、快速傅里叶变换以及QAM解映射，把可以在一个内存总线上传输的，包含N个时域离散数据的复用信号恢复为分别在N个内存总线上传输的N路内存总线信息，实现对内存总线信息的解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
进一步的，内存总线解复用装置30可以包括，一一对应的，且分别依次连接的X个分解单元301，X个正交子载波解调单元302，X个快速傅里叶变换单元303，X个QAM码元解映射单元304，其中，
X个分解单元301分别用于，将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
X个正交子载波解调单元302分别用于，用N个正交子载波分别解调分解单元301分解的N个正交的时域离散数据，获取非正交的N个时域离散数据；
X个快速傅里叶变换单元303分别用于，将正交子载波解调单元302获取的非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
X个QAM码元解映射单元304分别用于，将快速傅里叶变换单元303转换的N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
进一步的，参见图4，内存总线解复用装置30还可以包括与X个QAM码元解映射单元304连接的重排序单元305，用于将X个QAM码元解映射单元解映射的X组N路内存总线信息合并为W路内存总线信息，以及将W路内存总线信息按照内存总线顺序排序；
可选的，所述X为大于等于1的正整数，具体取值可以根据实际情况进行确定，本发明实施例对此不进行限定，
进一步的，参见图4，内存总线解复用装置30还可以包括，与分解单元301连接的低通滤波单元307，用于将从内存总线复用装置接收的包括N个正交的时域离散数据的复用信号进行低通滤波，并传输至所述分解单元301。
或者，参见图4，内存总线解复用装置30还可以包括低通滤波单元307和串转并单元306，其中，
串转并单元306与低通滤波单元307连接，用于从内存总线复用装置接收的串行的X个复用信号转换为并行的X个复用信号，以及将并行的X个复用信号分别传输至低通滤波单元307；
低通滤波单元307与分解单元301连接，用于将从串转并单元306接收的并行的X个复用信号中分别进行低通滤波，并传输至所述分解单元301；
或者，
低通滤波单元307与串转并单元306连接，用于将从内存总线复用装置接收的串行的X个复用信号的分别进行低通滤波，并传输至串转并单元306；
串转并单元306与分解单元301连接，用于将从低通滤波单元307接收的低通滤波后的串行的X个复用信号转换为并行的X个复用信号，以及将并行的X个复用信号分别传输至所述分解单元301。
下面通过具体的实施例对上述内存总线复用装置进行详细说明。
实施例一
本实施例以并行64位内存数据总线为例进行说明，参见图5A，提供一种内存总线复用装置10，该装置包括，1个分组单元105，16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104，1个低通滤波单元107，1个驱动放大单元108。
该16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104一一对应且依次连接。
将64个内存总线分别记为内存总线0、内存总线1、内存总线2、内存总线3……内存总线63，将内存总线0、内存总线1、内存总线2、内存总线3……内存总线63上传输的内存总线信息分别记为：I0、I1、I2、I3……I63。
分组单元105将接收到I0、I1、I2、I3……I63分为X组，本实施例以X=16为例进行说明，需要说明的是，分组单元105可以对接收到的I0、I1、I2、I3……I63任意分为16组，即每组包含的内存总线信息的数量以及分别对应的内存总线不进行限制。
例如，本实施例中，分组单元105将接收到的I0、I1、I2、I3……I63均分为16组，每组包含任意不同的4路内存总线信息。
QAM码元映射单元101以及逆傅里叶变换单元102与图1所示的实施例中作用相同，在此不进行赘述。
每个正交子载波调制单元103，用4个正交子载波对分组单元105分组后的每一组包含的4路内存总线信息分别进行调制。
16个正交子载波调制单元103中不同的正交子载波调制单元包含的正交子载波可以相同也可以不同也可以部分相同，本实施例不进行具体限定。
例如，第一正交子载波调制单元103和第二正交子载波调制单元103分别包含的4个正交子载波可以完全不相同，也可以至少一个相同。
本发明的实施例提供一种内存总线解复用装置10，分别通过QAM码元映射单元101、逆傅里叶变换单元102、正交子载波调制单元103、叠加单元104分别对N路内存总线信息进行QAM映射、逆傅里叶变换、正交子载波调制以及叠加，获取可以在一个内存总线上传输的，包含N个时域离散数据的复用信号，实现对内存总线信息进行复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
实施例二
参见图5B，为本发明实施例提供的另一种内存总线复用装置10，该装置包括，1个分组单元105，16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104，1个并转串单元106，1个低通滤波单元107，1个驱动放大单元108；
该16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104一一对应且依次连接，16个叠加单元104分别与所述并转串单元106连接。
其中，所述分组单元105，QAM码元映射单元101，逆傅里叶变换单元102，正交子载波调制单元103，叠加单元104，低通滤波单元107，驱动放大单元108的功能与实施例一相同或类似，在此不进行赘述。
与实施例一不同的是，与叠加单元104连接的并转串单元106，可以将16个叠加单元分别获取的并行的16个复用信号转换为串行的16个复用信号，以使得该串行的16个复用信号可以通过无线复用通道进行传输。
本发明的实施例提供一种内存总线解复用装置10，分别通过QAM码元映射单元101、逆傅里叶变换单元102、正交子载波调制单元103、叠加单元104分别对N路内存总线信息进行QAM映射、逆傅里叶变换、正交子载波调制以及叠加，获取可以在一个内存总线上传输的，包含N个时域离散数据的复用信号，实现对内存总线信息进行复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
实施例三
本实施例仍以并行64位内存数据总线为例进行说明，参见图6A，提供再一种内存总线复用装置10，该装置包括，1个分组单元105，16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104，1个低通滤波单元107，1个驱动放大单元108；
该16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104一一对应且依次连接。
其中，QAM码元映射单元101，逆傅里叶变换单元102，叠加单元104，低通滤波单元107，驱动放大单元108的功能与实施例一相同或类似，在此不进行赘述。
分组单元105和正交子载波调制单元103的功能与实施例一不完全相同，故在此只对分组单元105和正交子载波调制单元103的功能进行相应说明。
本实施例将64个内存总线分别记为内存总线0、内存总线1、内存总线2、内存总线3……内存总线63，将内存总线0、内存总线1、内存总线2、内存总线3……内存总线63上传输的内存总线信息分别记为：I0、I1、I2、I3……I63，假设内存的最小颗粒为8，内存总线0至内存总线7、内存总线8-内存总线15、内存总线16至内存总线23、内存总线24至内存总线31、内存总线32-内存总线39、内存总线40至内存总线47、内存总线48至内存总线55、内存总线56至内存总线63各自分别对应一个内存最小颗粒。
分组单元105将从64个内存总线上分别接收的内存总线信息I0、I1、I2、I3……I63按照内存总线的顺序等分为N组，每一组内存总线信息分别对应至少一个最小内存颗粒对应的内存总线，例如，当最小内存颗粒对应8个连续的内存总线时，每一组包含的内存总线信息可以为8路，16路或者32路，本实施例以每一组包含的内存总线信息可以为16路，对应两个内存最小颗粒为例进行说明，即，N=4，例如，参见图6A，4组内存总线信息可以分别记为：
第一组：N1={I0、I1……I15}；
第二组：N2={I16、I17……I31};
第三组：N3={I32、I33……I47};
第四组：N4={I48、I49……I63}。
分组单元105将上述4组内存总线信息重新组合为16组内存总线信息，并使得重新组合前的4组内存总线的信息中的每一组包含的16路内存总线信息，分别属于重新组合后的16组的不同组。
可选的，分组单元105可以在重新组合前的N1、N2、N3、N4中分别取出任意一个内存总线信息后作为重新组合后的第一组内存总线信息，然后在重新组合前的N1、N2、N3、N4中分别取出与第一次取出的不同的任意一个内存总线信息后作为重新组合后的第二组内存总线信息，依次类推，可以得到16组内存总线信息。
优选的，分组单元105可以将重新组合前的N1、N2、N3、N4分别包含的内存总线信息按照内存总线的顺序进行排序，然后在N1、N2、N3、N4中分别取相同位的内存总线信息分别作为重新组合后的每组内存总线信息，
其中，分组单元105可以按照内存总线的顺序进行升序排列或者降序排列，在此仅以升序排列为例进行说明，例如，N1中的内存总线信息按照内存总线顺序进行生序排列后为I0、I1……I15；N2中的内存总线信息按照内存总线顺序进行生序排列后为I16、I17……I31;N3中的内存总线信息按照内存总线顺序进行生序排列后为I32、I33……I47，N4中的内存总线信息按照内存总线顺序进行生序排列后为I48、I49……I63。
参见图6A，重新组合后的16组内存总线信息可以分别记为：
第一组：X1={I0、I16、I32、I48}；
第二组：X2={I1、I17、I33、I49};
第三组：X3={I2、I18、I34、I50};
……
第十六组：X16={I15、I31、I47、I63}。
为了实现对内存可变粒度的访问，正交子载波调制单元103分别用4个正交子载波调制重新组合后的每一组所述16组内存总线信息中4路时域离散数据的同时，可以使用同一个正交子载波调制重新组合前的4组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息。
例如，16个正交子载波调制单元103分别使用4个子载波对进入该正交子载波调制单元103的4路内存总线的信息进行调制，且16个正交子载波调制单元103使用的4个子载波分别相同，可以将4个子载波分别记为C1、C2、C3、C4，可以分别利用C1、C2、C3、C4调制重新组合前的N1、N2、N3、N4中的每一组数据，即C1、C2、C3、C4分别可以调制N1、N2、N3、N4每组中包含的两个内存最小颗粒对应的数据。
需要说明的是，只要保证用不同的子载波对N1、N2、N3、N4中不同的组进行调制即可，具体使用哪个子载波对哪个组进行调制，本实施例不进行限制，
例如，参见图6A，
使用C1对N1中的I0、I1……I15进行调制；
使用C2对N2中的I16、I17……I31进行调制；
使用C3对N3中的I32、I33……I47进行调制；
使用C4对N4中的I48、I49……I63进行调制。
再例如，16个正交子载波调制单元103分别使用4个子载波对进入该正交子载波调制单元103的4路内存总线的信息进行调制，且重新组合前的4组内存总线信息中每一个最小内存颗粒对应的内存总线的信息使用同一个正交子载波调制，且不同的最小内存颗粒对应的内存总线的信息使用的正交子载波不相同。
例如，本实施例中共使用8个子载波，并将8个子载波分别记为C1、C2、C3、C4，C5、C6、C7、C8，可以分别利用C1、C2、C3、C4，C5、C6、C7、C8，调制重新组合前的N1、N2、N3、N4中的每个最小内存颗粒对应的内存总线的信息，即C1、C2、C3、C4，C5、C6、C7、C8分别可以调制1个内存最小颗粒对应的数据。
需要说明的是，只要保证用不同的子载波对不同的内存最小颗粒对应的数据进行调制即可，具体使用哪个子载波对哪个内存最小颗粒对应的数据进行调制，本实施例不进行限制，
例如，
使用C1对N1中的I0、I1……I7进行调制；
使用C2对N1中的I8、I9……I15进行调制；
使用C3对N2中的I16、I17……I23进行调制；
使用C4对N2中的I24、I17……I31进行调制；
使用C5对N3中的I32、I33……I39进行调制；
使用C6对N3中的I40、I41……I47进行调制；
使用C7对N4中的I48、I49……I55进行调制；
使用C8对N4中的I56、I57……I63进行调制。
优选的，正交子载波调制单元103可以包含与每个正交子载波对应的正交子载波使能模块，用于分别控制每个正交子载波的使能，以控制每个正交子载波调制的重新组合前的N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息的访问。
例如，当C1、C2、C3、C4分别可以调制N1、N2、N3、N4每组中包含的两个内存最小颗粒对应的数据时，参见图6A，每个正交子载波调制单元103包括4个正交子载波使能模块，用于分别控制4个正交子载波（C1、C2、C3、C4）的使能，进而控制4个正交子载波分别调制的两个最小内存颗粒对应的内存总线的信息的访问。
例如，当正交子载波使能模块1031使能打开，则产生对应的正交子载波C1，从而使得使用C1调制的N1中的I0、I1……I15可以正常访问；当正交子载波使能模块1031使能关闭，则不产生对应的正交子载波C1，从而使得使用C1调制的N1中的I0、I1……I15不能访问。
再例如，当C1、C2、C3、C4，C5、C6、C7、C8，分别可以调制N1、N2、N3、N4每组中每个内存最小颗粒对应的数据时，每个正交子载波调制单元103包括4个正交子载波使能模块，用于分别控制4个正交子载波（C1、C2、C3、C4或者C5、C6、C7、C8）的使能，进而控制正交子载波分别调制的每个最小内存颗粒对应的内存总线的信息的访问。
例如，当子载波C2对应的正交子载波使能模块使能打开，则产生对应的正交子载波C2，从而使得使用C2调制的N1中的I8、I9……I15可以正常访问；当当子载波C2对应的正交子载波使能模块使能关闭，则不产生对应的正交子载波C2，从而使得使用C2调制的N1中的I8、I9……I15不能访问。
本发明的实施例提供一种内存总线解复用装置10，分别通过QAM码元映射单元101、逆傅里叶变换单元102、正交子载波调制单元103、叠加单元104分别对N路内存总线信息进行QAM映射、逆傅里叶变换、正交子载波调制以及叠加，获取可以在一个内存总线上传输的，包含N个时域离散数据的复用信号，实现对内存总线信息进行复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
实施例四
参见图6B，为本发明实施例提供的另一种内存总线复用装置10，该装置包括，1个分组单元105，16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104，1个并转串单元106，1个低通滤波单元107，1个驱动放大单元108。
该16个正交幅度调制QAM码元映射单元101，16个逆傅里叶变换单元102，16个正交子载波调制单元103，16个叠加单元104一一对应且依次连接，16个叠加单元104分别与所述并转串单元106连接。
其中，所述分组单元105，QAM码元映射单元101，逆傅里叶变换单元102，正交子载波调制单元103，叠加单元104，低通滤波单元107，驱动放大单元108的功能与实施例三相同或类似，在此不进行赘述。
与实施例三不同的是，与叠加单元104连接的并转串单元106，可以将16个叠加单元分别获取的并行的16个复用信号转换为串行的16个复用信号，以使得该串行的16个复用信号可以通过无线复用通道进行传输。
本发明的实施例提供一种内存总线解复用装置10，分别通过QAM码元映射单元101、逆傅里叶变换单元102、正交子载波调制单元103、叠加单元104分别对N路内存总线信息进行QAM映射、逆傅里叶变换、正交子载波调制以及叠加，获取可以在一个内存总线上传输的，包含N个时域离散数据的复用信号，实现对内存总线信息进行复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
下面通过具体的实施例对上述内存总线解复用装置进行详细描述。
实施例五
本实施例中内存总线解复用装置30用于将从接收到的复用信号进行解复用，本实施例接收到的复用信号可以参考实施例一及实施例三为例进行说明，参见图7A及8A，为本发明实施例提供的一种内存总线解复用装置30，该装置包括，1个低通滤波单元307，16个分解单元301，16个正交子载波解调单元302，16个快速傅里叶变换单元303，16个QAM码元解映射单元304，1个重排序单元305；
该16个分解单元301，16个正交子载波解调单元302，16个快速傅里叶变换单元303，16个QAM码元解映射单元304一一对应且依次连接。
其中，16个分解单元301分别接收到一个复用信号，每个复用信号包含4路正交时域离散数据，且该4路正交时域离散数据分别对应4路内存总线，16个分解单元301共接收到64路内存总线对应的内存总线信息。在此仅以一个分解单元301为例进行说明，该分解单元301将接收到的包括4路内存总线信息的复用信号分解为4个正交的时域离散数据，并将4个正交的时域离散数据传送至正交子载波解调单元302；
例如，参见图7A，分解单元将接收到的复用信号（I0、I5、I40、I47），分解为4个正交的时域离散数据I0、I5、I40、I47，并将I0、I5、I40、I47传送至正交子载波解调单元302；
再例如，参见图8A，分解单元将接收到的复用信号（I0、I16、I32、I48），分解为4个正交的时域离散数据I0、I16、I32、I48，并将I0、I16、I32、I48传送至正交子载波解调单元302；
每个正交子载波解调单元302，用4个正交子载波对分解单元301获取的4个时域离散数据分别进行解调。每个正交子载波调制单元302所包括的4个正交子载波及每个子载波与进入该正交子载波调制单元302的每个时域离散数据的对应关系，需与该离散数据在实施例一和实施例三所描述的内存总线复用装置10中调制时所使用的正交子载波相互对应。
快速傅里叶变换单元303及QAM码元解映射单元304与图3所示的实施例中作用相同，在此不进行赘述。
重排序单元305将16个QAM码元解映射单元解映射的16组4路内存总线信息合并为64路内存总线信息，以及将64路内存总线信息按照内存总线顺序排序为I0、I1、I2、I3……I63。
本发明的实施例提供一种内存总线解复用装置30，分别通过分解单元301，正交子载波解调单元302，快速傅里叶变换单元303，QAM码元解映射单元304分别对复用信号进行分解、正交子载波解调、快速傅里叶变换以及QAM解映射，把可以在一个内存总线上传输的，包含N个时域离散数据的复用信号恢复为分别在N个内存总线上传输的N路内存总线信息，实现对内存总线信息的解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
实施例六
本实施例中内存总线解复用装置30用于将从接收到的复用信号进行解复用，实现原理与实施例五类似，本实施例接收到的复用信号同样可以参考实施例一及实施例三为例进行说明，参见图7B及8B，为本发明实施例提供的内存总线解复用装置30包括，1个低通滤波单元307，1个串转并单元306，16个分解单元301，16个正交子载波解调单元302，16个快速傅里叶变换单元303，16个QAM码元解映射单元304，1个重排序单元305，
该16个分解单元301，16个正交子载波解调单元302，16个快速傅里叶变换单元303，16个QAM码元解映射单元304一一对应且依次连接，16个QAM码元解映射单元分别与重排序单元305连接。
其中，所述低通滤波单元307，分解单元301，正交子载波解调单元302，快速傅里叶变换单元303，QAM码元解映射单元304，重排序单元305的功能与实施例五相同或类似，在此不进行赘述。
与实施例五不同的是，与低通滤波单元307连接的串转并单元306，可以将从低通滤波单元307接收的低通滤波后的串行的16个复用信号转换为并行的16个复用信号，以及将并行的16个复用信号分别传输至所述分解单元301。
本发明的实施例提供一种内存总线解复用装置30，分别通过分解单元301，正交子载波解调单元302，快速傅里叶变换单元303，QAM码元解映射单元304分别对复用信号进行分解、正交子载波解调、快速傅里叶变换以及QAM解映射，把可以在一个内存总线上传输的，包含N个时域离散数据的复用信号恢复为分别在N个内存总线上传输的N路内存总线信息，实现对内存总线信息的解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
一方面，本发明实施例提供一种内存总线复用方法，参见图9，该方法可以包括：
901、将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据；
可选的，将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据之前，内存总线复用方法还可以包括将从W个内存总线上分别接收的W路内存总线信息分为X组，每组分别包含N路内存总线信息。
或者将从W个内存总线上分别接收的W路内存总线信息按照内存总线的顺序分为N组，每一组包含X路内存总线信息，且所述X路内存总线信息分别对应至少一个最小内存颗粒对应的内存总线；将所述N组内存总线信息进行重新组合后获取X组内存总线信息，其中，所述X组内存总线信息分别包含N路内存总线信息，且重新组合前所述N组内存总线的信息中的每一组包含的X路内存总线信息，分别属于重新组合后的X组的不同组；
902、将N个路复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
903、分别用N个正交子载波调制N个时域离散数据，获取相互正交的N个时域离散数据；
可选的，N路时域离散数据与N个正交子载波调制时的相互对应关系可以任意。
优选的，分别用N个正交子载波调制所述重新组合后的每一组所述X组内存总线信息中N路时域离散数据，且重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息使用同一个正交子载波调制。
可选的，分别控制每个所述正交子载波的使能，以控制所述正交子载波调制的重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息的访问。
904、将相互正交的N个时域离散数据叠加为复用信号，复用信号包括所述N个正交的时域离散数据。
进一步的，内存总线复用方法还可以包括，将并行的X个复用信号转换为串行的X个复用信号，以使得所述串行的复用信号通过无线复用通道进行传输；
进一步的，内存总线复用方法还可以包括，将获取的所述复用信号进行低通滤波；
进一步的，内存总线复用方法还可以包括，将低通滤波后的所述复用信号放大以增强信号。
本发明的实施例提供一种内存总线解复用方法，通过对N路内存总线信息进行QAM映射、逆傅里叶变换、正交子载波调制以及叠加，获取可以在一个内存总线上传输的，包含N个时域离散数据的复用信号，实现对内存总线信息进行复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
一方面，本发明实施例提供一种内存总线解复用方法，参见图10，该方法可以包括，
1001、将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
1002、用N个正交子载波分别解调N个正交的时域离散数据，获取非正交的N个时域离散数据；
1003、将非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
1004、将N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
进一步的，内存总线解复用方法在将N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息之后还包括:
将X组所述N路内存总线信息合并为W路内存总线信息，以及将所述W路内存总线信息按照内存总线顺序排序。
进一步的，内存总线解复用方法在将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据之前还可以包括，
将从内存总线复用装置接收的包括N个正交的时域离散数据的所述复用信号进行低通滤波。
可选的，内存总线解复用方法在将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据之前还可以包括，
从内存总线复用装置接收的串行的X个复用信号转换为并行的X个复用信号；
将从串转并单元接收的所述并行的X个复用信号中每一个分别进行低通滤波；
或者，
将从内存总线复用装置接收的所述串行的X个复用信号的分别进行低通滤波；
将低通滤波后的所述串行的X个复用信号转换为所述并行的X个复用信号。
本发明的实施例提供一种内存总线解复用方法，通过分别对复用信号进行分解、正交子载波解调、快速傅里叶变换以及QAM解映射，把可以在一个内存总线上传输的，包含N个时域离散数据的复用信号恢复为分别在N个内存总线上传输的N路内存总线信息，实现对内存总线信息的解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
一方面，本发明提供一种内存控制器110，
参见图11A，该内存控制器110可以包括，
内存总线复用装置10，用于将内存总线的信息进行复用，并发送给内存；
其中，内存总线复用装置10可以是上述任一实施例所述的内存总线复用装置10，内存总线复用装置10的功能与作用已在上文中进行了详细描述，在此不再进行赘述；
进一步，参见图11B，该内存控制器110还可以包括，
可变粒度控制器1101，用于通过所述内存总线复用装置实现传输可变粒度的信息。
例如，可变粒度控制器1101可以通过控制内存总线复用装置10中的正交子载波使能模块对正交子载波使能的开关，进而实现传输可变粒度的信息。
或者，参见图11C，该内存控制器110可以包括,
内存总线解复用装置30，用于接收内存将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用；
其中，内存总线解复用装置30可以是上述任一实施例所述的内存总线解复用装置30，内存总线解复用装置30的功能与作用已在上文中进行了详细描述，在此不再进行赘述。
或者，参见图11D，该内存控制器110可以包括,
内存总线复用装置10以及内存总线解复用装置30;
其中，内存总线复用装置10以及内存总线解复用装置30可以是上述任一实施例所述的内存总线复用装置10以及内存总线解复用装置30，内存总线复用装置10以及内存总线解复用装置30的功能与作用已在上文中进行了详细描述，在此不再进行赘述；
进一步的，参见图11E，该内存控制器110还可以包括，
可变粒度控制器1101，用于通过所述内存总线复用装置实现传输可变粒度的信息。
例如，可变粒度控制器1101可以通过控制内存总线复用装置10中的正交子载波使能模块对正交子载波使能的开关，进而实现传输可变粒度的信息。
本发明实施例提供一种内存控制器110，内存总线复用装置10或者内存总线解复用装置30或者内存总线复用装置10以及内存总线解复用装置30，将内存总线信息进行复用及解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
一方面，本发明提供一种内存120，
参见图12A，该内存120可以包括，
内存总线复用装置10，用于将内存总线的信息进行复用，并发送给内存控制器；
其中，内存总线复用装置10可以是上述任一实施例所述的内存总线复用装置10，内存总线复用装置10的功能与作用已在上文中进行了详细描述，在此不再进行赘述。
或者，参见图12B，该内存120可以包括，
内存总线解复用装置30，用于接收内存控制器将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用；
其中，内存总线解复用装置30可以是上述任一实施例所述的内存总线解复用装置30，内存总线解复用装置30的功能与作用已在上文中进行了详细描述，在此不再进行赘述。
或者，参见图12C，该内存120可以包括，
内存总线复用装置10以及内存总线解复用装置30，用于将内存总线的信息进行复用，并发送给内存控制器；且接收内存控制器将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用；
其中，内存总线复用装置10以及内存总线解复用装置30可以是上述任一实施例所述的内存总线复用装置10以及内存总线解复用装置30，内存总线复用装置10以及内存总线解复用装置30的功能与作用已在上文中进行了详细描述，在此不再进行赘述。
本发明实施例提供一种内存120，内存总线复用装置10或内存总线解复用装置40或内存总线复用装置10和内存总线解复用装置40，将内存总线信息进行复用及解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
一方面，本发明提供一种内存系统130，该内存系统130包括至少一个内存控制器110和至少一个内存120，可以将内存总线进行复用和解复用。
例如，参见图13，包括内存控制器110，内存120，复用通道1301。
其中，内存控制器110可以是上述任一实施例所述的内存控制器110，内存控制器110的功能与作用已在上文中进行了详细描述，在此不再进行赘述；
内存120可以是上述任一实施例所述的内存120，内存120的功能与作用已在上文中进行了详细描述，在此不再进行赘述。
复用通道1301可以是射频微带线或无线通道。
当复用通道1301为无线通道时，内存总线复用装置10可以通过并转串单元将并行的复用信号转换成串行的复用信号后，通过无线通道进行传输，同理，内存总线解复用装置可以通过串转并单元将从无线通道接收的串行的复用信号转换成并行的复用信号。
当复用通道1301为无线通道时，内存控制器110和内存120之间的通信可以采用天线完成。
参见图14，当复用通道1301为无线通道时，一个内存控制器110可以与多个内存120采用时分的方式进行通信，本发明对此不进行限定。
需要说明的是，本实施例提供的内存系统130既可以对单通道的内存总线进行复用和解复用，也可以对多通道的内存总线进行复用和解复用。
其中，对单通道的内存总线进行复用和解复用可以根据上述公开的内存系统130直接实现，在此不再进行赘述，下面对多通道的内存总线进行复用和解复用的情况进行说明。
参见图15，该内存系统130包括一一对应的多个内存控制器110和内存120，每对内存控制器110和内存120分别对应一个通道，实现对该通道的内存总线的复用和解复用，所以，当对多个通道的内存总线分别进行复用和解复用后，可以大大提高频谱利用率。例如：当每对内存控制器110与内存120之间的单通道分别通过实施例一和实施例三所述的方式对内存总线分别进行复用和解复用时，每对内存控制器110与内存120之间仅需16个复用通道，那么，在现有存在64路数据总线的情况下，可以同时采用4对内存控制器110与内存120，对4个通道的256路的内存总线信息同时进行传输，大大提高了频谱利用率。
当然，该内存系统130也可以通过一个内存控制器110和多个内存120实现对多个通道的的内存总线的复用和解复用，参见图16，该内存系统130包括一个内存控制器110，多个内存120。
其中，该内存控制器110对应多个通道，每个内存分别对应一个通道，该内存控制器110可以对多个通道的内存总线进行复用和解复用。
参见图17，内存系统130还可以包括，内存总线控制器1302，用于转发所述内存控制器与所述内存之间的命令和数据，可以对复用信号进行中继和缓冲净化。例如，内存总线控制器1302解析并转发内存控制器110的复用信号，并传输给内存120；将内存120返回的复用信号传输给内存控制器110。
本发明实施例提供一种内存系统130，包括内存控制器110，内存120，复用通道1301，将内存总线信息进行复用及解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
一方面，本发明实施例提供一种计算机180，参见图18，包括：
中央处理器CPU；
上述任一实施例所述的内存系统130。
内存系统130的功能与作用已在上文中进行了详细描述，在此不再进行赘述。
参见图19，CPU与内存系统130中的内存控制器110之间可以通过有线方式或者无线的方式通信；
当CPU与内存系统130中的内存控制器110之间采用无线的方式进行通信时，一个CPU可以与多个内存系统130中的内存控制器110进行通信，且通过天线传输信号。
一个CPU与多个内存系统130中的内存控制器110可以采用分时方式通信，本发明对此不进行限定。
参见图20，当CPU与内存系统130中的内存控制器110之间采用无线的方式进行通信时，计算机和内存可以分开放置，便于提升存储密度。
本发明的实施例提供一种计算机，通过正交频分复用技术(OrthogonalFrequency Division Multiplexing，简称OFDM)将内存总线信息进行复用及解复用，提高了总线频谱利用率及在相同位宽资源下提升总线数据传输带宽。克服了现有技术采用时分复用的方式在总线上发送不同的信息，导致总线频谱利用率低且在相同位宽资源下总线数据传输带宽低的缺陷。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，简称ROM）、随机存取存储器（Random Access Memory，简称RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (34)

1.一种内存总线复用装置，其特征在于，包括依次连接的正交幅度调制QAM码元映射单元，逆傅里叶变换单元，正交子载波调制单元，叠加单元，其中，
所述QAM码元映射单元用于，将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据；
所述逆傅里叶变换单元用于，将所述QAM码元映射单元映射的N个复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
所述正交子载波调制单元用于，分别用N个正交子载波调制所述逆傅里叶变换单元转换的所述N个时域离散数据，获取相互正交的N个时域离散数据；
所述叠加单元用于，将所述正交子载波调制单元获取的所述相互正交的N个时域离散数据叠加为复用信号，所述复用信号包括所述N个正交的时域离散数据。
2.根据权利要求1所述的内存总线复用装置，其特征在于，所述装置还包括:
分组单元用于，将从W个内存总线上分别接收的W路内存总线信息分为X组，每组分别包含N路内存总线信息。
3.根据权利要求2所述的内存总线复用装置，其特征在于，
所述分组单元还用于，将从W个内存总线上分别接收的W路内存总线信息按照内存总线的顺序分为N组，每一组包含X路内存总线信息，且所述X路内存总线信息分别对应至少一个最小内存颗粒对应的内存总线；
将所述N组内存总线信息进行重新组合后获取X组内存总线信息，其中，所述X组内存总线信息分别包含N路内存总线信息，且重新组合前所述N组内存总线的信息中的每一组包含的X路内存总线信息，分别属于重新组合后的X组的不同组。
4.根据权利要求3所述的内存总线复用装置，其特征在于，所述正交子载波调制单元具体用于，
分别用N个正交子载波调制所述重新组合后的每一组所述X组内存总线信息中N个时域离散数据，且重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息使用同一个正交子载波调制。
5.根据权利要求4所述的内存总线复用装置，其特征在于，所述正交子载波调制单元包括，
正交子载波使能模块，用于分别控制每个所述正交子载波的使能，以控制所述正交子载波调制的重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息的访问。
6.根据权利要求2-5任一项所述的内存总线复用装置，其特征在于，所述装置包括，
与所述分组单元连接的X个所述QAM码元映射单元分别用于，接收所述分组单元获取的X组内存总线信息中互不相同的一组内存总线信息；
以及分别与所述X个所述QAM码元映射单元一一对应的，且依次连接的X个所述逆傅里叶变换单元，X个所述正交子载波调制单元，X个所述叠加单元，其中，
所述X个所述逆傅里叶变换单元分别用于，将所述QAM码元映射单元映射的N个复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
所述X个所述正交子载波调制单元分别用于，分别用N个正交子载波调制所述逆傅里叶变换单元转换的所述N个时域离散数据，获取相互正交的N个时域离散数据；
所述X个所述叠加单元分别用于，将所述正交子载波调制单元获取的所述相互正交的N个时域离散数据叠加为所述复用信号，所述复用信号包括所述N个正交的时域离散数据。
7.根据权利要求1-5任一项所述的内存总线复用装置，其特征在于，所述装置还包括，
并转串单元，用于将所述X个叠加单元获取的并行的X个复用信号转换为串行的X个复用信号，以使得所述串行的X个复用信号通过无线复用通道进行传输。
8.根据权利要求1-5任一项所述的内存总线复用装置，其特征在于，所述装置还包括，
低通滤波单元，用于将所述叠加单元或者并转串单元获取的所述复用信号进行低通滤波。
9.根据权利要求8所述的内存总线复用装置，其特征在于，所述装置还包括，
驱动放大单元，用于将所述低通滤波单元低通滤波后的所述复用信号放大以增强信号。
10.一种内存总线复用方法，其特征在于，包括，
将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据；
将N个复数平面的频域离散数据通过逆傅里叶变换为N个时域离散数据；
分别用N个正交子载波调制所述N个时域离散数据，获取相互正交的N个时域离散数据；
将所述相互正交的N个时域离散数据叠加为复用信号，所述复用信号包括所述N个正交的时域离散数据。
11.根据权利要求10所述的内存总线复用方法，其特征在于，在所述将接收到的N路内存总线信息通过QAM映射为N个复数平面的频域离散数据之前，所述方法还包括:
将从W个内存总线上分别接收的W路内存总线信息分为X组，每组分别包含N路内存总线信息。
12.根据权利要求11所述的内存总线复用方法，其特征在于，在所述将接收到的N路内存总线信息通过QAM映射为N路复数平面的频域离散数据之前，所述方法还包括：
将从W个内存总线上分别接收的W路内存总线信息按照内存总线的顺序分为N组，每一组包含X路内存总线信息，且所述X路内存总线信息分别对应至少一个最小内存颗粒对应的内存总线；
将所述N组内存总线信息进行重新组合后获取X组内存总线信息，其中，所述X组内存总线信息分别包含N路内存总线信息，且重新组合前所述N组内存总线的信息中的每一组包含的X路内存总线信息，分别属于重新组合后的X组的不同组。
13.根据权利要求12所述的内存总线复用方法，其特征在于，所述分别用N个正交子载波调制所述N个时域离散数据，获取相互正交的N个时域离散数据，包括：
分别用N个正交子载波调制所述重新组合后的每一组所述X组内存总线信息中N个时域离散数据，且重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息使用同一个正交子载波调制。
14.根据权利要求13所述的内存总线复用方法，其特征在于，所述分别用N个正交子载波调制所述N个时域离散数据，获取相互正交的N个时域离散数据，还包括：
分别控制每个所述正交子载波的使能，以控制所述正交子载波调制的重新组合前的所述N组内存总线信息中至少一个最小内存颗粒对应的内存总线的信息的访问。
15.根据权利要求10-14任一项所述的内存总线复用方法，其特征在于，所述方法还包括，
将并行的X个复用信号转换为串行的X个复用信号，以使得所述串行的复用信号通过无线复用通道进行传输。
16.根据权利要求10-14任一项所述的内存总线复用方法，其特征在于，所述方法还包括，
将获取的所述复用信号进行低通滤波。
17.根据权利要求16所述的内存总线复用方法，其特征在于，所述方法还包括，
将低通滤波后的所述复用信号放大以增强信号。
18.一种内存总线解复用装置，其特征在于，包括依次连接的分解单元，正交子载波解调单元，快速傅里叶变换单元，正交幅度调制QAM码元解映射单元，其中，
所述分解单元用于，将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
所述正交子载波解调单元用于，用N个正交子载波分别解调所述分解单元分解的所述N个正交的时域离散数据，获取非正交的N个时域离散数据；
所述快速傅里叶变换单元用于，将所述正交子载波解调单元获取的所述非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
所述QAM码元解映射单元用于，将所述快速傅里叶变换单元转换的所述N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
19.根据权利要求18所述的内存总线解复用装置，其特征在于，所述装置包括，一一对应的，且分别依次连接的X个所述分解单元，X个所述正交子载波解调单元，X个所述快速傅里叶变换单元，X个所述QAM码元解映射单元，其中，
所述X个所述分解单元分别用于，将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
所述X个所述正交子载波解调单元分别用于，用N个正交子载波分别解调所述分解单元分解的所述N个正交的时域离散数据，获取非正交的N个时域离散数据；
所述X个所述快速傅里叶变换单元分别用于，将所述正交子载波解调单元获取的所述非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
所述X个所述QAM码元解映射单元分别用于，将所述快速傅里叶变换单元转换的N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
20.根据权利要求19所述的内存总线解复用装置，其特征在于，所述装置还包括:
与所述X个所述QAM码元解映射单元连接的重排序单元，用于将所述X个QAM码元解映射单元解映射的X组所述N路内存总线信息合并为W路内存总线信息，以及将所述W路内存总线信息按照内存总线顺序排序。
21.根据权利要求18-20任一项所述的内存总线解复用装置，其特征在于，所述装置还包括，
与所述分解单元连接的低通滤波单元，用于将从内存总线复用装置接收的包括N路正交的时域离散数据的所述复用信号进行低通滤波，并传输至所述分解单元。
22.根据权利要求18-20任一项所述的内存总线解复用装置，其特征在于，所述装置还包括低通滤波单元和串转并单元，其中，
所述串转并单元与所述低通滤波单元连接，用于将从内存总线复用装置接收的串行的X个复用信号转换为并行的X个复用信号，以及将所述并行的X个复用信号分别传输至低通滤波单元；
所述低通滤波单元与所述分解单元连接，用于将从所述串转并单元接收的所述并行的X个复用信号分别进行低通滤波，并传输至所述分解单元；
或者，
所述低通滤波单元与所述串转并单元连接，用于将从内存总线复用装置接收的所述串行的X个复用信号分别进行低通滤波，并传输至串转并单元；
所述串转并单元与所述分解单元连接，用于将从所述低通滤波单元接收的低通滤波后的所述串行的X个复用信号转换为所述并行的X个复用信号，以及将所述并行的X个复用信号分别传输至所述分解单元。
23.一种内存总线解复用方法，其特征在于，包括，
将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据；
用N个正交子载波分别解调所述N个正交的时域离散数据，获取非正交的N个时域离散数据；
将所述非正交的N个时域离散数据通过快速傅里叶变换为N个复数平面的频域离散数据；
将所述N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息。
24.根据权利要求23所述的内存总线解复用方法，其特征在于，所述方法在将所述N个复数平面的频率离散数据信息通过QAM解映射为N路内存总线信息之后还包括:
将X组所述N路内存总线信息合并为W路内存总线信息，以及将所述W路内存总线信息按照内存总线顺序排序。
25.根据权利要求23或24所述的内存总线解复用方法，其特征在于，所述方法在将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据之前还包括，
将从内存总线复用装置接收的包括N个正交的时域离散数据的所述复用信号进行低通滤波。
26.根据权利要求23或24所述的内存总线解复用方法，其特征在于，所述方法在将接收到的包括N个正交的时域离散数据的复用信号分解为N个正交的时域离散数据之前还包括，
将从内存总线复用装置接收的串行的X个复用信号转换为并行的X个复用信号；
将所述并行的X个复用信号分别进行低通滤波；
或者，
将从内存总线复用装置接收的所述串行的X个复用信号分别进行低通滤波；
将低通滤波后的所述串行的X个复用信号转换为所述并行的X个复用信号。
27.一种内存控制器，其特征在于，包括：
如权利要求1-9任一项所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存；
或者，如权利要求18-22任一项所述的内存总线解复用装置，用于接收内存将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用；
或者，如权利要求1-9任一项所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存；以及如权利要求18-22任一项所述的内存总线解复用装置，用于接收内存将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用。
28.根据权利要求27所述的内存控制器，其特征在于，所述内存控制器还包括：
可变粒度控制器，用于通过所述内存总线复用装置实现传输可变粒度的信息。
29.一种内存，其特征在于，包括：
如权利要求1-9任一项所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存控制器；
或者，如权利要求18-22任一项所述的内存总线解复用装置，用于接收内存控制器将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用；
或者，如权利要求1-9任一项所述的内存总线复用装置，用于将内存总线的信息进行复用，并发送给内存控制器；以及如权利要求18-22任一项所述的内存总线解复用装置，用于接收内存控制器将内存总线的信息进行复用后发送的复用信号，并将所述复用信号进行解复用。
30.一种内存系统，其特征在于，包括：
至少一个如权利要求27或28所述的内存控制器；
至少一个如权利要求29所述的内存；
复用通道，用于所述内存控制器与所述内存之间的通信。
31.根据权利要求30所述的内存系统，其特征在于，所述复用通道包括射频微带线或无线通道。
32.根据权利要求30或31所述的内存系统，其特征在于，所述系统还包括，
内存总线控制器，用于转发所述内存控制器与所述内存之间的命令和数据。
33.一种计算机，其特征在于，包括：
中央处理器CPU；
如权利要求30-32任一项所述的内存系统。
34.根据权利要求33所述的计算机，其特征在于，
所述CPU和所述内存系统之间通过无线方式或有线方式通信。
CN201310557762.7A 2013-11-11 2013-11-11 复用装置、解复用装置、方法、内存控制器、内存及系统 Active CN104639275B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310557762.7A CN104639275B (zh) 2013-11-11 2013-11-11 复用装置、解复用装置、方法、内存控制器、内存及系统
PCT/CN2014/090797 WO2015067219A1 (zh) 2013-11-11 2014-11-11 复用装置、解复用装置、方法、内存控制器、内存及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310557762.7A CN104639275B (zh) 2013-11-11 2013-11-11 复用装置、解复用装置、方法、内存控制器、内存及系统

Publications (2)

Publication Number Publication Date
CN104639275A CN104639275A (zh) 2015-05-20
CN104639275B true CN104639275B (zh) 2017-10-10

Family

ID=53040929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310557762.7A Active CN104639275B (zh) 2013-11-11 2013-11-11 复用装置、解复用装置、方法、内存控制器、内存及系统

Country Status (2)

Country Link
CN (1) CN104639275B (zh)
WO (1) WO2015067219A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101296142A (zh) * 2007-04-29 2008-10-29 中国科学院声学研究所 用于芯片处理器的传输流处理装置及相应方法
CN101321142A (zh) * 2007-06-08 2008-12-10 华为技术有限公司 子载波分配方法及资源映射装置以及数据传输方法及装置
CN101504633A (zh) * 2009-03-27 2009-08-12 北京中星微电子有限公司 一种多通道dma控制器
WO2013064072A1 (en) * 2011-10-31 2013-05-10 Huawei Technologies Co., Ltd. A method and apparatus for network table lookups

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101296142A (zh) * 2007-04-29 2008-10-29 中国科学院声学研究所 用于芯片处理器的传输流处理装置及相应方法
CN101321142A (zh) * 2007-06-08 2008-12-10 华为技术有限公司 子载波分配方法及资源映射装置以及数据传输方法及装置
CN101504633A (zh) * 2009-03-27 2009-08-12 北京中星微电子有限公司 一种多通道dma控制器
WO2013064072A1 (en) * 2011-10-31 2013-05-10 Huawei Technologies Co., Ltd. A method and apparatus for network table lookups

Also Published As

Publication number Publication date
WO2015067219A1 (zh) 2015-05-14
CN104639275A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
US9794034B2 (en) Method and apparatus for allocating a plurality of data symbols in a wireless communication system
CN103888406B (zh) 一种滤波器组多载波系统的数据传输方法
CN101421947A (zh) 时频资源的分配方法及其装置和无线通信系统
CN101541011B (zh) 一种协调方法、装置及用户设备
CN106664277A (zh) 用于发送数据单元的方法和装置
CN101146317A (zh) 资源分配及控制信令传输方法
WO2016122204A1 (ko) 다중 반송파 통신 시스템에서 전력을 제어하는 방법 및 장치
CN101510868A (zh) 参考信号和物理资源块的映射方法
CN103297373A (zh) 恒包络正交频分复用调制方法
CN109617849A (zh) 混合激活载波索引调制方法
CN108365935A (zh) 一种参考信号配置方法、基站和终端
CN108512794A (zh) 峰均比的降低方法、系统、计算机可读存储介质及设备
CN108809880A (zh) 一种低复杂度的mimo-fbmc系统数据收发方法及装置
CN101849037A (zh) 复极式氧阴极离子膜电解单元槽
CN104639275B (zh) 复用装置、解复用装置、方法、内存控制器、内存及系统
CN106302294A (zh) 一种信号调制、解调方法及装置
Yadav Filter Bank Multicarrier Modulation Techniques for 5G and Beyond Wireless Communication Systems
CN106101049A (zh) 基于oqam‑fbmc系统的原型滤波器定点化实现方法
CN103856836B (zh) 无源光网络中用户数据的发送和接收方法及系统、设备
CN109644175A (zh) 用于处理待经由第一无线电模块发送的数据的设备
CN101741795B (zh) 多频点多址接入方法和装置
CN103200145B (zh) 一种基于dds原理的ofdm发射机的实现方法
CN103688582B (zh) 自适应频域资源配置方法、装置及通信系统
CN104041161B (zh) 控制信道的传输、接收方法、基站和用户设备
CN206135928U (zh) 一种基于频域混沌的认知无线电系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant