CN104638008A - 晶体管和可调谐电感 - Google Patents

Abstract

本发明的各个实施例涉及晶体管和可调谐电感。根据第一方面的实施例，提供一种晶体管，其包括在至少一个漏极区和至少一个源极区之间的至少一个栅极区，其中栅极区的宽度和栅极区的长度之间的比例超过300。

Description

晶体管和可调谐电感

技术领域

实施例大体涉及电感和/或电容，并且更具体地，涉及使用晶体管的电感和/或电容的实施方式。 

背景技术

射频(RF)电路，如滤波器、谐振器和RF匹配网络，通常需要一个或多个电感以及一个或多个电容。可调谐RF电路可以进一步被希望用于处理多频带和/或多标准操作。对于这样的情况，需要可调谐电感和/或电容。直到今天，具有高的品质因数(Q因数)的可调谐电容器可用在一些技术和方法中，例如变容二极管、MEMS、开关电容器和钛酸锶钡(BST)电容器等。然而对于可调谐电感，该方法通常存在问题，例如非线性行为、不适合高RF电压和功率电平或者过低的Q因数。 

发明内容

根据第一方面，各个实施例提供了晶体管。该晶体管包括在至少一个漏极区和至少一个源极区之间的至少一个栅极区。该栅极区的宽度和栅极区的长度之间的比例超过300。这可以产生晶体管的相对高导通(ON)模式电感和/或相对高关断(OFF)模式电容。 

在一些实施例中，栅极区的长度可以对应于漏极区和源极区之间的导电沟道的长度。在一个或多个实施例中，栅极区的宽度可以大于50μm。因此，栅极区的宽度和/或长度可以取决于所使用的半导体工艺技术。 

在一个或多个实施例中，晶体管可以包括至少一个半导体层和多个金属层的堆叠。在至少一个半导体层中可以形成至少一个漏极区和 至少一个源极区。在多个金属层中可以形成多个互连的漏极接触区和多个互连的源极接触区。多个金属层可以在半导体层之上。 

至少一个漏极区可以经由多个互连的漏极接触区被连接至漏极接触焊盘。在第一金属层中可以形成第一漏极接触区。在第二金属层中可以形成第二漏极接触区。至少一个源极区可以经由多个互连的源极接触区被连接至源极接触焊盘。在第一金属层中可以形成第一源极接触区。在第二金属层中可以形成第二源极金属区。 

在一个或多个实施例中，在多个金属层中可以形成多个互连的漏极接触区和多个互连的源极接触区，以产生高于预定阈值的晶体管关断模式电容C_off。在一些实施方式中，晶体管在参考频率f_ref下的关断模式电容C_off可以是其中R_ref表示参考系统的参考电阻。 

在一些实施例中，多个互连的漏极接触区和多个互连的源极接触区之间的最大间距可以小于或等于漏极区和源极区之间的最大间距。多个互连的漏极接触区和多个互连的源极接触区之间的最小间距可以基本对应于栅极区的长度。在一些实施例中，漏极接触区的长度可以基本对应于至少一个栅极区的宽度。同样地，源极接触区的长度可以基本对应于至少一个栅极区的宽度。这可以产生晶体管的高导通模式电感和/或高关断模式电容。 

在一个或多个实施例中，第一漏极接触区和相邻的第二接触金属区可以经由金属-绝缘体-金属(MIM)电容互连，以进一步增加晶体管的关断模式电容。同样地，第一源极金属区和相邻的第二源极金属区可以经由MIM电容器而互连。 

在一些实施例中，为了获得可能的高关断模式电容，堆叠的所有金属层可以被用于至少一个漏极区和至少一个源极区的接触区。 

在一些实施例中，在晶体管的体积中形成至少一个栅极区、至少一个漏极区、至少一个源极区和相关的金属化结构区的尺寸，使得晶体管的电感偏离20％以下，其中l表示栅 极区的宽度，a表示体积的宽度，且b表示体积的高度。 

在一些实施例中，晶体管可以包括多指(finger)金属-氧化物-半导体(MOS)晶体管结构。从而栅极区对应于多指MOS晶体管结构的多个栅极指中的一个。 

在一个或多个实施例中，晶体管的区域可以具有基本上为矩形的形状。与该区域的宽度有关的栅极指的数量可以少于30。 

在一些实施例中，晶体管可以形成在用于至少一个漏极区和用于至少一个源极区的至少一个半导体层的堆叠中。可以预见到多个金属层，用于相关的接触区。在多个金属层中的金属接触区的形状可以被形成为，模仿(model)板式电感器(slab inductor)的形状。 

根据另一方面，实施例提供晶体管。晶体管包括至少一个半导体层和多个金属层的堆叠。晶体管包括在至少一个半导体层中形成的至少一个漏极区和至少一个源极区。在多个金属层中形成多个互连的漏极金属区。多个互连的漏极金属区电连接至漏极区。在多个金属层中形成多个互连的源极金属区。多个互连的源极金属区电连接至源极区。在相同金属层中的漏极金属区与相应的源极金属区之间的最大间距，小于或等于漏极区与源极区之间的最大间距。 

至少一个漏极区可以经由多个漏极金属区而连接至漏极接触焊盘。多个漏极金属区可以被布置为堆叠的漏极金属区的阵列。在第一金属层中可以形成第一漏极金属区。在相邻的第二金属区中可以形成第二漏极金属区。至少一个源极区可以经由多个源极金属区而连接至源极接触焊盘。多个源极金属区可以被布置为堆叠的源极金属区的阵列。在第一金属层中可以形成第一源极金属区。在第二金属层中可以形成第二源极金属区。 

在多个金属层中可以形成多个互连漏极金属区和多个互连源极金属区，以产生高于预定阈值的晶体管的关断模式电容C_off。例如 其中f_ref为参考系统的参考频率，R_ref为参考系统的参考电阻。 

在一个或多个实施例中，第一漏极金属区和相邻的第二漏极金属区可以经由MIM电容器而相互连接。同样，第一源极金属区和相邻的第二源极金属区优选地可以经由MIM电容器而相互连接。 

在一些实施例中，晶体管可以包括在至少一个漏极区和至少一个源极区之间的至少一个栅极区。栅极区的宽度和栅极区的长度之间的比例可以超过300。栅极区的宽度可以大于50μm。栅极区的宽度和长度可以取决于所使用的半导体工艺技术。 

在一些实施例中，漏极金属区和在相同金属层中的相应的源极金属区之间的最小间距可以对应于栅极区的长度。 

根据另一方面，实施例提供了可调谐电感。可调谐电感包括多个多指场效应晶体管(FET)。每一个多指FET包括多个指。指的宽度和指的长度之间的比例超过300。多指FET的电感取决于与其多个指相关的金属化结构的尺寸。 

在一些实施例中，栅极指的宽度和栅极指的长度之间的比例超过300。金属化结构的几何结构可以被形成为，模仿板式电感器的形状。优选地，多指FET的金属化结构可以形成为，用于产生高于预定阈值的晶体管的关断模式电容C_off。例如其中f_ref为参考系统的参考频率，R_ref为参考系统的参考电阻。 

在一些实施例中，多个多指FET可以串联连接。在其他实施例中，多个多指FET可以并联连接。 

在一些实施例中，可以预见控制电路用于，通过将一个或多个多指FET切换为关断模式来减小可调谐电感。可以通过将一个或多个多指FET切换为导通模式来增加可调谐电感。 

根据另一方面，提供了用于调谐可调谐电感的方法。该方法包括提供多个多指FET。每个多指FET包括多个指。指的宽度与指的长度之间的比例超过300。该方法还包括，通过将一个或多个多指FET切换为导通或关断模式来改变可调谐电感。 

附图说明

下面将仅以示例的方式并参考附图，来描述装置和/或方法的一些实施例，其中 

图1是示出了用于通过使用可调谐电容来调谐固定电感器Lf的LC串联电路的示意图； 

图2是示出了得到的LC串联电路的Q因数和电感随可调谐电容变化的曲线图； 

图3是示出了对于可调谐电容的离散值的、LC串联电路的电感和Q因数的图形； 

图4是示出了500μm长的板式电感器的布局草图的图形； 

图5是示出了使用Al金属化结构的500μm的板式电感器的电感和Q因数的图形； 

图6是晶体管的实施例的示意性俯视图； 

图7是晶体管的实施例的示意性截面图； 

图8是晶体管的实施例的示意性侧视图； 

图9是多指晶体管的实施例的示意性俯视图； 

图10是多指晶体管的另一个实施例的示意性俯视图； 

图11a是传统的开关晶体管的等效电路； 

图11b是根据实施例的开关晶体管的等效电路； 

图12a-图12c示出了根据实施例的电感调谐器的示意图； 

图13a-图13b示出了根据另一个实施例的电感调谐器的示意图；以及 

图14示出了被处理为具有两个电抗器件的可能的阻抗区域。 

具体实施方式

现将通过参考示出一些示例性实施例的附图，来更加充分地描述多个示例性实施例。在图中，为了清楚起见，线、层和/或区的厚度可以被放大。 

因此，在进一步的实施例能够具有各种修改和替代形式的同时， 其中一些示例性实施例在图中以示例的方式被示出并且将在本文中详细说明。然而，应当理解，没有意图将示例性实施例限制于所公开的特定形式，而是正相反，示例性实施例覆盖落入本公开的范围内的所有修改例、等同例和替代例。在对附图的通篇描述中，相同的数字指的是相同或类似的元件。 

应当理解的是，当一个元件被称为是“连接”或“耦合”至另一个元件时，它可以直接连接至或耦合至其他元件或者可以存在中间元件。相反地，当一个元件被称为是“直接连接”或“直接耦合”至另一个元件时，不存在中间元件。用于描述元件之间关系的其他词语应该以类似的方式来解释(例如，“在…之间”和“直接在…之间”，“邻近的”和“直接邻近的”等)。 

在本文中所用的术语仅出于描述特定的示例性实施例的目的，而并不意图限制进一步示例性实施例。正如本文所使用的，单数形式的“一”、“一个”和“该”也意图包括复数形式，除非上下文另有明确说明。应进一步理解的是，术语“包括”、“包含”和/或“含有”在本文中使用时，指定存在所陈述的特征、整数、步骤、操作、元件和/或部件，但也不排除存在或增加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合。 

除非另有定义，本文所使用的所有术语(包括技术的和科学的术语)具有与示例性实施例所属技术领域的本领域技术人员的通常理解相同的含义。应当进一步理解，例如那些在常用的字典中定义的术语应该被理解为具有以下含义：其与它们在相关领域的背景下的含义一致，并且不会按理想化的或过于正式的意义解释，除非在本文中明确地定义。 

射频(RF)电路，如滤波器、谐振器或RF匹配网络，通常需要一个或多个电抗。电抗是电路元件对电流或电压的改变的抵抗，是由于元件的电感或电容的作用而产生的。可调谐RF电路可以进一步被希望处理多频带和/或多标准操作。对于这样的情况，需要可调谐电感和/或电容。具有高品质因数(Q因数)的可调谐电容器可用在一些技 术和方法中，例如变容二极管、MEMS、开关电容器、和钛酸锶钡(BST)电容器等。然而对于可调谐电感，这些方法通常存在非线性行为的问题，不适合高RF电压和功率电平或过低Q因数。 

图1示出了用于调谐电感的一种可能方法。 

电路10包括具有电感L_f的固定电感器与具有电容C_tune的可调谐电容器串联。因此，电路10产生可调谐复阻抗，在图1的谐振电路中，调谐问题转移到电容C_tune。这种方法适用于，根据下式，通过可调谐电容来减少固定的电感虚部的情况， 

$Z=\mathrm{j\ω}{L}_f+\frac{1}{\mathrm{j\ω}{C}_{\mathrm{tune}}}=\mathrm{j\ω}(L_f-\frac{1}{{\mathrm{\ω}}^2{C}_{\mathrm{tune}}})---\left(1\right)$

从公式(1)可以看到，如果C_tune变高，复阻抗Z收敛至jωL_f。随着C_tune变小，有效电感减小。但是，对于这种调谐方法，随着频率ω＝2πf增加，电容器C_tune的调谐效应增加(由于ω²)。 

所谓的品质因数(Q因数)是用于表征谐振器的广泛使用的测量量。Q因数可以被定义为储存在谐振电路中的峰值能量除以在共振频率下每个周期损耗的平均能量。因此，当减少L_f和C_tune时Q因数降低。图2和图3示出了涉及串联的绕线L_f＝10nH器件和理想可调谐C_tune的示例图形。相关的Q因数也可以来自于 

$Q=\frac{\mathrm{Im}\left(Z\right)}{\mathrm{Re}\left(Z\right)}=\frac{\mathrm{\ω}(L_f-\frac{1}{{\mathrm{\ω}}^2{C}_{\mathrm{tune}}})}{R}---\left(2\right)$

电路10也可以被称为LC振荡电路。因此，对于一定的频率和LC组合，电路10将谐振，并且仅作为匹配网络。 

例如，调谐电感的一些方法是在电感器的铁芯中使用铁氧体。然而，这仅适用于高达几MHz的频率。高于该频率，铁氧体失去其功能。而且，可以通过使用给定的电感器及其上的开关抽头来调谐电感。因而，抽头可以被理解为在沿着电感器的绕组的某点制成的触点。然而，这种方法仅适用于在每个抽头上和电感器的终端连接件上都具有开关的情况。短接(short)绕组通常导致短路绕组(short-circuit  winding)，从而导致高损耗。另一方面，开关的导通电阻R_ON可能减小Q因数： 

$Q=\frac{\mathrm{Im}\left(Z\right)}{\mathrm{Re}\left(Z\right)}=\frac{\mathrm{\ωL}}{R_{\mathrm{Inductor}}+R_{\mathrm{ON}}}---\left(3\right)$

例如，如果我们考虑具有R_ON＝3Ω的典型的互补金属-氧化物-半导体(CMOS)开关以及在f＝1GHz下Q因数为10的1nH电感的示例，R_Inductor可以是0.63Ω且总的R＝3.63Ω。因此，开关电感只会导致Q＝1.73。对于具有～1Ω的低R_ON开关，Q因数会降低至Q～5。从这个实例可以确定两个事实：首先，晶体管的R_ON对于Q因数是十分关键的。其次，低的Q因数不能经由强制谐振来改善。 

一些实施例受所谓的“板式电感器”的启发。板式电感器例如是在半导体衬底(诸如硅)的顶部上金属线。它们可以用于低电感值的实施方式，提供比螺旋电感更高的Q因数以及更小的体积。用于该基本电感器类型的一些计算公式可以在E.Rosa的论文“The self and mutual inductance of linear conductors”(1908)中的第313页的“The self-inductance of a straight rectangular bar”中找到。板式电感器的电感L可以近似为 

$L=2\left[(\log \left(\frac{2l}{\mathrm{\α}+\mathrm{\β}}\right)+\frac{1}{2}+\frac{0.2235(\mathrm{\α}+\mathrm{\β})}{l}\right]---\left(4\right)$

其中l表示金属线的长度，β表示它的高度，α表示它的宽度。 

然而，在半导体衬底顶部上的这种金属线或板式电感器可能还产生衬底效应和/或集肤效应，从而使得总的电感在某种程度上更复杂，并且可以通过场仿真(field simulation)来计算。例如，英飞凌C11NP/C11RF金属堆叠被用作仿真基底，利用β＝2.4μm的顶部金属。图4示出在半导体衬底的顶部上的板式电感器40的一个示例。在具有宽度α＝50μm的顶部金属中，它具有示例性长度l＝500μm。图5示出板式电感器40产生的电感ωL和Q因数。可以看到，在示例性技术中，对于f＝1GHz，Q因数相当低，仅达到8。可以看到，增加开关会降低在Q＝1取值范围中的Q因数。因此，器件可以将其运行方式从电感性的改变到另一个状态以避免损耗是可取的。 

根据一些实施例，晶体管(例如NMOS开关晶体管)的金属化结构，可以被形成为使得它代表电感。更具体地，晶体管的金属化结构可以接近被模仿的板式电感器，例如图4的板式电感器40。在一些实施例中，金属化结构可以具有与待被建模的板式电感器相同的尺寸。例如，根据实施例晶体管可以被形成为与图4的所模仿的板式电感器40具有相同的尺寸。这会是如图6所草绘的具有非常长的源极/漏极触点和非常宽的单个栅极指的晶体管。 

图6示出了根据实施例晶体管60的示意性俯视图。晶体管60可以是场效应晶体管(FET)，特别是金属-氧化物-半导体场效应晶体管(MOSFET)。晶体管60包括在至少一个漏极区62和至少一个源极区63之间的至少一个栅极区61。在实施例中，栅极区61的宽度W_G和栅极区61的长度L_G之间的比例超过300。从而栅极区61的长度L_G可以对应于在漏极区62和源极区63之间的导电沟通的长度。 

因此，在实施例中，W_G/L_G可以等于或大于300。在一些实施例中，W_G/L_G甚至可以大于500或大于1000。例如，对于130nm半导体工艺技术，栅极长度L_G可以是130nm。因此，栅极宽度W_G可以大于39μm(对于W_G/L_G>300)、大于65μm(对于W_G/L_G>500)或甚至大于130μm(对于W_G/L_G>1000)。以图4的所模仿的板式电感器40为例，栅极区61的宽度W_G可以是500μm，对应于金属线40的长度l。整个晶体管60的宽度，其包括漏极区62的宽度、栅极长度L_G和源极区63的宽度，可以对应于公式(4)的α。以图4为例，α可以是50μm。例如，对于目前可用的14nm半导体工艺技术，栅极长度L_G可以是14nm。因此，栅极宽度W_G将大于4.2μm(对于W_G/L_G>300)、大于7μm(对于W_G/L_G>500)或甚至大于14μm(对于W_G/L_G>1000)。请注意，实施例适用于各种过去、现在和将来半导体工艺技术。 

图7示出了根据实施例晶体管70的示意性截面图。请注意，它的俯视图可以与图6相似。 

晶体管70包括至少一个半导体层71和多个金属层72-1至72-6 的堆叠。在半导体层71中可以形成至少一个漏极区62和至少一个源极区63。在多个金属层72-1至72-6中形成多个互连的漏极接触区73-1至73-6以及多个互连的源极接触区74-1至74-4。因此，漏极接触区73-1至73-6和源极接触区74-1至74-4可以包括通常用于制造半导体器件的金属，例如铝(Al)或铜(Cu)。在图7的实施例中，在半导体层71的顶部上形成金属层72-1至72-6。 

在一个实施例中，半导体层71可以指，栅极区61、漏极区62和源极区63位于其中的块状半导体。半导体材料的示例包括硅(Si)、硅锗(SiGe)或III/V族器件例如GaAs。栅极区61对应于漏极区62和源极区63之间的导电沟道的长度。在实施例中，导电沟道可以是n沟道或p沟道，取决于晶体管70实现为n沟道MOSFET或p沟道MOSFET。漏极区62和源极区63之间的导电沟道可以被栅极端子75覆盖。例如，栅极端子75可以由作为导电栅极材料的多晶硅(多晶硅)制造。栅氧化层(未示出)可以将晶体管70的栅极端子75与漏极区62、源极区63以及栅极区(或当晶体管70导通时的连接源极和漏极的长度为L_G的导电沟道61)分开。导通晶体管70意思是，将栅极电压施加至栅极端子75，以便使实现源极63和漏极62之间的电流。正如上面所解释的那样，栅极区61的长度L_G可能取决于所使用的半导体工艺技术。例如，长度L_G可以是130nm、90nm、65nm、45nm、32nm、22nm、14nm或10nm以及更小。根据实施例，栅极宽度W_G(向页面内)将至少是长度L_G的300倍，这可以从图6大体地看出。 

从图7可以看出，漏极区62可以经由竖直堆叠的漏极接触或金属区73-1至73-6的阵列而连接至漏极接触焊盘(未示出)。从而可以在半导体层71和第一金属层72-1之间的第一氧化层(未示出)之上的第一金属层72-1中，形成第一漏极接触区73-1。可以在第一金属层72-1和第二金属层72-2之间的第二氧化层(未示出)之上的第二金属层72-2中，形成第二漏极接触区73-2。可以在第二金属层72-2和第三金属层72-3之间的第三氧化层(未示出)之上的第三金属层 72-3中，形成第三漏极接触区73-3，等等。同样，源极区63可以经由竖直堆叠的源极金属区74-1至74-4的阵列而连接至源极接触焊盘(未示出)。从而可以在半导体衬底71和第一氧化层之上的第一金属层72-1中，形成第一源极接触区74-1。可以在第一金属层72-1和第二氧化层之上的第二金属层72-2中，形成第二源极接触区74-2。可以在第二金属层72-2和第三氧化层之上的第三金属层72-3中，形成第三源极接触区74-3，等等。 

多个漏极接触区73-1至73-5可以分别经由过孔76-1至76-5而互连。过孔是在绝缘氧化层中的小开口，过孔允许在不同的金属层72之间或者在不同金属层72-1与半导体区域62、63之间的导电连接。同样，多个源极接触区74-1至74-4可以分别经由过孔77-1至77-4而互连。在一些实施例中，漏极接触区73-1至73-5可以分别形成为导电线。这些漏极线73-1至73-5可以平行地延伸至漏极区62。源极接触区74-1至74-4也可以分别形成为导电线。这些源极线74-1至74-4可以平行地延伸至源极区63。 

当晶体管70处于关断模式时，即当在栅极区61中的沟道不导通时，多个漏极接触区/线73-1至73-4和过孔76-1至76-4可以被认为是，形成在漏极区62和源极区63之间的电容器的第一极板。多个源极接触区/线74-1至74-4和过孔77-1至77-4可以被认为是该电容器的第二极板。多个漏极接触区73-1至73-4和过孔76-1至76-4，以及多个源极接触区74-1至74-4和过孔77-1至77-4可以被形成为，使得两个极板大体上彼此平行且具有间距d。间距d可以取决于漏极接触区73-1至73-4中的一个与相同金属层72-1至72-4的源极接触区74-1至74-4之间的间距。从图7可以看出，漏极接触区73-1至73-4中的一个与相同金属层72-1至72-4的源极接触区74-1至74-4之间的最大间距d，可以小于或等于漏极区62和源极区63之间的最大间距d_max。因而，最大间距d_max可以对应于栅极长度L_G分别加上漏极区62和源极区63的长度。例如，在一些实施例中，间距d可以在L_G至3L_G范围内。因此，在相同金属层72-1至72-4中的漏极接触区 73-1至73-4与源极接触区74-1至74-4之间的最小间距，可以大体对应于栅极区61的长度L_G。换句话说，由多个竖直堆叠的漏极接触区73-1至73-4和相关的过孔76-1至76-4所形成的关断模式电容器极板、与由多个竖直堆叠的源极接触区74-1至74-4和相关的过孔77-1至77-4所形成的关断模式电容器极板之间的间距d，可以在L_G至3L_G范围内。 

从图8的示意性侧视图可以看出，在金属层72-1至72-4中形成的漏极接触区和/或源极接触区的长度L_C，可以大体对应于栅极宽度W_G。因此漏极接触区的长度L_D可以大体对应于至少一个栅极区61的宽度W_G，以及/或者源极接触区的长度L_S可以大体对应于至少一个栅极区61的宽度W_G。这意味着漏极/源极接触区的长度L_C和他们彼此的间距d之间的比例将类似于W_G/L_G。因此，在一些实施例中，漏极/源极接触区的长度L_C和他们的间距d之间的比例也可以等于或大于300。另外，漏极/源极区62、63的长度L_D/S可以大体对应于栅极宽度W_G。这意味着漏极/源极区62、63的长度L_D/S和他们彼此的间距L_G之间的比例将类似于W_G/L_G。因此，在一些实施例中，漏极/源极区62、63的长度L_D/S和他们的间距L_G之间的比例可以等于或大于300。 

通过这种方式，在金属层72-1至72-4中形成的多个互连的漏极接触区和多个互连的源极接触区，与寄生的栅极/源极、栅极/漏极重叠电容一起，可以产生高于预定阈值的晶体管70关断模式电容C_off。在一些实施例中，晶体管70在参考频率f_ref下的关断模式电容C_off可以是 

$C_{\mathrm{off}}>\frac{10}{2\mathrm{\π}{f}_{\mathrm{ref}}{R}_{\mathrm{ref}}}---\left(5\right)$

其中R_ref表示参考系统的参考电阻，例如50欧姆系统。对于集成可调谐RF阻抗匹配网络，参考频率f_ref例如可以从几MHz到几GHz。参考频率f_ref范围也可以影响到晶体管60、70的尺寸。 

请注意，即使没有金属层72，晶体管70的关断模式电容也可以被设计得相对较高。这可以通过在栅极端子75分别与漏极区62和/或源极区63之间的合适的重叠区来实现。即使没有金属层72，在晶 体管70的栅极端子或电极75与漏极区62和/或源极区63之间的小厚度栅氧化层也可能导致相对高的关断模式电容。因此，晶体管70的关断模式电容可以是由如下相互作用(interplay)所引起，其为由于金属层72而引起的关断模式电容与由于栅极端子75分别与漏极区62和/或源极区63之间的重叠区而引起的关断模式电容的相互作用。 

为了进一步增加晶体管70的关断模式电容C_off，在层堆叠中可以形成一个或多个附加电容器。例如，从图7和图8可以看出，由顶部金属层72-6形成的第一漏极接触区与由金属层72-5形成的相邻的第二漏极接触区可以经由MIM电容器78连接。换句话说，金属层72-6、金属层72-5和之间的隔离层可以形成MIM电容器78。可选地或附加地，第一源极接触区(例如由金属层72-6形成的)与相邻的第二源极接触区(例如由金属层72-5形成的)可以经由MIM电容器连接。本领域的技术人员将理解，这种附加的电容器也可以在金属层堆叠72-1至72-6的其他金属层之间形成。 

在图7和图8所示的示例中，堆叠的所有或几乎所有金属层72-1至72-6被用于形成用于至少一个漏极区62和至少一个源极区63的金属接触区。这可以产生晶体管70的期望的关断模式电容和/或期望的导通模式电感。 

请注意，图7和图8示出了根据实施例的只有一个晶体管的示例。然而，其他实施例也包括具有多个晶体管的实施方式。图9的俯视图示出了多指晶体管结构90的示例性实施例。示例的多指晶体管结构90包括八个栅极区61-1至61-8，形成并联连接的八个晶体管结构70-1至70-8。请注意，多指晶体管结构90还是产生一个晶体管，然而，与单个晶体管结构60、70相比具有八倍的金属化结构。这意味着，多指晶体管90的关断模式电容将是晶体管70的关断模式电容的大约八倍。导通模式电感同样如此。 

在实施例中，晶体管的金属化结构可以被形成为，使得它接近所模仿的板式电感器，例如像图4所示的板式电感器40。在用于漏极区62和源极区63的至少一个半导体层71和用于相关的金属接触区/线 的至少一个金属层72-1至72-6的堆叠中，可以形成晶体管60、70和90。在至少一个金属层72-1至72-6中的金属接触区/线的形状可以被形成为，以模仿板式电感器的形状。这可以从图9的示例中看到，其中多指晶体管90的长度对应于l＝500μm，多指晶体管90的宽度对应于α＝50μm(参见图4)。晶体管90的区域具有矩形形状，对应于板式电感器40的形状。符合该区域的宽度α的栅极指的数目可能少于30。在图9的示例中，与该区域的宽度α有关的栅极指的数目是八。因此，晶体管90或其金属化结构可以与所模仿的板式电感器40具有大致相同的尺寸。这样，可以在晶体管90的体积中形成栅极区61、漏极区62和/或源极区63的尺寸，以使得晶体管的电感偏离公式(4)20％以下，或者最多可以偏离公式(4)30％以下。 

在图10中草绘了多指晶体管100的另一个可选实施方式。这里，单个的晶体管70-1、70-2和70-3也可以并联电连接，但以不同的几何形状。这里，多指晶体管100的形状与例如接线(wire line)的形状类似。取决于漏极62和源极63的布置，图10的结构也可以用于模仿线圈结构，例如螺旋电感器。 

与经典的开关晶体管的布局相比，一些实施例可以使用多于一个或所有金属层而不管关断模式电容C_off的增加。根据各种实施例的晶体管示出了比传统RF开关晶体管不同的运行方式。在经典的开关结构中，晶体管具有图11a的功能。请注意，在图11a和11b中示出的实施例是基于130nm半导体工艺技术的。对于具有栅极指宽度小于20μm以及栅极指数目多于100的经典的或常规的RF开关(图11a)，导通模式(电阻)和关断模式(低关断模式电容)之间的操作可以被选择，这取决于栅极偏压。 

在根据实施例的晶体管布局的情况下，获得与图11b所示的不同的等效电路。由于该几何结构，在导通模式中，得到与板式电感器类似的电感。然而由于高的晶体管宽度，还是有非常低的导通电阻。在给定的区域，大约40mm的晶体管宽度可以是适合的，这意味着在C11NP技术中R_on为10mΩ。与具有为10的示例Q和0.2nH的电感 的经典的板式电感器相比，板式电感器电阻大约150mΩ。这表明，在这种结构中，电感器金属占主导地位，并且因此Q因数不会变差。考虑到晶体管的关断模式，找到了非常高的C_Off电容。虽然对于经典的开关而言这是大问题，但是高的关断模式电容现在可以作为电感旁路，甚至还可以对可调谐电感有益。 

图12示出了使用根据实施例的多个N晶体管70或90的电感调谐器或可调谐电感120的示意图。 

根据实施例，示例可调谐电感120包括多个场效应晶体管。每个场效应晶体管90包括一个或多个指。根据实施例，指的宽度和指的长度之间的比例超过300。晶体管90的电感取决于与其至少一个指相关的金属化结构的尺寸。根据一些实施例，晶体管90分别可以是多指场效应晶体管。 

参考图9所解释的，多指场效应晶体管90可以分别包括多个栅极指61、多个漏极指62和多个源极指63。根据实施例，因而栅极指61的宽度和栅极指的长度之间的比例可以超过300。在一些实施例中，晶体管的金属化结构的几何结构可以被形成为，模仿板式电感器的形状。选择地或附加地，多指场效应晶体管90的金属化结构可以被形成为，使得多指场效应晶体管在参考频率f_ref下的关断模式电容C_off是其中R_ref表示参考系统的参考电阻。 

在图12a的电感调谐器120实例中，多个多指场效应晶体管90串联连接，而在图13a的示例电感调谐器130中，多个场效应晶体管90并联连接。请注意其他结构也是可能的。 

在图12a中，串联连接是这样的，晶体管90-2的源极端子耦合至晶体管90-1的漏极端子。晶体管90-3的源极端子耦合至晶体管90-2的漏极端子，等等。晶体管90中的每一个包括耦合至其各自的栅极端子的控制电路121。控制电路121可以被用于，通过将电感调谐器120的一个或多个多指场效应晶体管90切换为关断模式来减小可调谐电感，以及/或者通过将一个或多个多指场效应晶体管90切换为导 通模式来增加可调谐电感。图12b示出了在所有晶体管90被切换为导通模式从而得到最大电感L_slab,tune的情况下的等效电路图。 

在图13a中，并联连接的每个分支包括根据实施例的多个晶体管的串联连接。分支的串联连接是这样的，晶体管90-2的源极端子耦合至晶体管90-1的漏极端子。晶体管90-3的源极端子耦合至晶体管90-2的漏极端子，等等。特定分支的所有晶体管连接至相同的控制电路121，该控制电路121用于切换该分支的所有晶体管为关断模式(关断模式电容)或为导通模式(导通模式电感)。图13b示出了在电感调谐器130的所有晶体管90被切换为导通模式的情况下的等效电路图，得到电感的并联连接。通过不同开关位置可以获得任意的并联LC电路。在电感调谐器130的所有晶体管90被切换至关断模式的情况下，获得由多个并联电容形成的最大电容。 

因此，根据实施例，如果晶体管被用于图12的串联结构中，实现可调谐电感是可能的。因此，通过N次切换串联的结构90，可以找到N*L_slab电感，用于最大电感，然而，最小电感(所有晶体管切换至关断模式)将是 

$Z{L}_{\min }=\mathrm{\ω}(L_{\mathrm{slab}}-\frac{N}{{\mathrm{\ω}}^2{C}_{\mathrm{OFF}}})---\left(6\right)$

这表明，甚至建议非常高的C_off。对于Q因数，高C_off也可以有改善效果 

$Q_{\mathrm{MIN}}=\frac{\mathrm{\ω}(L-\frac{N}{{\mathrm{\ω}}^{2C_{\mathrm{OFF}}}})}{R}---\left(7\right)$

对于最大的电感(所有晶体管切换至导通模式)，Q因数将和单个L_slab的相同，因为R和L的数目为N。假定非常高的C_off，可以看出，在选定的电感之上，Q因数保持不变。因此，通过下面的推论，非常高的晶体管宽度W_G可以改进Q因数： 

减小在电感模式(导通模式)下的电阻； 

高C_off可以提高用于低电感值(一个或多个晶体管处于关断模式)的Q因数。 

因此，一些实施例使用所有可用的金属结构，甚至可选的MIM电容器，以增加C_off。 

总之，实施例的一个设想是，使用在低指(low finger)设定下的、但是具有非常高的晶体管宽度的晶体管，以获得如图11b所示的电感的布局。这种结构可以被堆叠至传输线，甚至平面电感器可以由这种“板式晶体管”形成。它可能只被考虑，该“板式晶体管”的电感保持为低，且关断电容保持为高，以避免高RF电压。换句话说，低阻抗值可以只产生小的电压降。本质上，非常高的C_off会保护晶体管。 

应当指出，可调谐电感可以仅是可调谐滤波器或自适应匹配网络的一部分。对于匹配网络，，所提供的电路可以依赖于匹配拓扑被发现多次。在图14中的为通过使用两个电抗器件来处理(白)S参数区域的可能结构的概览。在这些结构中，最重要的π型和T型结构可以被综合，这在史密斯圆图中在理论上允许所有点。 

说明书和附图仅仅是举例说明本发明的原理。因此，应当理解的是，本领域的技术人员将能够设计各种装置，该各种装置虽然在本文没有明确地描述或示出但是体现本发明的原理并被包括在其精神和范围内。而且，本文所引用的所有示例主要明确地旨在仅用于教学目的，以帮助读者理解本公开的原理和发明人贡献的促进技术发展的观点，并且应当被解释为不受限于这些具体引用的示例和情况。而且，本文中详述原理、方面、和本发明的实施例、以及其具体实例的所有陈述，旨在包括其等同物。 

本领域技术人员应当理解，本文的任何方框图代表体现本发明的原理的说明性的电路的概念视图。类似地，应当理解，任何流程表、流程图、状态转换图、伪代码等，表示可以实质上在计算机可读介质中的并且从而由计算机或处理器执行的各种进程，无论这样的计算机或处理器是否被明确地示出。 

而且，所附权利要求以这样的方式结合至详细的说明书中，其中每个权利要求可以基于它自己作为单独的示例性实施例。虽然每个权利要求可以基于它自己作为单独的示例性实施例，应当注意的是—— 尽管在权利要求中从属权利要求可以涉及与一个或多个其他权利要求的特定组合——但是其他示例性实施例也可以包括与各个其他从属或独立的权利要求的主题的从属权利要求的组合。这类组合在本文中被提出，除非说明了具体组合并不期望被提出。而且，还意在将权利要求的特征包括至任何其他独立权利要求，即使并没有使得该权利要求直接依赖于该独立权利要求。 

还要注意的是，在说明书或权利要求中所公开的方法可以由具有用于执行这些方法的各个相应行为的构件的设备来实现。 

此外，应当理解，对于在说明书或权利要求中公开的多个行为或功能的公开，可以不解释为在特定的顺序内。因此，对于多个行为或功能的公开将不会限制它们于特定的顺序，除非这类行为或功能由于技术原因是不可互换的。而且，在一些实施例中，单个行为可以包括或可以被分解为多个子行为。这些子行为可以被包括至和可以是这个单一行为的披露的一部分，除非明确地排除在外。 

Claims (21)

1.一种晶体管，包括： 

至少一个栅极区，在至少一个漏极区与至少一个源极区之间，其中所述栅极区的宽度与所述栅极区的长度之间的比例超过300。 

2.根据权利要求1所述的晶体管，其中所述栅极区的长度对应于在所述漏极区与所述源极区之间的导电沟道的长度。 

3.根据权利要求1所述的晶体管，还包括 

多个金属层和至少一个半导体层的堆叠； 

其中所述至少一个漏极区和所述至少一个源极区形成在所述至少一个半导体层中；并且 

其中在所述多个金属层中形成多个互连的漏极接触区和多个互连的源极接触区。 

4.根据权利要求3所述的晶体管，其中所述漏极区经由竖直地堆叠的漏极接触区的阵列而连接至漏极接触焊盘，其中第一漏极接触区形成在第一金属层中，并且其中第二漏极接触区形成在第二金属层中；并且 

其中所述源极区经由竖直地堆叠的源极金属区的阵列而连接至源极接触焊盘，其中在所述第一金属层中形成第一源极金属区，并且其中在所述第二金属层中形成第二源极金属区。 

5.根据权利要求3所述的晶体管，其中所述竖直地堆叠的漏极接触区的阵列以及所述竖直地堆叠的源极接触区的阵列形成在所述多个金属层中，用于产生高于预定阈值的所述晶体管的关断模式电容。 

6.根据权利要求5所述的晶体管，其中在参考频率fref下所述晶体管的关断模式电容是 

其中R_ref表示参考系统的参考电阻。 

7.根据权利要求3所述的晶体管，其中相同金属层的漏极接触区与源极接触区之间的最大间距小于或等于所述漏极区与所述源极区 之间的最大间距。 

8.根据权利要求3所述的晶体管，其中在相同金属层中的漏极接触区与源极接触区之间的最小间距对应于所述栅极区的长度。 

9.根据权利要求3所述的晶体管，其中漏极接触区的长度基本上对应于所述至少一个栅极区的宽度，并且/或者其中源极接触区的长度基本上对应于所述至少一个栅极区的宽度。 

10.根据权利要求3所述的晶体管，其中第一漏极接触区和相邻的第二漏极接触区经由金属-绝缘体-金属电容器而连接，并且/或者其中第一源极接触区和相邻的第二源极接触区经由金属-绝缘体-金属电容器而连接。 

11.根据权利要求1所述的晶体管，其中在所述晶体管的体积中形成所述至少一个栅极区、所述至少一个漏极区和/或所述至少一个源极区的尺寸，使得所述晶体管的电感偏离 

20％以下； 

其中l表示所述栅极区的宽度，a表示所述体积的宽度，并且其中b表示所述体积的高度。 

12.根据权利要求1所述的晶体管，其中所述晶体管包括多指MOS晶体管结构，并且其中所述栅极区对应于所述多指MOS晶体管结构的多个栅极指中的一个栅极指。 

13.根据权利要求1所述的晶体管，其中所述晶体管的区域具有矩形形状，并且其中与所述区域的宽度相关联的栅极指的数量小于30。 

14.根据权利要求1所述的晶体管，其中所述晶体管形成在用于所述漏极区和所述源极区的至少一个半导体层和用于相关的接触区的至少一个金属层的堆叠中，其中在所述至少一个金属层中的金属接触区的形状被形成为模仿板式电感器的形状。 

15.一种晶体管，包括： 

多个金属层和至少一个半导体层的堆叠； 

至少一个漏极区和至少一个源极区，形成在所述至少一个半导体层中；以及 

互连的漏极金属区的堆叠，形成在所述多个金属层中，其中多个所述互连的漏极金属区电连接至所述漏极区； 

互连的源极金属区的堆叠，形成在所述多个金属层中，其中多个所述互连的源极金属区电连接至所述源极区； 

其中相同金属层的漏极金属区与源极金属区之间的最大间距小于或等于所述漏极区与所述源极区之间的最大间距。 

16.根据权利要求15所述的晶体管，其中所述漏极区经由所述漏极金属区的堆叠而连接至漏极接触焊盘，其中所述漏极金属区的堆叠被布置为竖直地堆叠的漏极金属区的阵列，其中第一漏极金属区形成在第一金属层中，并且其中第二漏极金属区形成在竖直地相邻的第二金属层中在所述第一漏极金属区上方；并且 

其中所述源极区经由所述源极金属区的堆叠而连接至源极接触焊盘，其中所述源极金属区的堆叠被布置为竖直地堆叠的源极金属区的阵列，其中第一源极金属区形成在所述第一金属层中，并且其中第二源极金属区形成在所述第二金属层中在所述第一源极金属区上方。 

17.根据权利要求15所述的晶体管，其中所述互连的漏极金属区的堆叠和所述互连的源极金属区的堆叠形成在所述多个金属层中，用于产生高于预定阈值的所述晶体管的关断模式电容C_off，其中在参考频率f_ref下所述晶体管的关断模式电容C_off是 

其中R_ref表示参考系统的参考电阻。 

18.根据权利要求15所述的晶体管，其中第一漏极金属区和相邻的第二漏极金属区经由金属-绝缘体-金属电容器而连接，并且/或者其中第一源极金属区和相邻的第二源极金属区经由金属-绝缘体-金属电容器而连接。 

19.根据权利要求15所述的晶体管，包括在所述至少一个漏极区与所述至少一个源极区之间的至少一个栅极区，其中所述栅极区的宽 度与所述栅极区的长度之间的比例超过300。 

20.一种可调谐电感，包括多个多指场效应晶体管，每个多指场效应晶体管包括多个指，其中指的宽度与所述指的长度之间的比例超过300，并且其中多指场效应晶体管的电感取决于与其多个指相关联的金属化结构的尺寸。 

21.根据权利要求20所述的可调谐电感，还包括控制电路，所述控制电路用于通过将一个或多个多指场效应晶体管切换为关断模式来减小所述可调谐电感，以及用于通过将一个或多个多指场效应晶体管切换为导通模式来增加所述可调谐电感。