CN104637447A - 数据驱动电路、电学补偿方法、阵列基板及显示装置 - Google Patents

Abstract

本发明提供了一种数据驱动电路、电学补偿方法、阵列基板及显示装置，其中的方法包括：在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；根据与该行该列的像素对应的外部控制信号将所述阈值电压信号进行转换，得到补偿电压信号；接收来自时序控制电路的该行该列的像素的数据电压信号；将所述补偿电压信号与所述数据电压信号相加，得到输出电压信号；在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出所述输出电压信号。本发明可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。

Description

数据驱动电路、电学补偿方法、阵列基板及显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种数据驱动电路、电学补偿方法、阵列基板及显示装置。

背景技术

当今的市场上，消费者不仅对产品的外观和质量有苛刻的需求，而且对产品的价格和实用性有更高的关注；在显示领域，特别是有机电致发光二极管(Organic Light-Emitting Diode，OLED)显示领域，OLED显示装置因其广色域、广视角、薄型化、轻型化、低耗能、高对比度、可弯曲的出色的功能而被广泛接受，逐渐成为未来显示技术的发展方向。

然而在OLED的驱动上，每个像素内驱动TFT(Thin FilmTransistor，薄膜晶体管)的阈值电压Vth不同，会导致显示画面亮度不均。为解决这一问题，现有技术常采用位于像素内部的补偿电路对Vth漂移进行补偿。但是，这样的补偿方式具有一定的局限性，即当Vth漂移幅度过大时，内部补偿电路难以进行完全补偿。然而，如果要通过外部电路进行补偿，现有技术通常会在TCON(Time Controller，时序控制电路)周围设置用于存储电学补偿数据的存储器以及用于进行数据处理的随机存储器，还会将用于传输阈值电压采集信号的信号走线引入到TCON所在电路板中，从而导致TCON板的器件布设以及走线布设复杂化，继而导致TCON板的制造成本以及OLED显示装置的制造成本的升高。

发明内容

针对现有技术中的缺陷，本发明提供一种数据驱动电路、电学补偿方法、阵列基板及显示装置，可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。

第一方面，本发明提供了一种数据驱动电路，包括：

采集模块，用于在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；

与所述采集模块相连的转换模块，用于根据与该行该列的像素对应的外部控制信号将来自所述采集模块的所述阈值电压信号进行转换，得到补偿电压信号；

接收模块，用于接收来自时序控制电路的该行该列的像素的数据电压信号；

与所述转换模块和接收模块相连的加法模块，用于将来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号相加，得到输出电压信号；

与所述加法模块相连的输出模块，用于在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出来自所述加法模块的输出电压信号。

可选地，所述采集模块包括与多列像素的所述第一信号线相连的第一缓冲器；所述输出模块包括与多列像素的所述第二信号线相连的第二缓冲器。

可选地，所述第一缓冲器与第一控制信号线及第二控制信号线相连，用于在第一控制信号线所接信号的触发下通过所述第一信号线采集所述阈值电压信号，并用于在第二控制信号线所接信号的触发下向所述第一信号线输出第一预设电平；

所述第二缓冲器与第三控制信号线及第四控制信号线相连，用于在所述第三控制信号线所接信号的触发下通过所述第二信号线输出所述输出电压信号，并用于在第四控制信号线所接信号的触发下向所述第二信号线输出第二预设电平。

可选地，所述加法模块与第二控制信号线及第三控制信号线相连，用于在所述第二控制信号线所接信号的触发下接收来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号，并用于在第三控制信号线所接信号的触发下将所述输出电压信号向所述输出模块输出。

可选地，所述采集模块还包括位于所述第一缓冲器与所述转换模块之间的模数转换器；所述输出模块还包括位于所述加法模块与所述第二缓冲器之间的数模转换器。

可选地，所述数据驱动电路还包括生成模块，所述生成模块与所述第一控制信号线、所述第二控制信号线、所述第三控制信号线和所述第四控制信号线相连，用于接收来自时序控制电路的时钟信号，并根据该时钟信号分别生成所述第一控制信号线、所述第二控制信号线、所述第三控制信号线和所述第四控制信号线所接的信号，以使：

每一周期内的所述第一控制信号线所接信号的触发时刻与每一行像素的第一扫描信号的到来时刻相同；

每一周期内的所述第三控制信号线所接信号的触发时刻与每一行像素的第二扫描信号的到来时刻相同；

每一周期内的所述第二控制信号线所接信号的触发时刻介于本周期内所述第一控制信号线所接信号的触发时刻与本周期内所述第三控制信号线所接信号的触发时刻之间；

每一周期内的所述第四控制信号线所接信号的触发时刻介于本周期内所述第三控制信号线所接信号的触发时刻与下一周期内所述第一控制信号线所接信号的触发时刻之间。

可选地，所述接收模块包括移位寄存单元，所述移位寄存单元用于在来自时序控制电路的时钟信号的控制下依次接收来自时序控制电路的每一列像素的数据电压信号。

可选地，所述转换模块进一步用于根据该行该列的像素的颜色类型从对应的外部控制信号中获取转换比率值，并将一预设恒值信号减去所述阈值电压信号后得到的差值信号与该转换比率值相乘，得到所述补偿电压信号。

第二方面，本发明还提供了一种电学补偿方法，包括：

在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；

根据与该行该列的像素对应的外部控制信号将所述阈值电压信号进行转换，得到补偿电压信号；

接收来自时序控制电路的该行该列的像素的数据电压信号；

将所述补偿电压信号与所述数据电压信号相加，得到输出电压信号；

在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出所述输出电压信号。

第三方面，本发明还提供了一种阵列基板，包括时序控制电路、扫描驱动电路和数据驱动电路，所述数据驱动电路采用上述任意一种数据驱动电路。

第四方面，本发明还提供了一种显示装置，包括上述任意一种阵列基板。

由上述技术方案可知，本发明通过对数据驱动电路的结构进行改进，在给每个单色亚像素写入数据电压前先对该单色亚像素的阈值电压进行采集，并经过计算后叠加至待写入的数据电压中，从而可以实现对每一单色亚像素的阈值电压进行补偿。

本发明采用外部电路补偿的方式，同时不对时序控制电路的结构和走线布局造成很大影响，因而可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。

相比较现有技术而言，本发明不仅可以在简化TCON板的设计的同时简化数据处理过程，还使得阈值电压的采集与补偿同步进行，有利于达到更优的补偿效果。而且，本发明还不需要在TCON周围设置用于存储阈值电压数据的存储器，可以有效地降低成本。另外，由于本发明可以基于现有数据驱动电路的设计，因而可以降低电路板的使用数量，提高集成度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例中一种电学补偿方法的步骤流程示意图；

图2是本发明一个实施例中一种数据驱动电路的结构框图；

图3是本发明一个实施例中数据驱动电路对像素进行电学补偿的原理示意图；

图4是本发明一个实施例中一种阵列基板的电路结构框图；

图5是本发明一个实施例中一种像素电路的电路结构示意图；

图6是本发明一个实施例中一种数据驱动电路的电路结构框图；

图7是本发明一个实施例中一种阵列基板的电路时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明一个实施例中一种电学补偿方法的步骤流程示意图。参见图1，该方法包括：

步骤101：在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；

步骤102：根据与该行该列的像素对应的外部控制信号将所述阈值电压信号进行转换，得到补偿电压信号；

步骤103：接收来自时序控制电路的该行该列的像素的数据电压信号；

步骤104：将所述补偿电压信号与所述数据电压信号相加，得到输出电压信号；

步骤105：在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出所述输出电压信号。

可以理解的是，上述方法的实施需要使像素具有相对应的电路结构。具体来说，一行像素的像素电路应共用至少两条扫描信号线(用于传递上述第一扫描信号和上述第二扫描信号)；一列像素的像素电路应共用上述第一信号线和上述第二信号线。并且，在一行上述第一扫描信号到来的同时，对应的像素电路应与上述步骤101相互配合，使得携带有驱动TFT的阈值电压Vth信息的阈值电压信号可以通过对应列第一信号线来进行采集。在一行上述第二扫描信号到来的同时，对应的像素电路应与上述步骤105相互配合，使得像素电路可以根据来自第二信号线的输出电压信号来对OLED(Organic Light-EmittingDiode，有机电致发光二极管)进行数据电压写入。

此外，上述步骤102中，由阈值电压信号转换得到补偿电压信号是可以依照具体的应用场景来选择合适的阈值电压补偿算法并配合适当的信号转换方法来实现的，其是本领域技术人员根据现有技术可以实现的，在此不再赘述。

时序控制电路TCON可以输出与每一像素对应的数据电压信号是本领域技术人员所熟知的，因此在上述步骤103中，可以从时序控制电路TCON处获取上述数据电压信号，并在上述步骤104中与上述补偿电压信号通过例如信号运算的方式相加，就可以得到经过阈值电压补偿处理后的输出电压信号，从而在该输出电压信号的作用下，像素中OLED的发光就可以不受到像素电路中驱动TFT的阈值电压Vth大小的影响。

当然，上述“转换”和/或“相加”可以基于模拟信号的运算方式进行，也可以先由模拟信号转换为数字信号、以数字信号的运算方式进行运算、再转换回模拟信号的方式进行，本发明对此不做限制。在信号运算前后，上述方法还可以进行包括而不仅限于放大、滤波、整形、整流等处理，本发明对此也不做限制。

可以看出，本发明实施例所提出的方法首先可以在像素外部进行阈值电压的补偿，也就是实现了电学方式下的阈值电压补偿。而且，本发明实施例不需要对时序控制电路TCON的结构和走线布局造成很大影响，因而可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。

相比较现有技术而言，本发明实施例不仅可以在简化TCON板的设计的同时简化数据处理过程，还使得阈值电压的采集与补偿同步进行，有利于达到更优的补偿效果。而且，本发明还不需要在TCON周围设置用于存储阈值电压数据的存储器，可以有效地降低成本。另外，由于本发明可以基于现有数据驱动电路的设计(利用了数据驱动电路与每列像素的信号线及时序控制电路TCON相连的特性)，因而可以降低电路板的使用数量，提高集成度。

对应于上述方法，本发明实施例提供了一种数据驱动电路，参见图2所示出的该数据驱动电路的结构框图，该数据驱动电路包括：

采集模块21，用于在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；

与所述采集模块21相连的转换模块22，用于根据与该行该列的像素对应的外部控制信号将来自所述采集模块21的所述阈值电压信号进行转换，得到补偿电压信号；

接收模块23，用于接收来自时序控制电路的该行该列的像素的数据电压信号；

与所述转换模块22和接收模块23相连的加法模块24，用于将来自所述转换模块22的补偿电压信号与来自所述接收模块23的数据电压信号相加，得到输出电压信号；

与所述加法模块24相连的输出模块25，用于在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出来自所述加法模块24的输出电压信号。

可见，采集模块21、转换模块22、接收模块23、加法模块24和输出模块25可以分别执行图1所示的步骤101至步骤105，即本发明实施例的数据驱动电路可以执行上述电学补偿方法。

举例来说，参见图3所示的本发明实施例中数据驱动电路对像素进行电学补偿的原理示意图，采集模块21连接与任一列像素相连的第一信号线，因而在一行像素的第一扫描信号到来的同时，采集模块21可以通过该第一信号线采集该行该列的像素的阈值电压信号并传递给转换模块22。转换模块22连接外部控制信号，可以在外部控制信号的参与下对阈值电压信号进行上述步骤102中所提到的转换处理，以得到用于补充该行该列的像素的阈值电压的补偿电压信号，并传递给加法模块24。其中，外部控制信号可以如图3所示的那样来自于时钟驱动电路TCON，当然外部控制信号也可以通过其他方式连接至转换模块22，本发明对此可以不做限制。接收模块23与时钟驱动电路TCON相连，可以接收来自TCON的数据电压信号并传递给加法模块24。加法模块24可以具体将上述数据电压信号与上述补偿电压信号进行上述步骤104所提到的相加处理，从而可以得到输出电压信号。最后，由于输出模块25连接与该列像素相连的第二信号线，因此可以通过第二信号线向该行该列的像素输出来自所述加法模块24的输出电压信号。

基于此，本发明实施例通过对数据驱动电路的结构进行改进，在给每个单色亚像素写入数据电压前先对该单色亚像素的阈值电压进行采集，并经过计算后叠加至待写入的数据电压中，从而可以实现对每一单色亚像素的阈值电压进行补偿。

同样地，本发明实施例采用外部电路补偿的方式，同时不对时序控制电路的结构和走线布局造成很大影响，因而可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。

相比较现有技术而言，本发明实施例不仅可以在简化TCON板的设计的同时简化数据处理过程，还使得阈值电压的采集与补偿同步进行，有利于达到更优的补偿效果。而且，本发明实施例还不需要在TCON周围设置用于存储阈值电压数据的存储器，可以有效地降低成本。另外，由于本发明可以基于现有数据驱动电路的设计，因而可以降低电路板的使用数量，提高集成度。

在上述采集模块21中，可以包括与多列像素的第一信号线相连的第一缓冲器21a(未在图2或图3中示出)，基于此，第一缓冲器21a可以将采集来的阈值电压信号暂存，以供其他模块进行运算。类似地，在上述输出模块25中，可以包括与多列像素的第二信号线相连的第二缓冲器25a(未在图2或图3中示出)，基于此，第二缓冲器25a可以将待输出的输出电压信号暂存，以按照预定的时序进行输出。另一方面，第一缓冲器21a同时与多列像素的第一信号线相连、第二缓冲器25a同时与多列像素的第二信号线相连，同时使上述采集模块21、转换模块22、接收模块23、加法模块24和输出模块25均具有对同一行中多列像素同时进行处理的功能(具有多组输入输出，并可以进行并行处理或运算)。当然，对于每一个像素，其具体的阈值电压补偿流程均如图1和图3所示，本领域技术人员可以结合现有技术根据具体的电路结构与时序来实现对同一行中多列像素同时进行处理的数据驱动电路。

举例来说，对上述第一缓冲器21a与第二缓冲器25a的时序控制可以通过如下技术方案实现：

第一缓冲器21a与第一控制信号线及第二控制信号线相连，用于在第一控制信号线所接信号的触发下通过上述第一信号线采集上述阈值电压信号，并用于在第二控制信号线所接信号的触发下向上述第一信号线输出第一预设电平；

上述第二缓冲器25a与第三控制信号线及第四控制信号线相连，用于在上述第三控制信号线所接信号的触发下通过上述第二信号线输出上述输出电压信号，并用于在第四控制信号线所接信号的触发下向上述第二信号线输出第二预设电平。

其中，触发的方式可以包括而不限于高电平触发、低电平触发、上升沿触发、下降沿触发或者脉冲信号触发等。基于上述技术方案，第一至第四控制信号线可以实现对“采集阈值电压信号”与“输出输出电压信号”的时序控制，从而基于这一点可以实现其与像素电路的工作时序的同步。另外，该技术方案可以在非工作阶段内将第一信号线与第二信号线上的电压分别固定为第一预设电平和第二预设电平，可以防止误输入或者误输出、并可以防止对像素电路的正常工作时序造成影响。

为叙述方便，下面以t1、t2、t3、t4分别表示上述第一至第四控制信号线所接信号的对第一缓冲器21a或第二缓冲器25a的触发时刻。结合现有技术可知，由于要与上述第一扫描信号或第二扫描信号同步，上述第一至第四控制信号线所接信号应具有一定周期，并优选地与时序控制电路TCON的时钟信号周期相同、成N倍或者成1/N倍(此处N为大于1的正整数)。同时，按照上述图1和图3所示的过程，易知同一周期内t1<t2<t3<t4。

进一步地，上述加法模块24可以与第二控制信号线及第三控制信号线相连，用于在上述第二控制信号线所接信号的触发下接收来自上述转换模块22的补偿电压信号与来自上述接收模块23的数据电压信号，并用于在第三控制信号线所接信号的触发下将上述输出电压信号向上述输出模块25输出。需要说明的是，对加法模块24的触发方式应与上述对第一缓冲器21a或第二缓冲器25a的触发方式相反，以使同一周期内上述第二控制信号线所接信号对加法模块24的触发时刻在上述t2之后，而同一周期内上述第三控制信号线所接信号对加法模块24的触发时刻在t3时刻之前。基于此，在t2时刻，第一缓冲器21a已经采集并暂存了阈值电压信号。而在此之前，接收模块23已经接收了来自TCON的数据电压信号。因此，t2时刻之后加法模块23可以接收来自上述转换模块22的补偿电压信号与来自上述接收模块23的数据电压信号，而后对两个信号进行相加处理，并在t3时刻之前向上述输出模块25输出。此后，上述第二缓冲器25a是在t3时刻开始通过上述第二信号线输出上述输出电压信号的，因此通过上述设置可以使加法模块24与第二缓冲器25a的时序同步，因而使得数据驱动电路可以完成正常的采集-运算-输出流程。

进一步地，除上述第一缓冲器21a之外，上述采集模块21还可以包括位于上述第一缓冲器21a与上述转换模块22之间的模数转换器21b(未在图2或图3中示出)，同时上述输出模块25还可以包括位于上述加法模块24与上述第二缓冲器25a之间的数模转换器25b(未在图2或图3中示出)。基于此，上述数据驱动电路中的转换模块22、加法模块24和接收模块23可以为数字信号处理器，即数据驱动电路可以利用数字信号进行运算而利用模拟信号进行采集和输出，从而兼备两种信号的优点。

当然，为了实现t1与第一扫描信号到来时刻的同步，以及t3与第二扫描信号到来时刻的同步，需要根据用于控制扫描驱动电路和数据驱动电路整体时序的时序控制电路TCON所输出的时钟信号CLK来进行上述第一至第四控制信号线所接信号的设置。

举例来说，上述数据驱动电路还可以包括未在图2或图3中示出的生成模块，上述生成模块与上述第一控制信号线、上述第二控制信号线、上述第三控制信号线和上述第四控制信号线相连，用于接收来自时序控制电路TCON的时钟信号CLK，并根据该时钟信号CLK分别生成上述第一控制信号线、上述第二控制信号线、上述第三控制信号线和上述第四控制信号线所接的信号，以使：

每一周期内的上述第一控制信号线所接信号的触发时刻t1与每一行像素的第一扫描信号的到来时刻相同；

每一周期内的上述第三控制信号线所接信号的触发时刻t3与每一行像素的第二扫描信号的到来时刻相同；

每一周期内的上述第二控制信号线所接信号的触发时刻t2介于本周期内上述第一控制信号线所接信号的触发时刻t1与本周期内上述第三控制信号线所接信号的触发时刻t3之间；

每一周期内的上述第四控制信号线所接信号的触发时刻t4介于本周期内上述第三控制信号线所接信号的触发时刻t3与下一周期内上述第一控制信号线所接信号的触发时刻t1之间。

由于第一扫描信号和第二扫描信号实际上是与上述时钟信号CLK同步的，因而只要保障与时钟信号CLK的同步，上述第一至第四控制信号线所接信号就可以使得数据驱动电路的“采集-运算-输出”过程与像素电路的工作时序同步。

另一方面，上述接收模块23可以包括图2或图3中未示出的移位寄存单元，上述移位寄存单元用于在来自时序控制电路TCON的时钟信号CLK的控制下依次接收来自时序控制电路的每一列像素的数据电压信号。显然地，通过适当规模的移位寄存器，上述移位寄存单元可以将多列像素的数据电压信号进行移位。这样的设置可以使数据驱动电路仍保持在现有技术中的与时序控制电路TCON的工作关系，因而可以不对现有的阵列基板的电路结构造成很大影响。

另外，上述转换模块22可以进一步用于根据该行该列的像素的颜色类型从对应的外部控制信号中获取转换比率值，并将一预设恒值信号减去上述阈值电压信号后得到的差值信号与该转换比率值相乘，得到上述补偿电压信号。其中，上述预设恒值信号表示在驱动TFT的阈值电压Vth值为0且栅极电压为参考电压(低电平电压)时，在一定时间内，流经驱动TFT源漏极的电流在上述第一信号线上产生的阈值电压信号，在经过上述采集模块21后所得到的电压信号，可以通过测量或计算的方式来进行预先设定。从而，该设置下可以通过简单数字逻辑运算电路实现转换模块的功能，从而进一步简化设计、降低成本。

本发明实施例提供一种阵列基板，该阵列基板包括时序控制电路、扫描驱动电路和数据驱动电路，而数据驱动电路采用上述任意一种数据驱动电路。由于本发明实施例所提供的阵列基板包括上述任意一种数据驱动电路，因而可以解决相同的技术问题，取得同样的技术效果。

为了更清楚地说明上述各个实施例的技术方案，下面以一种具体的阵列基板结构为例，具体说明本发明各技术方案的可选实施方式。除非有特殊说明，本发明实施例的标记或词语的含义与上文中的标记或词语的含义一致。

图4是本发明实施例中阵列基板的电路结构框图。参见图4，该阵列基板包括时序控制电路TCON、数据驱动电路、扫描驱动电路以及N行M列的像素电路(此处N，M为预先设定的正整数)。扫描驱动电路分别通过每一行的扫描线G1、G2、…、G(N-1)、G(N)与每一行的像素电路相连(当然扫描线可以包括多条并行的扫描信号线，以传递不同的扫描信号)。数据驱动电路通过多条第一信号线S1、S2、…、S(M-1)、S(M)以及多条第二信号线Y1、Y2、…、Y(M-1)、Y(M)与每一列的像素电路相连，其中：

时序控制电路TCON用于接收外部传递的数据信号Data和电源信号Power，同时向数据驱动电路传递用于显示画面的时钟信号CLK以及所述数据信号DS、用于控制数据驱动电路的数据控制信号DCS和包括上述输出电压信号的数据模拟电压信号DAVS(包括用于加载在OLED发光器件两端的正压ELVDD和负压ELVSS，还可以包括数据驱动电路的工作电压VDD、数据输出参考电压VREF、补偿数据输出参考电压Vref、数据校正电压、数模转换电压、模数转换电压以及公共端电压GND等)。

时序控制电路TCON可以向扫描驱动电路传递用于控制扫描驱动电路的扫描控制信号SCS和扫描模拟电压信号SAVS(包括用于加载在OLED发光器件两端的正压ELVDD和负压ELVSS，还可以包括扫描驱动电路的工作电压VDD、打开或者关闭晶体管的VGH和VGL、补偿电路的复位电压VSUS和上述公共端电压GND等)。

数据驱动电路接收TCON所传递的上述CLK、DS、DCS以及DAVS，在DCS的控制下通过第二信号线Y(m)向像素电路传递输出电压信号(m为1至M中的任意一个数值)和参考电压信号VREF，同时通过第一信号线S(m)接收像素电路所输出的阈值电压信号和输出补偿数据输出参考电压Vref。

扫描驱动电路接收TCON电路所传递的上述SCS和SAVS，在SCS的控制下通过上述扫描线向像素电路传递开关薄膜晶体管的控制信号、用于补偿的控制信号和用于加载在OLED发光器件两端的电源信号ELVDD和ELVSS等。

第二信号线Y(m)向各个像素电路传输上述输出电压信号和参考电压信号VREF；第一信号线S(m)用于数据驱动电路和像素电路之间的阈值电压信号和补偿数据参考电压信号Vref的传递。由此，上述扫描线上所接的扫描信号由开关薄膜晶体管的控制信号G(n)_1、用于补偿阈值的控制信号G(n)_2和用于加载在OLED发光器件两端的电源信号组成(n为1至N中的任意一个数值)，因此扫描线可以由数条扫描信号线组成。

图5是本发明实施例中像素电路的电路结构示意图，图中以第n行第m列的像素的一种像素电路结构作为示例。参见图5，该像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第一电容C1和有机发光二极管器件OLED。第一扫描信号线G(n)_1可以将上述第一扫描信号输入至第二晶体管T2的栅极，从而Y(m)上的输出电压信号可以通过T2的源漏极传至第一电容C1的一端和作为驱动晶体管的第一晶体管T1的栅极。驱动晶体管的源极与漏极中的一个连接有机发光二极管器件OLED的阳极、另一个连接上述ELVDD。有机发光二极管器件OLED的阳极同时还连接第一电容的另一端，阴极连接上述ELVSS。上述第三晶体管的栅极连接上述第二扫描信号G(n)_2，源极与漏极中的一个连接OLED的阳极，另一个连接第一信号线S(m)。基于上述结构，在上述第一扫描信号到来的时刻，上述T2和T3均处于开启状态，从而驱动晶体管T1的阈值电压Vth就可以通过T3传至第一信号线S(m)上。在上述第二扫描信号到来的时刻，上述T2开启而T3关闭，从而可以输出电压信号可以通过T2传至驱动晶体管T1的栅极，从而驱动晶体管T1可以按照输出电压信号控制经过OLED的电流，从而OLED可以按照相应的模式进行发光。

图6是本发明实施例中数据驱动电路的电路结构框图。参见图6，该数据驱动电路包括采集模块21、转换模块22、接收模块23、加法模块24和输出模块25。其中的采集模块包括与多列像素的第一信号线S(1)至S(X)相连的第一缓冲器21a(X为2至M中的任意一个数值)，以及位于第一缓冲器21a与转换模块22之间的模数转换器21b。输出模块25包括与多列第二信号线Y(1)至Y(X)相连的第二缓冲器25a，以及位于转换模块24与第二缓冲器25a之间的模数转换器25b。

需要说明的是，本发明实施例以RGB三色显示为例，图6中的AR表示包含红色的转换比率的外部控制信号，AG表示包含绿色的转换比率的外部控制信号，AB表示包含蓝色的转换比率的外部控制信号；同时，上述每一种数字信号模式下的电压信号均以8bit的长度在各模块之间进行传递。

图7是本发明实施例中阵列基板的电路时序图。参见图5、图6及图7，本发明实施例中数据驱动电路实现电学补偿的原理如下所述：

接收模块23包括移位寄存单元，在本发明实施例中可以具体通过双向移位寄存器来实现，从而接收模块23可用于双向传输，在一定控制信号的控制下，可以接收TCON所传递的上述DS和CLK，并可以向加法模块24传递数据电压信号，即根据上述DS得到的X组8bit数据D0(1)至D0(X)。

另一方面，第一缓冲器21a可以在第一控制信号线所接的信号STB1的上升沿的触发下(图7所示的t1时刻)接收通过X条第一信号线S(1)至S(X)输入的信号，并把该信号转换为X组模拟信号A2(1)至A2(X)。接下来，第一缓冲器21a在第二控制信号线所接的信号STB2的上升沿触发(图7所示的t2时刻)下由上述补偿数据输出参考电压Vref向X条第一信号线S(1)至S(X)输出Vref模拟电压信号(即上述第一预设电平)，并在STB1的下降沿的触发下(图7所示的tr时刻)把X条第一信号线S(1)至S(X)处的电位置为悬空(Floating)以保持像素电路中输出电压信号的正常写入。然后，模数转换器接收上述X组模拟信号A2(1)至A2(X)，并在上述模数转换电压的驱动下将其转换为数字信号形式下的阈值电压信号D2(1)至D2(X)。转换模块22接收外部控制信号AR、AG、AB，以及上述预设恒值信号D，并经过计算向加法模块24输入X组补偿电压信号D3(1)至D3(X)，具体的计算公式如下所示：

$D3\left(m\right)=\left\{\begin{array}{c}(D-D2\left(m\right))\&times;\mathrm{AR}\&RightArrow;\mathrm{if}(m\%3=1)\\ (D-D2\left(m\right))\&times;\mathrm{AG}\&RightArrow;\mathrm{if}(m\%3=2)\\ (D-D2\left(m\right))\&times;\mathrm{AB}\&RightArrow;\mathrm{if}(m\%3=0)\end{array}\right.$

式中，D表示当驱动薄膜晶体管的Vth值为0且其栅极电压为VREF时，在一定的时间内，流过驱动薄膜晶体管的电流在第一信号线上产生的信号经过转换而得到的数字信号形式下的阈值电压信号；AR表示红色的转换比率，AG表示绿色的转换比率，AB表示蓝色的转换比率。

从而，加法模块24可以接收到来自接收模块23的数据电压信号D0(1)至D0(X)以及来自转换模块的补偿电压信号D3(1)至D3(X)，从而在第二控制信号线所接信号STB2的下降沿的触发下(图7所示的tr时刻与t3时刻之间的时刻)可以分组地进行相加处理，得到X组数字信号形式下的输出电压信号D1(1)至D1(X)。并在第三控制信号线所接信号的上升沿(图7所示tr时刻与t3时刻之间的时刻)的触发下向数模转换器25b输出X组数字信号形式下的输出电压信号D1(1)至D1(X)。数模转换器25b接收来自加法模块24的输出电压信号D1(1)至D1(X)，并在上述数模转换电压的驱动下将其转换为模拟信号形式，得到模拟信号形式下的输出电压信号A1(1)至A1(X)。第二缓冲器25a接收上述模拟信号形式下的输出电压信号A1(1)至A1(X)，并在第三控制信号线所接信号STB3的下降沿的触发下(图7所示t3时刻)在上述DAVS的驱动下向X条第二信号线Y(1)至Y(X)输出输出电压信号。此后，第二缓冲器25a在第四控制信号线所接信号STB4的下降沿(图7所示t4时刻)的触发下将X条第二信号线Y(1)至Y(X)处的电位置为上述VREF。可以理解的是，由于STB2对加法模块24的触发方式为下降沿触发，而对第一缓冲器21a的触发方式为上升沿触发，两种触发方式相反，因而STB2对加法模块24的触发时刻在同一周期内晚于t2；并且STB3对加法模块24的触发方式为上升沿触发，而对第二缓冲器25a的触发方式为下降沿触发，两种触发方式相反，因而STB3对加法模块24的触发时刻在同一周期内早于t3。由此，加法模块24与第二缓冲器25a的时序同步，因而使得数据驱动电路可以完成正常的采集-运算-输出流程。

为了更清楚地展示上述阵列基板的工作时序，下面以第n-2行至第n+1行的像素电路为例，在一个周期内按照时间顺序说明上述数据驱动电路实现电学补偿的具体流程：

参见图5、图6和图7，上一周期t4时刻至本周期t1时刻的第一阶段内，第n-2行的第一扫描信号线所接信号G(n-2)_1为高电位，第二扫描信号线所接信号G(n-2)_2为低电位(未在附图中示出)，第n-2行的像素电路中的第二晶体管T2开启而第三晶体管T3关闭，也就是说第n-2行的像素电路会在本阶段内进行输出电压信号的写入。STB3的下降沿处Y(m)输出第n-2行第m列像素的输出电压信号Yn-2，在STB1的上升沿对应的时刻S(m)上的电位被置为Vref，可见此时的第一信号线处于复位状态，并不用于执行阈值电压信号的采集。而第n-2行之前的像素电路显然已经完成了输出电压的写入，因而可以在对应大小的驱动电流下驱动OLED发光。

本周期t1时刻至t2时刻的第二阶段内，G(n)_1和G(n)_2皆为高电位，第n行的第二晶体管T2和第三晶体管T3均处于开启状态。在STB1的下降沿处Y(m)输出参考电压VREF，在STB4的下降沿处Y(m)输出参考电压VREF，STB1的下降沿处S(m)输出为悬空(floatimg)状态，此时晶体管T1的栅极电压为Vref，由于第三晶体管T3打开，则有电流通过第一晶体管T1和第三晶体管T3流向第一信号线S(m)，S(m)电位逐渐上升。此阶段结束后，由于第n行驱动晶体管T1的Vth值的不同导致流过驱动晶体管T1的电流不同，从而导致不同第一信号线从Vref起上升的电压幅度也不同，从而可以在第一信号线S(m)上形成代表第n行驱动晶体管T1的Vth值的电压信号Sn并输入至上述第一缓冲器21a。在t2时刻，STB2由低电平转为高电平，第一缓冲器21a即可将接收到的信号暂存，并经由模数转换器转换，得到第n行像素电路的上述阈值电压信号。可见，第二阶段内主要进行的是第n行像素电路中阈值电压信号的提取。

在本周期t2时刻至tr时刻的第三阶段内，G(n-1)_1为高电位，G(n-1)_2为低电位，第n-1行像素电路中的第二晶体管T2开启而第三晶体管T3关闭，也就是说第n-1行的像素电路会在本阶段内进行输出电压信号的写入。STB3的下降沿处Y(m)输出第n-1行第m列像素的输出电压信号Yn-1，在STB1的上升沿对应的时刻S(m)上的电位被置为Vref，可见此时的第一信号线处于复位状态，并不用于执行阈值电压信号的采集。

在本周期tr时刻至t3时刻的第四阶段内，第n+1行像素电路的G(n+1)_1和G(n+1)_2皆为高电位，因而第n行的第二晶体管T2和第三晶体管T3均处于开启状态，与所述第二阶段类似，S(m)上会形成代表第n+1行驱动晶体管T1的Vth值的电压信号Sn+1。从而与第二阶段的第n行像素电路相同，第四阶段内的第n+1行像素电路也主要进行的是阈值电压信号的提取。

在本周期t3时刻至t4时刻的第五阶段内，第n行像素单元的G(n)_1为高电位而G(n)_2为低电位，第n行像素电路中的第二晶体管T2开启而第三晶体管T3关闭，也就是说第n行的像素电路会在本阶段内进行输出电压信号的写入。STB3的下降沿处Y(m)输出第n行第m列像素的输出电压信号Yn，在STB1的上升沿对应的时刻S(m)上的电位被置为Vref，可见此时的第一信号线处于复位状态，并不用于执行阈值电压信号的采集。此时的输出电压信号是由第n行的数据电压信号和第n行的补偿电压信号相加之后得到的，因此按照这一输出电压信号驱动OLED发光，即可实现第n行的阈值电压Vth漂移的补偿。

参见图7，可以看出第m列的第一信号线S(m)上的电位在每一行阈值电压信号的提取结束后、下一行阈值电压信号的开始前都会被置为Vref，从而随着第一扫描信号和第二扫描信号的逐行扫描，就可以按照上述流程依次完成第m列中每一行像素电路的阈值电压信号的提取，如图7中的Sn-1、Sn、Sn+1和Sn+2所示。而第m列的第二信号线Y(m)上的电位会在每一行输出电压信号的写入结束后、下一行输出电压信号的写入开始前都会被置为VREF，从而随着第一扫描信号和第二扫描信号的逐行扫描，就可以按照上述流程依次完成第m列中每一行像素电路的输出电压信号的写入，如图7中的Yn-2、Yn-1、Yn和Yn+1所示。对于每一列的像素电路均可以按照上述流程进行，因此本发明实施例所提供的阵列基板可以完成对每一行每一列像素中驱动TFT的阈值电压的电学补偿。

基于同样的发明构思，本发明实施例提供一种显示装置，该显示装置包括上述任意一种阵列基板，该显示装置可以为：显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。此外，该显示装置包括上述任意一种阵列基板，因而可以解决相同的技术问题，取得同样的技术效果。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (11)

1.一种数据驱动电路，其特征在于，包括：

采集模块，用于在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；

与所述采集模块相连的转换模块，用于根据与该行该列的像素对应的外部控制信号将来自所述采集模块的所述阈值电压信号进行转换，得到补偿电压信号；

接收模块，用于接收来自时序控制电路的该行该列的像素的数据电压信号；

与所述转换模块和接收模块相连的加法模块，用于将来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号相加，得到输出电压信号；

与所述加法模块相连的输出模块，用于在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出来自所述加法模块的输出电压信号。

2.根据权利要求1所述的数据驱动电路，其特征在于，所述采集模块包括与多列像素的所述第一信号线相连的第一缓冲器；所述输出模块包括与多列像素的所述第二信号线相连的第二缓冲器。

3.根据权利要求2所述的数据驱动电路，其特征在于，所述第一缓冲器与第一控制信号线及第二控制信号线相连，用于在第一控制信号线所接信号的触发下通过所述第一信号线采集所述阈值电压信号，并用于在第二控制信号线所接信号的触发下向所述第一信号线输出第一预设电平；

所述第二缓冲器与第三控制信号线及第四控制信号线相连，用于在所述第三控制信号线所接信号的触发下通过所述第二信号线输出所述输出电压信号，并用于在第四控制信号线所接信号的触发下向所述第二信号线输出第二预设电平。

4.根据权利要求3所述的数据驱动电路，其特征在于，所述加法模块与第二控制信号线及第三控制信号线相连，用于在所述第二控制信号线所接信号的触发下接收来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号，并用于在第三控制信号线所接信号的触发下将所述输出电压信号向所述输出模块输出。

5.根据权利要求3所述的数据驱动电路，其特征在于，所述数据驱动电路还包括生成模块，所述生成模块与所述第一控制信号线、所述第二控制信号线、所述第三控制信号线和所述第四控制信号线相连，用于接收来自时序控制电路的时钟信号，并根据该时钟信号分别生成所述第一控制信号线、所述第二控制信号线、所述第三控制信号线和所述第四控制信号线所接的信号，以使：

每一周期内的所述第一控制信号线所接信号的触发时刻与每一行像素的第一扫描信号的到来时刻相同；

每一周期内的所述第三控制信号线所接信号的触发时刻与每一行像素的第二扫描信号的到来时刻相同；

每一周期内的所述第二控制信号线所接信号的触发时刻介于本周期内所述第一控制信号线所接信号的触发时刻与本周期内所述第三控制信号线所接信号的触发时刻之间；

每一周期内的所述第四控制信号线所接信号的触发时刻介于本周期内所述第三控制信号线所接信号的触发时刻与下一周期内所述第一控制信号线所接信号的触发时刻之间。

6.根据权利要求2所述的数据驱动电路，其特征在于，所述采集模块还包括位于所述第一缓冲器与所述转换模块之间的模数转换器；所述输出模块还包括位于所述加法模块与所述第二缓冲器之间的数模转换器。

7.根据权利要求1至6中任意一项所述的数据驱动电路，其特征在于，所述接收模块包括移位寄存单元，所述移位寄存单元用于在来自时序控制电路的时钟信号的控制下依次接收来自时序控制电路的每一列像素的数据电压信号。

8.根据权利要求1至6中任意一项所述的数据驱动电路，其特征在于，所述转换模块进一步用于根据该行该列的像素的颜色类型从对应的外部控制信号中获取转换比率值，并将一预设恒值信号减去所述阈值电压信号后得到的差值信号与该转换比率值相乘，得到所述补偿电压信号。

9.一种电学补偿方法，其特征在于，包括：

在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；

根据与该行该列的像素对应的外部控制信号将所述阈值电压信号进行转换，得到补偿电压信号；

接收来自时序控制电路的该行该列的像素的数据电压信号；

将所述补偿电压信号与所述数据电压信号相加，得到输出电压信号；

在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出所述输出电压信号。

10.一种阵列基板，包括时序控制电路、扫描驱动电路和数据驱动电路，其特征在于，所述数据驱动电路采用如权利要求1至8中任意一项所述的数据驱动电路。

11.一种显示装置，其特征在于，包括如权利要求10所述的阵列基板。