CN104618285A - 一种用于语音信号调制的全数字短波激励器 - Google Patents

Abstract

一种用于语音信号调制的全数字短波激励器，该激励器由四部分组成，包括：前端模数转换A/D、数字信号处理单元、数字上变频模块和硬件模块；前端模数转换A/D的输出连接到数字信号处理单元，数字信号处理单元的输出连接到数字上变频模块；输入信号首先进入前端模数转换A/D，经前端模数转换A/D采样后的信号进入数字信号处理单元进行预处理，经过数字信号处理单元处理后的信号进入数字上变频模块进行上变频处理，经过数字上变频模块处理后的输出信号进入硬件模块进行滤波放大处理，硬件模块处理后的输出信号即为激励器的输出；数字信号处理单元在现场可编程门阵列即FPGA中实现；数字上变频模块使用AD9788的部分功能实现。

Description

一种用于语音信号调制的全数字短波激励器

技术领域

本发明涉及一种短波激励器，尤其涉及一种用于语音信号调制的全数字短波激励器，用于实现对输入语音信号的调制，该发明属于短波通信技术领域。

背景技术

近年来，随着无线和有线通信技术的进步，卫星通信和光纤通信以其通信质量好，通信速率高等优点，成为通信市场的主流。但卫星通信和光纤通信需要建设大量的基础设施，如基站、卫星地面站、中继站、通信线缆等。这导致投入成本高，不能灵活机动、战时抗摧毁性不好。相反，短波通信依靠电离层通信，通信成本低，广泛用于海事、渔业、军事等领域。特别是在军事领域，短波通信作为军事通信的最后通信保障具有抗摧毁性好、机动性强等优点，一直受到国内外短波通信研究领域的重视，一些新技术新方法也应用于短波电台中，提高了短波通信的自动化水平、增强了可靠性。

然而传统短波电台中信号的传输多采用单一的调制模式，这已不能满足现代短波电台的需求。利用有限的资源实现系统可靠性高且调制模式多样的调制系统成为了现代短波电台的研究重点。

针对以上特点设计一种能够实现多种调制方式的全数字短波激励器具有重要意义。

发明内容

1、目的：本发明的目的是提供一种用于语音信号调制的全数字短波激励器，该激励器基于维弗法进行优化，摒除了现代短波电台的薄弱环节，构建了一种集多种调制方式于一体的通用性结构，该结构通过模式选择能够对输入语音信号完成常规双边带调幅(AM,Amplitude Modulation)、上边带调制(USB,Upper-sideband Modulation)、下边带调制(LSB,Lower-sideband Modulation)和独立边带调制(ISB,Independent-sideband Modulation)四种调制并且可以实现等幅报的传送，该结构通过配置系数可以实现输入信号带宽可选及调制参数软件可设。在算法实现上，采用软件无线电的思想对信号进行全数字化处理，以适应现代短波电台的新要求。

2、技术方案：

如图1所示，本发明一种用于语音信号调制的全数字短波激励器，该激励器由四部分组成，包括：前端模数转换A/D(序号01)、数字信号处理单元(序号02)、数字上变频模块(序号03)和硬件模块(序号07)，它们之间的位置连接关系及信号走向是：前端模数转换A/D的输出连接到数字信号处理单元，数字信号处理单元的输出连接到数字上变频模块；信号走向是输入信号首先进入前端模数转换A/D，经前端模数转换A/D采样后的信号进入数字信号处理单元进行预处理，经过数字信号处理单元处理后的信号进入数字上变频模块进行上变频处理，经过数字上变频模块处理后的输出信号进入硬件模块进行滤波放大处理，硬件模块处理后的输出信号即为激励器的输出。其中，前端模数转换A/D使用现成的产品；数字信号处理单元在现场可编程门阵列(FPGA)中实现；数字上变频模块使用AD9788的部分功能实现；硬件模块使用现成的产品。

所述的前端模数转换A/D包括：一支路A/D(序号10)和二支路A/D(序号20)。两者之间的关系是并列的，一支路信号输入一支路A/D实现前端模数转换，二支路信号输入二支路A/D实现前端模数转换。前端模数转换A/D以恒定的采样率将输入的模拟语音信号变换为数字信号，前端模数转换A/D使用现成的产品即可。

所述的数字信号处理单元包括一支路单路调制模块(序号04)、二支路单路调制模块(序号05)、频率调整模块(序号06)、数字信号处理单元同相支路加法器(序号57)和数字信号处理单元正交支路加法器(序号58)。它们之间的位置连接关系及信号走向是：一支路单路调制模块的输出同相支路连接到数字信号处理单元同相支路加法器作为一路输入，输出的正交支路连接到数字信号处理单元正交支路加法器作为一路输入；二支路单路调制模块的输出连接到频率调整模块，频率调整模块的输出同相支路连接到数字信号处理单元同相支路加法器作为另一路输入，输出正交支路连接到数字信号处理单元正交支路加法器作为另一路输入。数字信号处理单元主要完成对输入信号的一级调制和采样率的提升，利用一支路单路调制模块可以实现常规双边带调幅和单边带调制，利用一支路单路调制模块和二支路单路调制模块分别生成下边带和上边带调制信号后相加，即可实现独立边带调制。

该一支路单路调制模块包括一支路幅度调节AGC(序号11)、一支路基带滤波器(序号12)、一支路功率调节AGC(序号13)、一支路直流分量加法器(序号30)、一支路直流分量DC₁(序号31)、一支路一级调制同相支路乘法器(序号32)、一支路同相支路低通滤波器(序号33)、一支路同相支路内插滤波器(序号34)、一支路一级调制载波NCO(序号35)、一支路一级调制正交支路乘法器(序号36)、一支路正交支路低通滤波器(序号37)、一支路正交支路内插滤波器(序号38)。它们之间的位置连接关系是：一支路幅度调节AGC的输出连接到一支路基带滤波器，一支路基带滤波器的输出连接到一支路功率调节AGC；一支路功率调节AGC的输出分成两路一方面和一支路直流分量DC₁共同连接到一支路直流分量加法器作为输入，一支路直流分量加法器的输出与一支路一级调制载波NCO的余弦输出共同连接到一支路一级调制同相支路乘法器作为输入，另一方面一支路功率调节AGC的输出与一支路一级调制载波NCO的正弦输出共同连接到一支路一级调制正交支路乘法器作为输入；一支路一级调制同相支路乘法器的输出连接到一支路同相支路低通滤波器，一支路同相支路低通滤波器的输出连接到一支路同相支路内插滤波器；一支路一级调制正交支路乘法器的输出连接到一支路正交支路低通滤波器，一支路正交支路低通滤波器的输出连接到一支路正交支路内插滤波器。它们之间的信号走向是：由一支路A/D输出的数字信号进入一支路单路调制模块，首先经过一支路幅度调节AGC，一支路幅度调节AGC使用查找表算法实现，对输入信号幅度进行检测并调节，稳定环路增益，使得输出信号幅度基本稳定在恒定值；一支路幅度调节AGC的输出信号经过一支路基带滤波器滤除带外噪声，一支路基带滤波器使用FIR滤波器，利用FPGA中的IP核实现；经过一支路基带滤波器滤波后的信号在不同频率分量功率会有所波动，再通过一支路功率调节AGC，一支路功率调节AGC使用查找表算法实现，调节不同频率分量的信号功率差在较小的范围内，从而调节独立边带调制时两路调制信号的功率达到平衡；经一支路功率调节AGC后的输出分为两路：同相支路和正交支路，同相支路信号与一支路直流分量DC₁共同作为一支路直流分量加法器的输入，在AM调制时，一支路直流分量DC₁为根据需要配置的可设常数值，单边带调制时，一支路直流分量DC₁为0；一支路一级调制载波NCO使用直接频率合成算法(DDS)实现，负责产生和标称载波频率相同的两路固定本地载波，两路载波相位相差90°；一支路直流分量加法器的输出和一支路一级调制载波NCO的余弦输出共同作为一支路一级调制同相支路乘法器的输入，正交支路和一支路一级调制载波NCO的正弦输出共同作为一级调制正交支路乘法器的输入，一支路一级调制同相支路乘法器和一支路一级调制正交支路乘法器作为一级上变频器使用，利用FPGA中的IP核实现，计算同相及正交支路信号和本地载波相乘的结果，将输入信号上变频到一级载波频率上；一支路一级调制同相支路乘法器和一支路一级调制正交支路乘法器的输出结果分别进入一支路同相支路低通滤波器和一支路正交支路低通滤波器，滤波器利用FPGA中的IP核实现，用于滤除一级调制后信号中的和频分量；一支路同相支路低通滤波器和一支路正交支路低通滤波器的输出分别作为一支路同相支路内插滤波器和一支路正交支路内插滤波器的输入，一支路同相支路内插滤波器和一支路正交支路内插滤波器均由一级半带滤波器和三级级联积分梳状滤波器级联而成，其中级联积分梳状滤波器即为CIC滤波器，半带滤波器则使用FIR滤波器，半带滤波器和级联积分梳状滤波器均利用FPGA中的IP核实现，对输入信号进行内插，从而提高信号的采样率，提高采样率可以提高输出调制信号的质量，同时也可以使信号能够调制到更高的载波频率上。

该二支路单路调制模块包括二支路幅度调节AGC(序号21)、二支路基带滤波器(序号22)、二支路功率调节AGC(序号23)、二支路直流分量加法器(序号40)、二支路直流分量DC₂(序号41)、二支路一级调制同相支路乘法器(序号42)、二支路同相支路低通滤波器(序号43)、二支路同相支路内插滤波器(序号44)、二支路一级调制载波NCO(序号45)、二支路一级调制正交支路乘法器(序号46)、二支路正交支路低通滤波器(序号47)、二支路正交支路内插滤波器(序号48)。二支路单路调制模块与一支路单路调制模块的信号流及模块组成一致。

该频率调整模块包括频率调整模块同相支路乘法器(序号50)、频率调整模块正交支路乘法器(序号51)、频率调整模块余弦支路乘法器(序号52)、频率调整模块正弦支路乘法器(序号53)、频率调整模块正交支路加法器(序号54)、频率调整模块同相支路加法器(序号55)、频率调整NCO(序号56)。频率调整模块主要通过一系列正交相乘的算法完成对二支路信号一级调制载波的调整，使得二支路调制信号载波与一支路达到一致。其间关系是：二支路单路调制模块输出的同相支路、正交支路信号共同作为频率调整模块的输入；二支路单路调制模块同相支路输出与频率调整NCO的余弦输出共同作为频率调整模块同相支路乘法器的输入，二支路单路调制模块正交支路输出与频率调整NCO的正弦输出共同作为频率调整模块正交支路乘法器的输入，二支路单路调制模块同相支路输出与频率调整NCO的正弦输出共同作为频率调整模块正弦支路乘法器的输入，二支路单路调制模块正交支路输出与频率调整NCO的余弦输出共同作为频率调整模块余弦支路乘法器的输入；频率调整模块正弦支路乘法器和频率调整模块余弦支路乘法器的输出共同作为频率调整模块正交支路加法器的输入，频率调整模块同相支路乘法器和频率调整模块正交支路乘法器的输出共同作为频率调整模块同相支路加法器的输入；频率调整模块正交支路加法器和频率调整模块同相支路加法器的输出为频率调整模块的输出。

该数字信号处理单元同相支路加法器主要完成对一支路和二支路同相支路的求和，它在FPGA中由加法算法实现。一支路单路调制模块的同相支路输出和二支路单路调制模块的同相支路输出共同作为数字信号处理单元同相支路加法器的输入，数字信号处理单元同相支路加法器的输出即为数字信号处理单元的同相输出。

该数字信号处理单元正交支路加法器主要完成对一支路和二支路正交支路的求和，它在FPGA中由加法算法实现。一支路单路调制模块的正交支路输出和二支路单路调制模块的正交支路输出共同作为数字信号处理单元正交支路加法器的输入，数字信号处理单元正交支路加法器的输出即为数字信号处理单元的正交输出。

所述的数字上变频模块包括二级调制载波NCO(序号60)、同相支路一级半带滤波器(序号61)、同相支路二级半带滤波器(序号62)、同相支路三级半带滤波器(序号63)、正交支路一级半带滤波器(序号64)、正交支路二级半带滤波器(序号65)、正交支路三级半带滤波器(序号66)、数字上变频模块加法器(序号67)、数字上变频模块同相支路乘法器(序号68)和数字上变频模块正交支路乘法器(序号69)。该数字上变频模块使用AD9788的部分功能实现，主要完成对预处理后信号的二级调制以及等幅报的传送。其间关系是：数字信号处理单元的同相输出连接到同相支路一级半带滤波器，同相支路一级半带滤波器的输出连接到同相支路二级半带滤波器，同相支路二级半带滤波器的输出连接到同相支路三级半带滤波器；数字信号处理单元的正交输出连接到正交支路一级半带滤波器，正交支路一级半带滤波器的输出连接到正交支路二级半带滤波器，正交支路二级半带滤波器的输出连接到正交支路三级半带滤波器；同相支路三级半带滤波器的输出与二级调制载波NCO的余弦输出连接到数字上变频模块同相支路乘法器，正交支路三级半带滤波器的输出与二级调制载波NCO的正弦输出连接到数字上变频模块正交支路乘法器；数字上变频模块同相支路乘法器的输出和数字上变频模块正交支路乘法器的输出连接到数字上变频模块加法器，数字上变频模块加法器的输出即为数字上变频模块的输出。它们的信号走向是：数字信号处理单元的同相支路及正交支路输出依次经过数字上变频模块的同相支路一级半带滤波器、同相支路二级半带滤波器和同相支路三级半带滤波器，每一级滤波器提升采样率为原来的两倍；同相支路三级半带滤波器的输出与二级调制载波NCO的余弦输出作为数字上变频模块同相支路乘法器的输入，正交支路三级半带滤波器的输出与二级调制载波NCO的正弦输出作为数字上变频模块正交支路乘法器的输入，将输入信号调制到更高的载波频率上；数字上变频模块同相支路乘法器与数字上变频模块正交支路乘法器的输出共同作为数字上变频模块加法器的输入，求出同相支路与正交支路的差，得到数字上变频模块的输出，也即为输出调制信号。等幅报传送时将等幅报信号直接输入数字上变频模块同相支路，信号经过同相支路一级半带滤波器、同相支路二级半带滤波器和同相支路三级半带滤波器后，与二级调制载波NCO的余弦输出相乘，即可实现信号传送。

所述的硬件模块包括硬件模块无源低通滤波器(序号70)和硬件模块中频放大器(序号71)。硬件模块由现成的产品实现，主要完成对数字上变频模块输出调制信号的滤波及放大。

3、优点及效果：从以上的描述中，可以看出，该激励器对AM、USB、LSB和ISB四种调制均可实现，相比于传统的短波激励器具有以下优点：

(1)激励器基于软件无线电的思想，对信号进行全数字化的处理，具有功能软件化的优点；

(2)激励器通过配置系统参数值，可以实现AM、USB、LSB和ISB四种调制，结构具有通用性，参数具有广泛性；

(3)激励器的输入信号带宽在3kHz、6kHz和12kHz可选，输入信号功率能够覆盖-50dBm～+10dBm的范围；

(4)在算法设计上，利用了正交调制的优点，避免实现相移法中的宽带相移网络，该网络严格要求对调制信号的所有频率分量都准确、稳定的相移90°，否则将会导致网络输出的同相支路和正交支路不平衡，边带抑制性能急剧恶化；

(5)滤波器在较低频段进行滤波，避免了滤波器因滤波特性过于陡峭而难以实现；

(6)激励器各部分相互独立，便于仿真分析、设计实现和硬件调试。

附图说明

图1本发明全数字短波激励器结构示意图

图中序号说明如下：

01 前端模数转换A/D；

02 数字信号处理单元；

03 数字上变频模块；

04 一支路单路调制模块；

05 二支路单路调制模块；

06 频率调整模块；

07 硬件模块；

10 一支路A/D；

20 二支路A/D；

11 一支路幅度调节AGC；

12 一支路基带滤波器；

13 一支路功率调节AGC；

21 二支路幅度调节AGC；

22 二支路基带滤波器；

23 二支路功率调节AGC；

30 一支路直流分量加法器；

31 一支路直流分量DC₁；

32 一支路一级调制同相支路乘法器；

33 一支路同相支路低通滤波器；

34 一支路同相支路内插滤波器；

35 一支路一级调制载波NCO；

36 一支路一级调制正交支路乘法器；

37 一支路正交支路低通滤波器；

38 一支路正交支路内插滤波器；

40 二支路直流分量加法器；

41 二支路直流分量DC₂；

42 二支路一级调制同相支路乘法器；

43 二支路同相支路低通滤波器；

44 二支路同相支路内插滤波器；

45 二支路一级调制载波NCO；

46 二支路一级调制正交支路乘法器；

47 二支路正交支路低通滤波器；

48 二支路正交支路内插滤波器；

50 频率调整模块同相支路乘法器；

51 频率调整模块正交支路乘法器；

52 频率调整模块余弦支路乘法器；

53 频率调整模块正弦支路乘法器；

54 频率调整模块正交支路加法器；

55 频率调整模块同相支路加法器；

56 频率调整NCO；

57 数字信号处理单元同相支路加法器；

58 数字信号处理单元正交支路加法器；

60 二级调制载波NCO；

61 同相支路一级半带滤波器；

62 同相支路二级半带滤波器；

63 同相支路三级半带滤波器；

64 正交支路一级半带滤波器；

65 正交支路二级半带滤波器；

66 正交支路三级半带滤波器；

67 数字上变频模块加法器；

68 数字上变频模块同相支路乘法器；

69 数字上变频模块正交支路乘法器；

70 硬件模块无源低通滤波器；

71 硬件模块中频放大器；

图中符号说明如下：

f₁(t)：一支路输入信号；

f₂(t)：二支路输入信号；

KEY：等幅报输入信号；

A/D：Analog/Digital，模拟/数字；

AGC：Automatic Gain Control，自动增益控制；

NCO：Numerically Controlled Oscillator，数字控制振荡器；

DC₁：Direct Current 1，直流电；

DC₂：Direct Current 2，直流电；

LPF：Low Pass Filter，低通滤波器；

FPGA：Field-Programmable Gate Array，现场可编程门阵列；

具体实施方式

下面将结合参考附图来详细说明本发明。

如图1所示，本发明一种用于语音信号调制的全数字短波激励器，该激励器由四部分组成，包括：前端模数转换A/D 01、数字信号处理单元02、数字上变频模块03和硬件模块07，它们之间的位置连接关系及信号走向是：前端模数转换A/D 01的输出连接到数字信号处理单元02，数字信号处理单元02的输出连接到数字上变频模块03；信号走向是输入信号首先进入前端模数转换A/D 01，经前端模数转换A/D 01采样后的信号进入数字信号处理单元02进行预处理，经过数字信号处理单元02处理后的信号进入数字上变频模块03进行上变频处理，经过数字上变频模块03处理后的输出信号进入硬件模块07进行滤波放大处理，硬件模块07处理后的输出信号即为激励器的输出。其中，前端模数转换A/D 01使用现成的产品；数字信号处理单元02在现场可编程门阵列(FPGA)中实现；数字上变频模块03使用AD9788的部分功能实现；硬件模块07使用现成的产品。

图1给出了本发明全数字短波激励器的结构示意图，图中利用一支路单路调制模块04可以实现常规双边带调幅及单边带调制；利用一支路单路调制模块04和二支路单路调制模块05分别生成下边带和上边带调制信号后相加，即可得到独立边带调制信号。具体工作流程如下：

首先，以单边带调制为例对调制算法进行理论分析。假定一支路输入信号为f₁(t)＝A₀cos(ω₁t)，输入信号带宽为ω_m1。信号进行一级调制后的输出信号可以表示为：

$V_{I1}=A_0\cos {\mathrm{\ω}}_{1}t\cos \frac{{\mathrm{\ω}}_{m1}}{2}t=\frac{A_0}{2}[\cos ({\mathrm{\ω}}_1+\frac{{\mathrm{\ω}}_{m1}}{2})t+\cos ({\mathrm{\ω}}_1-\frac{{\mathrm{\ω}}_{m1}}{2})t]$

$V_{Q1}=A_0\cos {\mathrm{\ω}}_{1}t\sin \frac{{\mathrm{\ω}}_{m1}}{2}t=\frac{A_0}{2}[\sin ({\mathrm{\ω}}_1+\frac{{\mathrm{\ω}}_{m1}}{2})t-\sin ({\mathrm{\ω}}_1-\frac{{\mathrm{\ω}}_{m1}}{2})t]$

一级调制信号经过截止频率为ω_m1/2的低通滤波器滤波，滤除信号中的和频分量，得到的输出信号为：

$V_{I2}=\frac{A_0}{2}\cos ({\mathrm{\ω}}_1-\frac{{\mathrm{\ω}}_{m1}}{2})t$

$V_{Q2}=-\frac{A_0}{2}\sin ({\mathrm{\ω}}_1-\frac{{\mathrm{\ω}}_{m1}}{2})t$

对经过低通滤波器滤波后的信号进行内插，提高采样率，再与二级载波相乘得：

$V_{I3}=\frac{A_0}{2}\cos ({\mathrm{\ω}}_1-\frac{{\mathrm{\ω}}_{m1}}{2})t\cos ({\mathrm{\ω}}_c\±\frac{{\mathrm{\ω}}_{m1}}{2})t$

$V_{Q3}=-\frac{A_0}{2}\sin ({\mathrm{\ω}}_1-\frac{{\mathrm{\ω}}_{m1}}{2})t\sin ({\mathrm{\ω}}_c\±\frac{{\mathrm{\ω}}_{m1}}{2})t$

将两路信号相加即可得到上边带调制信号(USB)，相减即可得到下边带调制信号(LSB)。

$y_{\mathrm{USB}}\left(t\right)=V_{I3}+V_{Q3}=\frac{A_0}{2}\cos ({\mathrm{\ω}}_c+{\mathrm{\ω}}_1)t$

$y_{\mathrm{LSB}}\left(t\right)=V_{I3}-V_{Q3}=\frac{A_0}{2}\cos ({\mathrm{\ω}}_c+{\mathrm{\ω}}_1)t$

常规双边带调幅只需将一级载波频率设为0，对同相支路加入直流分量，即可得到：

y_AM(t)＝[A₀+f₁(t)]cosω_ct

独立边带调制的实现可以利用一支路单路调制模块04对一支路信号进行下边带调制，利用二支路单路调制模块05对二支路信号进行上边带调制，再将两路调制信号相加，即可得到独立边带调制信号。

等幅报的传送可以将输入的等幅报直接输出到数字上变频模块03，利用等幅报的通断来输出载波。

Claims (1)

1.一种用于语音信号调制的全数字短波激励器，其特征在于：该激励器由四部分组成，包括：前端模数转换A/D、数字信号处理单元、数字上变频模块和硬件模块，前端模数转换A/D的输出连接到数字信号处理单元，数字信号处理单元的输出连接到数字上变频模块；输入信号首先进入前端模数转换A/D，经前端模数转换A/D采样后的信号进入数字信号处理单元进行预处理，经过数字信号处理单元处理后的信号进入数字上变频模块进行上变频处理，经过数字上变频模块处理后的输出信号进入硬件模块进行滤波放大处理，硬件模块处理后的输出信号即为激励器的输出；数字信号处理单元在现场可编程门阵列(FPGA)中实现；数字上变频模块使用AD9788的部分功能实现；

所述的前端模数转换A/D包括：一支路A/D和二支路A/D，两者之间关系并列；一支路信号输入一支路A/D实现前端模数转换，二支路信号输入二支路A/D实现前端模数转换；前端模数转换A/D以恒定的采样率将输入的模拟语音信号变换为数字信号；

所述的数字信号处理单元包括一支路单路调制模块、二支路单路调制模块、频率调整模块、数字信号处理单元同相支路加法器和数字信号处理单元正交支路加法器；一支路单路调制模块的输出同相支路连接到数字信号处理单元同相支路加法器作为一路输入，输出的正交支路连接到数字信号处理单元正交支路加法器作为一路输入；二支路单路调制模块的输出连接到频率调整模块，频率调整模块的输出同相支路连接到数字信号处理单元同相支路加法器作为另一路输入，输出正交支路连接到数字信号处理单元正交支路加法器作为另一路输入；数字信号处理单元完成对输入信号的一级调制和采样率的提升，利用一支路单路调制模块实现常规双边带调幅和单边带调制，利用一支路单路调制模块和二支路单路调制模块分别生成下边带和上边带调制信号后相加，即实现独立边带调制；该一支路单路调制模块包括一支路幅度调节AGC、一支路基带滤波器、一支路功率调节AGC、一支路直流分量加法器、一支路直流分量DC₁、一支路一级调制同相支路乘法器、一支路同相支路低通滤波器、一支路同相支路内插滤波器、一支路一级调制载波NCO、一支路一级调制正交支路乘法器、一支路正交支路低通滤波器、一支路正交支路内插滤波器；一支路幅度调节AGC的输出连接到一支路基带滤波器，一支路基带滤波器的输出连接到一支路功率调节AGC；一支路功率调节AGC的输出分成两路一方面和一支路直流分量DC₁共同连接到一支路直流分量加法器作为输入，一支路直流分量加法器的输出与一支路一级调制载波NCO的余弦输出共同连接到一支路一级调制同相支路乘法器作为输入，另一方面一支路功率调节AGC的输出与一支路一级调制载波NCO的正弦输出共同连接到一支路一级调制正交支路乘法器作为输入；一支路一级调制同相支路乘法器的输出连接到一支路同相支路低通滤波器，一支路同相支路低通滤波器的输出连接到一支路同相支路内插滤波器；一支路一级调制正交支路乘法器的输出连接到一支路正交支路低通滤波器，一支路正交支路低通滤波器的输出连接到一支路正交支路内插滤波器；信号走向是：由一支路A/D输出的数字信号进入一支路单路调制模块，首先经过一支路幅度调节AGC，一支路幅度调节AGC使用查找表算法实现，对输入信号幅度进行检测并调节，稳定环路增益，使得输出信号幅度稳定在恒定值；一支路幅度调节AGC的输出信号经过一支路基带滤波器滤除带外噪声，一支路基带滤波器使用FIR滤波器，利用FPGA中的IP核实现；经过一支路基带滤波器滤波后的信号在不同频率分量功率会有波动，再通过一支路功率调节AGC，一支路功率调节AGC使用查找表算法实现，调节不同频率分量的信号功率差在较小的范围内，从而调节独立边带调制时两路调制信号的功率达到平衡；经一支路功率调节AGC后的输出分为两路：同相支路和正交支路，同相支路信号与一支路直流分量DC₁共同作为一支路直流分量加法器的输入，在AM调制时，一支路直流分量DC₁为根据需要配置的可设常数值，单边带调制时，一支路直流分量DC₁为0；一支路一级调制载波NCO使用直接频率合成算法DDS实现，负责产生和标称载波频率相同的两路固定本地载波，两路载波相位相差90°；一支路直流分量加法器的输出和一支路一级调制载波NCO的余弦输出共同作为一支路一级调制同相支路乘法器的输入，正交支路和一支路一级调制载波NCO的正弦输出共同作为一级调制正交支路乘法器的输入，一支路一级调制同相支路乘法器和一支路一级调制正交支路乘法器作为一级上变频器使用，利用FPGA中的IP核实现，计算同相及正交支路信号和本地载波相乘的结果，将输入信号上变频到一级载波频率上；一支路一级调制同相支路乘法器和一支路一级调制正交支路乘法器的输出结果分别进入一支路同相支路低通滤波器和一支路正交支路低通滤波器，滤波器利用FPGA中的IP核实现，用于滤除一级调制后信号中的和频分量；一支路同相支路低通滤波器和一支路正交支路低通滤波器的输出分别作为一支路同相支路内插滤波器和一支路正交支路内插滤波器的输入，一支路同相支路内插滤波器和一支路正交支路内插滤波器均由一级半带滤波器和三级级联积分梳状滤波器级联而成，其中级联积分梳状滤波器即为CIC滤波器，半带滤波器则使用FIR滤波器，半带滤波器和级联积分梳状滤波器均利用FPGA中的IP核实现，对输入信号进行内插，从而提高信号的采样率，提高采样率可以提高输出调制信号的质量，同时也可以使信号能够调制到更高的载波频率上；该二支路单路调制模块包括二支路幅度调节AGC、二支路基带滤波器、二支路功率调节AGC、二支路直流分量加法器、二支路直流分量DC₂、二支路一级调制同相支路乘法器、二支路同相支路低通滤波器、二支路同相支路内插滤波器、二支路一级调制载波NCO、二支路一级调制正交支路乘法器、二支路正交支路低通滤波器、二支路正交支路内插滤波器；二支路单路调制模块与一支路单路调制模块的信号流及模块组成一致；该频率调整模块包括频率调整模块同相支路乘法器、频率调整模块正交支路乘法器、频率调整模块余弦支路乘法器、频率调整模块正弦支路乘法器、频率调整模块正交支路加法器、频率调整模块同相支路加法器、频率调整NCO；该频率调整模块通过一系列正交相乘的算法完成对二支路信号一级调制载波的调整，使得二支路调制信号载波与一支路达到一致；二支路单路调制模块输出的同相支路、正交支路信号共同作为频率调整模块的输入；二支路单路调制模块同相支路输出与频率调整NCO的余弦输出共同作为频率调整模块同相支路乘法器的输入，二支路单路调制模块正交支路输出与频率调整NCO的正弦输出共同作为频率调整模块正交支路乘法器的输入，二支路单路调制模块同相支路输出与频率调整NCO的正弦输出共同作为频率调整模块正弦支路乘法器的输入，二支路单路调制模块正交支路输出与频率调整NCO的余弦输出共同作为频率调整模块余弦支路乘法器的输入；频率调整模块正弦支路乘法器和频率调整模块余弦支路乘法器的输出共同作为频率调整模块正交支路加法器的输入，频率调整模块同相支路乘法器和频率调整模块正交支路乘法器的输出共同作为频率调整模块同相支路加法器的输入；频率调整模块正交支路加法器和频率调整模块同相支路加法器的输出为频率调整模块的输出；该数字信号处理单元同相支路加法器完成对一支路和二支路同相支路的求和，它在FPGA中由加法算法实现；一支路单路调制模块的同相支路输出和二支路单路调制模块的同相支路输出共同作为数字信号处理单元同相支路加法器的输入，数字信号处理单元同相支路加法器的输出即为数字信号处理单元的同相输出；该数字信号处理单元正交支路加法器完成对一支路和二支路正交支路的求和，它在FPGA中由加法算法实现；一支路单路调制模块的正交支路输出和二支路单路调制模块的正交支路输出共同作为数字信号处理单元正交支路加法器的输入，数字信号处理单元正交支路加法器的输出即为数字信号处理单元的正交输出；

所述的数字上变频模块包括二级调制载波NCO、同相支路一级半带滤波器、同相支路二级半带滤波器、同相支路三级半带滤波器、正交支路一级半带滤波器、正交支路二级半带滤波器、正交支路三级半带滤波器、数字上变频模块加法器、数字上变频模块同相支路乘法器和数字上变频模块正交支路乘法器；数字信号处理单元的同相输出连接到同相支路一级半带滤波器，同相支路一级半带滤波器的输出连接到同相支路二级半带滤波器，同相支路二级半带滤波器的输出连接到同相支路三级半带滤波器；数字信号处理单元的正交输出连接到正交支路一级半带滤波器，正交支路一级半带滤波器的输出连接到正交支路二级半带滤波器，正交支路二级半带滤波器的输出连接到正交支路三级半带滤波器；同相支路三级半带滤波器的输出与二级调制载波NCO的余弦输出连接到数字上变频模块同相支路乘法器，正交支路三级半带滤波器的输出与二级调制载波NCO的正弦输出连接到数字上变频模块正交支路乘法器；数字上变频模块同相支路乘法器的输出和数字上变频模块正交支路乘法器的输出连接到数字上变频模块加法器，数字上变频模块加法器的输出即为数字上变频模块的输出；数字信号处理单元的同相支路及正交支路输出依次经过数字上变频模块的同相支路一级半带滤波器、同相支路二级半带滤波器和同相支路三级半带滤波器，每一级滤波器提升采样率为原来的两倍；同相支路三级半带滤波器的输出与二级调制载波NCO的余弦输出作为数字上变频模块同相支路乘法器的输入，正交支路三级半带滤波器的输出与二级调制载波NCO的正弦输出作为数字上变频模块正交支路乘法器的输入，将输入信号调制到更高的载波频率上；数字上变频模块同相支路乘法器与数字上变频模块正交支路乘法器的输出共同作为数字上变频模块加法器的输入，求出同相支路与正交支路的差，得到数字上变频模块的输出，也即为输出调制信号；等幅报传送时将等幅报信号直接输入数字上变频模块同相支路，信号经过同相支路一级半带滤波器、同相支路二级半带滤波器和同相支路三级半带滤波器后，与二级调制载波NCO的余弦输出相乘，即可实现信号传送；

所述的硬件模块包括硬件模块无源低通滤波器和硬件模块中频放大器；硬件模块完成对数字上变频模块输出调制信号的滤波及放大。