CN114301476A - 一种太赫兹高速通信发射机构架及超宽带信号处理方法 - Google Patents

Abstract

本发明公开了一种太赫兹高速通信发射机构架及超宽带信号处理方法，所述架构包括基带部分和射频部分，其中基带部分包括算法级全并行的数字调制架构、DAC和低通滤波器，射频部分包括正交谐波混频器；该超宽带信号处理方法基于本发明的太赫兹高速通信发射机构架进行。本发明的太赫兹高速通信发射机构架突破了FPGA器件的速率限制，在较低的器件时钟频率下，以较少的硬件资源极大的提高了信号处理速率，解决在高传输容量下的算法硬件实现问题，降低了DAC的采样率要求，同时相对传统二次变频结构，本发明只需要一次变频就可将信号变频到太赫兹频段，降低了多次变频的损耗，提升了射频信号传输质量。

Description

一种太赫兹高速通信发射机构架及超宽带信号处理方法

技术领域

本发明属于无线通信领域，尤其涉及一种太赫兹高速通信发射机构架及超宽带信号处理方法。

背景技术

随着科技的发展，随时随地的高速无线传输已成为人们的迫切的需求，我国的5G技术已正在紧锣密鼓的实施，6G技术也拉开序幕。目前5G技术的峰值通信速率已逼近10Gbps，工作频段为毫米波频段，而6G技术则瞄准的是10～100Gbps量级开展，因此太赫兹频段将成为6G技术的最佳备用频段之一。

目前在实现太赫兹频段的高速无线通信方法中较为普遍的有开关键控(OOK)类模拟低阶调制实现方法和正交幅度(Quadrature Amplitude Modulation，QAM)类数字调制实现方法，这两种方法均受器件等各方面因素的影响，多是对QPSK、16QAM等低阶数字进行调制，且频谱利用率低。在QAM类调制中，通信发射机的架构通常是在数字域将IQ信号变成中频信号，再经过数模转换器(DAC)后送入模拟混频器中，将信号调制到目标频率后经过天线发射出去，虽然这种架构在目前已经得到广泛的应用，但是当通信速率要求较高时，特别是10Gbps以上的传输时，这种架构因无法找到满足要求的DAC而不再适用。

因此，为了进一步提高传输速率，亟需一种实现高速通信发射机架构，且利用该架构可进行超宽带信号处理。

发明内容

有鉴于此，本发明提供一种太赫兹高速通信发射机构架及超宽带信号处理方法，该架构的基带部分采用算法级全并行的数字调制架构，适用于FPGA流水线实现，该数字调制架构突破了FPGA器件的速率限制，在较低的器件时钟频率下，以较少的硬件资源极大的提高了解调速率，解决在高传输容量下的算法硬件实现问题；射频部分使用正交谐波混频器将基带 IQ信号一次变频到太赫兹频段，降低了DAC的采样率要求，同时相对传统二次变频结构，降低了变频损耗，提升了射频信号传输质量。

为达此目的，本发明采用以下技术方案：一种太赫兹高速通信发射机构架，所述架构包括基带部分和射频部分；

所述基带部分包括数字调制架构、两个DAC和两个低通滤波器，所述两个DAC连接在数字调制架构后，两个低通滤波器分别一一连接在两个DAC上；

所述数字调制架构为算法级全并行架构；

所述射频部分包括正交谐波混频器，正交谐波混频器连接两个低通滤波器，所述射频部分还包括本振单元，带通滤波器、功率放大器和发射天线，所述本振单元和带通滤波器均与正交谐波混频器连接，所述功率放大器连接在带通滤波器上，所述发射天线与功率放大器连接。

优选的，所述数字调制架构包括：按信号处理的顺序依次连接的串并信号转换单元、映射单元、成型滤波器、损伤预校正模块和速率适配单元；

所述数字调制架构还包括时钟管理模块，时钟管理模块包括两个不同时钟速率的输出端，其中一个输出端为串并信号转换单元、映射单元、成型滤波器和损伤预校正模块提供工作时钟，另一个输出端连接速率适配单元，为速率适配单元提供工作时钟。

优选的，所述串并信号转换模块包括：按信号处理的顺序依次连接的串并转换单元、映射单元和成形滤波器。

优选的，所述损伤预校正模块包括：按信号处理的顺序依次连接的数字预失真矫正单元、 IQ不平衡预校正单元和IQ延时预校正单元。

优选的，所述成形滤波器为基于快速FIR滤波器的根升余弦滤波器。

优选的，所述速率适配单元采用分数倍内插滤波器。

优选的，所述正交谐波混频器包括两个混频器和一个耦合器，所述两个混频器输入端分别一一连接两个低通滤波器，输出端并列连接在耦合器上。

优选的，所述DAC的采样率Fp≥(Rb/M)*K(1+α)/2，其中Rb输入的比特流码率，M 为调制阶数，K为成型滤波器的倍升，α为成形滤波器的滚降系数。

优选的，所述太赫兹高速通信发射机构架能够实现太赫兹频段20Gbps以上数据的实时传输。

一种超宽带信号处理方法，所述方法基于上述的太赫兹高速通信发射机构架进行，所述方法包括：

S1：将待传输串行比特流经串并转换、映射和成形滤波三步转换后，转化为可以通过电磁波传输的并行IQ调制信号；

S2：对并行IQ调制信号进行损伤预校正；

S3：利用速率适配单元将矫正后的并行IQ调制信号转化为与DAC驱动位数、并行路数和运行速率匹配的并行信号，并将该并行信号输入两个DAC中进行数模转换；

S4：两个DAC输出的I、Q信号经过模拟低通滤波器滤波后进行正交调制，将IQ基带信号一次变频到太赫兹频段，之后该太赫兹信号经过带通滤波器滤除谐波、功率放大器放大之后，通过天线发射出去。

本发明的有益效果是：本发明提供的太赫兹高速通信发射机构架及超宽带信号处理方法中，太赫兹高速通信发射机构架的基带部分采用了算法级全并行的数字调制架构，该数字调制架构通过增加信号并行度降低了器件的运行速率，从而突破了FPGA器件的速率限制，在较低的器件时钟频率下，以较少的硬件资源极大的提高了信号处理速率，解决在高传输容量下的算法硬件的实现问题，而且本发明在基带部分增加了预校正模块，预校正模块能够支持更高阶的调制模式，提升了通信系统的频谱利用率；太赫兹高速通信发射机构架的射频部分使用正交谐波混频器将基带IQ信号一次变频到太赫兹频段，降低了DAC的采样率要求，同时相对传统二次变频结构，一次变频降低了变频损耗，提升了射频信号传输质量。本发明公开的太赫兹高速通信发射机构架可以实现太赫兹频段20Gbps以上数据的实时、高质量传输。

本发明公开的信号处理方法利用本发明的太赫兹高速通信发射机构架，可实现超宽带信号的处理。

附图说明

图1为本发明实施例中太赫兹高速通信发射机构架结构示意图；

图2为本发明实施例中数字调制架构的结构示意图；

图3为本发明实施例中正交谐波混频器工作过程示意图；

图中：1.基带部分 2.射频部分 11.数字调制架构 101.串并转换单元 102.映射单元 103.成形滤波器 104.数字预失真矫正单元 105.IQ不平衡预校正单元 106.IQ延时预校正单元 107.速率适配单元 108.DAC 109.低通滤波器 110.时钟管理模块 201. 本振单元 202.正交谐波混频器 203.带通滤波器 204.功率放大器 205.发射天线 2011.本振2012.N倍频器 2013.功放 2021.混频器 2022.耦合器。

具体实施方式

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

下面结合附图和具体实施例对本发明进行详细说明。

作为一个实施例，如图1所示的一种太赫兹高速通信发射机构架，所述架构包括基带部分1和射频部分2；

上述基带部分1包括数字调制架构11、两个DAC108和两个低通滤波器109，如图1所示两个DAC108连接在数字调制架构11后，两个低通滤波器109分别一一连接在两个 DAC108上；

上述射频部分2包括本振单元201、正交谐波混频器202、带通滤波器203、功率放大器 204和发射天线205，正交谐波混频器202一端连接本振单元201，另一端连接两个低通滤波器109，带通滤波器203连接在正交谐波混频器202，功率放大器204连接在带通滤波器203上，发射天线205与功率放大器204连接。

本发明中数字调制架构11为算法级全并行架构，适合于FPGA流水线实现，其包括：按信号处理的顺序依次连接的串并转换单元101、映射单元102、成形滤波器103、数字预失真矫正单元104、IQ不平衡预校正单元105、IQ延时预校正单元106和速率适配单元107，其中数字预失真矫正单元104、IQ不平衡预校正单元105和IQ延时预校正单元106组成了数字调制架构11的损伤预校正模块；数字调制架构11还包括时钟管理模块110，时钟管理模块110有两种不同的时钟速率输出端，其中一个输出端为速率适配单元107之前的单元和模块提供工作时钟，另一个输出端连接速率适配单元107，时钟管理模块110为数字调制架构11中信号处理提供时钟信号。

作为一种实施例，上述成形滤波器103采用基于快速FIR滤波器的根升余弦滤波器。

结合图1和图2，以实施例说明基带部分1的工作过程：

首先假设数字调制架构11的调制阶数为M，如图2所示，码率为Rb(Gbps)的比特流输入串并转换单元101后，串并转换单元101将串行比特率被转换为N路Rb/N(GHz)的低速并行比特流，N取M的倍数；之后再经过M阶映射单元102后得到N/M路Rb/N(GHz) 的并行I、Q数据，即同相和正交分量数据；最后通过成形滤波器103对映射后的I、Q数据分别进行K倍升采样的高速并行成型滤波，此时信号为并行度变为KN/M路Rb/N(GHz) 的基带I、Q调制信号。

接着，(1)KN/M路Rb/N(GHz)的基带I、Q数据经过数字预失真矫正单元104，预校正因模拟通道发送信号功率较大而造成部分信号工作在非线性区引起的调制信号的幅度和相位的非线性问题。本发明中采用静态校正方案，且非线性损伤矫正模型采用非记忆的多项式模型，矫正模型为：Y＝X+C·X|X|²，其中Y为预矫正后的信号，X为矫正前的信号， C为表征非线性特性的预校正系数，该数为复数；

(2)之后信号经过IQ不平衡预校正单元105，预交正正交调制器202的IQ不平衡问题，不平衡项包括相位不平衡θ、幅度不平衡α和I、Q两路的直流偏置(dci，dcq)，采用的矫正模型为：

其中X_I(n)和X_Q(n)分别为未矫正的IQ两路信号，Y_I(n)和Y_Q(n)分别为经过IQ不平衡预校正单元105校正后的IQ两路信号，n为时间索引；

(3)之后信号通过IQ延时预校正单元106，矫正I、Q两路因走线延时等引起的相位差，预矫正模型为

其中X_I(n-D)表示未校正的延迟了D个系统时钟的I路信号，X_Q为未矫正的Q路信号，w表示滤波器系数，Y_I′(n)和Y_Q′(n)分别为经过IQ延时预校正单元106校正后的IQ两路信号；

基带I、Q数据通过一系列损伤预校正并不改变信号的并行度和时钟速率，仅改变信号幅度和相位特性。

然后，速率适配单元107将KN/M路Rb/N(GHz)的基带I、Q数据(信号等效串行速率F_S＝K*Rb/M(GSps))转换到与DAC驱动匹配的并行度和处理速率(DAC等效串行速率F_DAC(GSps))，本实施例中采用分数倍内插(farrow)滤波器来实现速率适配，由滤波器产生一个多相分数延时滤波器组，以kw＝F_DAc/F_S为控制字进行相位累加，控制滤波器系数的选择和滤波器的实现速率适配，滤波器组的数量由信号信噪比要求决定，精度要求越高，相位区分越精细，滤波器组数越多。

最后，I、Q数据由两个DAC108处理后输出至模拟部分，模拟信号经过低通滤波器109 滤波后送入射频部分2，DAC108的采样率Fp(GSps)需满足Fp≥(Rb/M)*K(1+α)/2，其中α为成形滤波器的滚降系数。

结合图3以及实施例，说明射频部分2的工作过程：

将模拟信号送入正交谐波混频器202后通过一次变频将信号变频到太赫兹频段，其实现过程如图3所示，假设目标射频中心频点为f_RF，首先在本振单元201使用一个频率为f_RF/2 的本振信号驱动I、Q两路的谐波混频器2021，然后将Q路混频后的信号移相90°，与I路在耦合器2022中耦合获得中心频点为f_RF的宽带调制信号，之后将该太赫兹宽带调制信号经过带通滤波器203滤除谐波、功率放大器204放大之后，通过发射天线205发射出去。f_RF/2的本振信号首先通过本振2011产生毫米波频段的点频信号，之后进行N倍频器2012和功放2013后放大获得。

上述太赫兹高速通信发射机构架的基带部分1和射频部分2的工作过程即为超宽带信号的处理过程，该过程包括：

S1：将待传输串行比特流经串并转换、映射和成形滤波三步转换后，转化为可以通过电磁波传输的并行IQ调制信号；

S2：对并行IQ调制信号进行损伤校正；

S3：利用速率适配单元将矫正后的并行IQ调制信号转化为与DAC位数、并行路数和运行速率匹配的并行信号，并将该并行信号输入两个DAC中进行数模转换；

S4：两个DAC输出的I、Q信号经过模拟低通滤波器滤波后进行正交调制，将IQ基带信号一次变频到太赫兹频段，之后该太赫兹信号经过带通滤波器滤除谐波、功率放大器放大之后，通过天线发射出去。

Claims (10)

1.一种太赫兹高速通信发射机构架，其特征在于，所述架构包括基带部分和射频部分；

所述基带部分包括数字调制架构、两个DAC和两个低通滤波器，所述两个DAC连接在数字调制架构后，两个低通滤波器分别一一连接在两个DAC上；

所述数字调制架构为算法级全并行架构；

所述射频部分包括正交谐波混频器，正交谐波混频器连接两个低通滤波器，所述射频部分还包括本振单元，带通滤波器、功率放大器和发射天线，所述本振单元和带通滤波器均与正交谐波混频器连接，所述功率放大器连接在带通滤波器上，所述发射天线与功率放大器连接。

2.根据权利要求1所述的太赫兹高速通信发射机构架，其特征在于，所述数字调制架构包括：按信号处理的顺序依次连接的串并信号转换单元、映射单元、成型滤波器、损伤预校正模块和速率适配单元；

所述数字调制架构还包括时钟管理模块，时钟管理模块包括两个不同时钟速率的输出端，其中一个输出端为串并信号转换单元、映射单元、成型滤波器和损伤预校正模块提供工作时钟，另一个输出端连接速率适配单元，为速率适配单元提供工作时钟。

3.根据权利要求2所述的太赫兹高速通信发射机构架，其特征在于，所述损伤预校正模块包括：按信号处理的顺序依次连接的数字预失真矫正单元、IQ不平衡预校正单元和IQ延时预校正单元。

4.根据权利要求2所述的太赫兹高速通信发射机构架，其特征在于，所述数字预失真矫正单元的矫正模型为：Y＝X+C·X|X|²，其中Y为经数字预失真矫正单元预矫正后的信号，X为矫正前的信号，C为表征非线性特性的预校正系数，为复数；

所述IQ不平衡预校正单元的矫正模型为：

其中X_I(n)和X_Q(n)分别为未矫正的I、Q两路信号，Y_I(n)和Y_Q(n)分别为经过IQ不平衡预校正单元校正后的I、Q两路信号，n为时间索引，θ为相位不平衡，α为幅度不平衡，dci和dcq分别为I、Q两路的直流偏置；

所述IQ延时预校正单元的预矫正模型为

其中X_I(n-D)表示未校正的延迟了D个系统时钟的I路信号，X_Q为未矫正的Q路信号，w表示滤波器系数，Y_I′(n)和Y_Q(n)分别为经过IQ延时预校正单元校正后的I、Q两路信号。

5.根据权利要求2所述的太赫兹高速通信发射机构架，其特征在于，所述成形滤波器为基于快速FIR滤波器的根升余弦滤波器。

6.根据权利要求2所述的太赫兹高速通信发射机构架，其特征在于，所述速率适配单元采用分数倍内插滤波器。

7.根据权利要求1所述的太赫兹高速通信发射机构架，其特征在于，所述正交谐波混频器包括两个混频器和一个耦合器，所述两个混频器输入端分别一一连接两个低通滤波器，输出端并列连接在耦合器上。

8.根据权利要求1所述的太赫兹高速通信发射机构架，其特征在于，所述DAC的采样率Fp≥(Rb/M)*K(1+α)/2，其中Rb输入发射机构架的比特流码率，M为调制阶数，K为成型滤波器的倍升，α为成形滤波器的滚降系数。

9.根据权利要求1所述的太赫兹高速通信发射机构架，其特征在于，所述太赫兹高速通信发射机构架能够实现太赫兹频段20Gbps以上数据的实时传输。

10.一种超宽带信号处理方法，其特征在于，所述方法基于权利要求1～9中任意一项所述的太赫兹高速通信发射机构架进行，所述方法包括：

S1：将待传输串行比特流经串并转换、映射和成形滤波三步转换后，转化为可以通过电磁波传输的多路并行IQ调制信号；

S2：对多路并行IQ调制信号进行损伤预校正；

S3：利用速率适配单元将矫正后的并行IQ调制信号转化为与DAC位数、并行路数和运行速率相匹配的并行信号，并将该并行信号输入两个DAC中进行数模转换；

S4：两个DAC输出的I、Q信号经过模拟低通滤波器滤波后进行正交调制，经过一次变频后变频到太赫兹频段，之后该太赫兹信号经过带通滤波器滤除谐波、功率放大器放大之后，通过发射天线发射出去。

Images