CN104615053B - 一种晶体管控制型电子负载控制电路 - Google Patents

Abstract

本发明提出了一种晶体管控制型电子负载控制电路，包括微处理器、DA控制单元、误差运算放大电路、恒流恒压模式转换电路和负载状态控制电路，所述DA控制单元与所述微处理器连接、用于输出电流控制电压，所述误差运算放大电路的输入端与所述DA控制单元连接，所述恒流恒压模式转换电路的一端与所述误差运算放大电路的输出端连接、用于在恒流模式和恒压模式之间进行切换，所述负载状态控制电路的一端与所述恒流恒压模式转换电路的另一端连接、用于对电子负载的开关状态进行控制，所述负载状态控制电路的另一端接地。实施本发明的晶体管控制型电子负载控制电路，具有以下有益效果：能消除干扰、抗干扰能力较强、电子负载的拉载速度较快。

Description

一种晶体管控制型电子负载控制电路

技术领域

本发明涉及负载控制领域，特别涉及一种晶体管控制型电子负载控制电路。

背景技术

目前，直流电子负载CC(恒流)和CV(恒压)两种模式之间的转换是采用继电器或电子开关在误差比较运算放大器的输入端进行信号切换，电流或电压控制基准信号(以下简称“DA”)与电流或电压采集信号通过继电器或电子开关切换后到误差比较运算放大器的输入端。采用继电器实现CC模式和CV模式的切换存在成本高，无法小型化，在继电器动作瞬间有一定的电磁干扰问题；采用电子开关实现CC模式和CV模式的切换存在成本高，需要电平转换电路，线路复杂的问题；误差比较运算放大器的输入端阻抗很高，CC模式和CV模式的切换电路容易引入干扰，其抗干扰能力较弱。

通常电子负载的ON/OFF控制是在误差比较运算放大器之前，向误差比较运算放大器其中一个输入端加固定电平电压，强制误差比较运算放大器的输出电压归零，以实现ON/OFF功能。当电子负载从OFF状态转换到ON状态时，该控制方式会导致误差比较运算放大器的输出从0V上升到额定驱动电压，该过程需要较长的时间，使电子负载拉载速度变慢。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述存在干扰、抗干扰能力较弱、电子负载的拉载速度较慢缺陷，提供一种能消除干扰、抗干扰能力较强、电子负载的拉载速度较快的晶体管控制型电子负载控制电路。

本发明解决其技术问题所采用的技术方案是：构造一种晶体管控制型电子负载控制电路，包括微处理器、DA控制单元、误差运算放大电路、恒流恒压模式转换电路和负载状态控制电路，所述DA控制单元与所述微处理器连接、用于输出电流控制电压，所述误差运算放大电路的输入端与所述DA控制单元连接，所述恒流恒压模式转换电路的一端与所述误差运算放大电路的输出端连接、用于在恒流模式和恒压模式之间进行切换，所述负载状态控制电路的一端与所述恒流恒压模式转换电路的另一端连接、用于对电子负载的开关状态进行控制，所述负载状态控制电路的另一端接地。

在本发明所述的晶体管控制型电子负载控制电路中，所述误差运算放大电路包括电流误差放大电路和电压误差放大电路，所述恒流恒压模式转换电路包括恒流控制单元和恒压控制单元，所述电压误差放大电路的一输入端和所述电流误差放大电路的一输入端均与所述DA控制单元连接，所述恒压控制单元的一端与所述电压误差放大电路的输入端连接，所述恒流控制单元的一端与所述电流误差放大电路的输出端连接，所述恒压控制单元的另一端与所述恒流控制单元的另一端均与所述负载状态控制电路的一端连接。

在本发明所述的晶体管控制型电子负载控制电路中，还包括MOS管、电压采集电路、电流采样放大电路和采样电阻，所述MOS管的栅极与所述负载状态控制电路的一端连接，所述MOS管的漏极与所述电压采集电路的输入端连接，所述MOS管的源极分别与所述电流采样放大电路的输入端和所述采样电阻的一端连接，所述采样电阻的另一端接地，所述电压采集电路的输出端与所述电压误差放大电路的另一输入端连接，所述电流采样放大电路的输出端与所述电流误差放大电路的另一输入端连接。

在本发明所述的晶体管控制型电子负载控制电路中，所述电流误差放大电路包括电流误差放大器和第一电容，所述恒流控制单元包括第四三极管和第六三极管；所述电流误差放大器的同相输入端与所述DA控制单元连接，所述电流误差放大器的反相输入端分别与所述第一电容的一端和电流采样放大电路连接，所述电流误差放大器的输出端分别与所述第一电容的另一端和所述第六三极管的发射极连接，所述第六三极管的基极与所述第四三极管的集电极连接，所述第六三极管的集电极通过第五电阻与所述MOS管的栅极连接，所述第四三极管的发射极接地，所述第四三极管的基极与所述微处理器连接。

在本发明所述的晶体管控制型电子负载控制电路中，所述电压误差放大电路包括电压误差放大器、第二电容和第七电阻，所述恒压控制单元包括第三三极管和第五三极管，所述电压误差放大器的同相输入端与所述电压采集电路的输出端连接，所述电压误差放大器的反相输入端分别与所述第二电容的一端和第七电阻的一端连接，所述第七电阻的另一端与所述DA控制单元连接，所述电压误差放大器的输出端分别与所述第二电容的另一端和第五三极管的发射极连接，所述第五三极管的集电极通过所述第五电阻与所述MOS管的栅极连接，所述第五三极管的基极与所述第三三极管的集电极连接，所述第三三极管的发射极与所述负载状态控制电路连接，所述第三三极管的基极与所述微处理器连接。

在本发明所述的晶体管控制型电子负载控制电路中，所述负载状态控制电路包括第二三极管，所述第二三极管的发射极与所述第三三极管的发射极连接，所述第二三极管的基极与所述微处理器连接，所述第二三极管的集电极与所述MOS管的栅极连接。

在本发明所述的晶体管控制型电子负载控制电路中，所述电流采样放大电路包括第二电阻、第三电阻、第四电阻、电流放大器和第六电阻，所述电流放大器的同相输入端与所述第二电阻的一端连接，所述第二电阻的另一端与所述采样电阻的一端连接，所述电流放大器的反相输入端分别与所述第三电阻的一端和第四电阻的一端连接，所述第三电阻的另一端接地，所述电流放大器的输出端分别与所述第四电阻的另一端和所述第六电阻的一端连接，所述第六电阻的另一端与所述电流误差放大器的反相输入端连接。

在本发明所述的晶体管控制型电子负载控制电路中，所述电压采集电路包括第八电阻、第九电阻、第十电阻和第十一电阻，所述第八电阻的一端与所述MOS管的漏极连接，所述第八电阻的另一端与所述第九电阻的一端连接，所述第九电阻的另一端与所述第十电阻的一端连接，所述第十电阻的另一端分别与所述第十一电阻的一端和电压误差放大器的同相输入端连接，所述第十一电阻的另一端接地。

在本发明所述的晶体管控制型电子负载控制电路中，所述第二三极管、第三三极管和第四三极管均为NPN三极管，所述第五三极管和第六三极管均为PNP三极管。

在本发明所述的晶体管控制型电子负载控制电路中，所述MOS管的漏极还与被测试电源连接。

实施本发明的晶体管控制型电子负载控制电路，具有以下有益效果:由于恒流恒压模式转换电路的一端与误差运算放大电路的输出端连接、用于在恒流模式和恒压模式之间进行切换，负载状态控制电路的一端与恒流恒压模式转换电路的另一端连接、用于对电子负载的开关状态进行控制，恒流恒压模式转换电路设置在误差运算放大电路的输出端，其输出阻抗远远低于输入阻抗，提高系统抗干扰能力，负载状态控制电路设置在误差运算放大电路的输出端，提高了拉载速度，所以其能消除干扰、抗干扰能力较强、电子负载的拉载速度较快。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明晶体管控制型电子负载控制电路一个实施例中的结构示意图；

图2为所述实施例中晶体管控制型电子负载控制电路的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明晶体管控制型电子负载控制电路实施例中，其晶体管控制型电子负载控制电路的结构示意图如图1所示。图1中，该晶体管控制型电子负载控制电路包括微处理器1、DA控制单元2、误差运算放大电路3、恒流恒压模式转换电路4和负载状态控制电路5，其中，DA控制单元2与微处理器1连接、用于输出电流控制电压，误差运算放大电路3的输入端与DA控制单元2连接，恒流恒压模式转换电路4的一端与误差运算放大电路3的输出端连接、用于在恒流模式和恒压模式之间进行切换，负载状态控制电路5的一端与恒流恒压模式转换电路4的另一端连接、用于对电子负载的开关状态进行控制，负载状态控制电路5的另一端接地。负载状态控制电路5用于控制电子负载的ON/OFF状态。由于恒流恒压模式转换电路设置在误差运算放大电路的输出端，其输出阻抗远远低于输入阻抗，提高系统抗干扰能力，负载状态控制电路设置在误差运算放大电路的输出端，提高了拉载速度，所以其能消除干扰、抗干扰能力较强、电子负载的拉载速度较快。

本实施例中，误差运算放大电路3包括电流误差放大电路31和电压误差放大电路32，恒流恒压模式转换电路4包括恒流控制单元41和恒压控制单元42，电压误差放大电路32的一输入端和电流误差放大电路31的一输入端均与DA控制单元2连接，恒压控制单元42的一端与电压误差放大电路32的输入端连接，恒流控制单元41的一端与电流误差放大电路31的输出端连接，恒压控制单元42的另一端与恒流控制单元41的另一端均与负载状态控制电路5的一端连接。

本实施例中，晶体管控制型电子负载控制电路还包括MOS管Q1、电压采集电路6、电流采样放大电路7和采样电阻R1，其中，MOS管Q1的栅极与负载状态控制电路5的一端连接，MOS管Q1的漏极与电压采集电路6的输入端连接，MOS管Q1的源极分别与电流采样放大电路7的输入端和采样电阻R1的一端连接，采样电阻R1的另一端接地，电压采集电路6的输出端与电压误差放大电路32的另一输入端连接，电流采样放大电路7的输出端与电流误差放大电路31的另一输入端连接。

图2为本实施例中晶体管控制型电子负载控制电路的电路原理图，图2中，电流误差放大电路31包括电流误差放大器U1A和第一电容C1，恒流控制单元41包括第四三极管Q4和第六三极管Q6；电流误差放大器U1A的同相输入端与DA控制单元2连接，电流误差放大器U1A的反相输入端分别与第一电容C1的一端和电流采样放大电路7连接，电流误差放大器U1A的输出端分别与第一电容C1的另一端和第六三极管Q6的发射极连接，第六三极管Q6的基极与第四三极管Q4的集电极连接，第六三极管Q6的集电极通过第五电阻R5与MOS管Q1的栅极连接，第四三极管Q4的发射极接地，第四三极管Q4的基极与微处理器1连接。

本实施例中，电压误差放大电路32包括电压误差放大器U1B、第二电容C2和第七电阻R7，恒压控制单元42包括第三三极管Q3和第五三极管Q5，电压误差放大器U1B的同相输入端与电压采集电路6的输出端连接，电压误差放大器U1B的反相输入端分别与第二电容C2的一端和第七电阻R7的一端连接，第七电阻R7的另一端与DA控制单元2连接，电压误差放大器32的输出端分别与第二电容C2的另一端和第五三极管Q5的发射极连接，第五三极管Q5的集电极通过第五电阻R5与MOS管Q1的栅极连接，第五三极管Q5的基极与第三三极管Q3的集电极连接，第三三极管Q3的发射极与负载状态控制电路5连接，第三三极管Q3的基极与微处理器1连接。

本实施例中，负载状态控制电路5包括第二三极管Q2，第二三极管Q2的发射极与第三三极管Q3的发射极连接，第二三极管Q2的基极与微处理器1连接，第二三极管Q2的集电极与MOS管Q1的栅极连接。电流采样放大电路7包括第二电阻R2、第三电阻R3、第四电阻R4、电流放大器U2和第六电阻R6，电流放大器U2的同相输入端与第二电阻R2的一端连接，第二电阻R2的另一端与采样电阻R1的一端连接，电流放大器U2的反相输入端分别与第三电阻R3的一端和第四电阻R4的一端连接，第三电阻R3的另一端接地，电流放大器U2的输出端分别与第四电阻R4的另一端和第六电阻R6的一端连接，第六电阻R6的另一端与电流误差放大器U1A的反相输入端连接。

本实施例中，电压采集电路6包括第八电阻R8、第九电阻R9、第十电阻R10和第十一电阻R11，第八电阻的一端与MOS管的漏极连接，第八电阻R8的另一端与第九电阻R9的一端连接，第九电阻R9的另一端与第十电阻R10的一端连接，第十电阻R10的另一端分别与第十一电阻R11的一端和电压误差放大器32的同相输入端连接，第十一电阻R11的另一端接地。值得一提的是，本实施例中，第二三极管Q2、第三三极管Q3和第四三极管Q4均为NPN三极管，第五三极管Q5和第六三极管Q6均为PNP三极管。本实施例中，MOS管Q1的漏极还与被测试电源连接。图1中画出了被测试电源，这只是为了直观地显示被测试电源与晶体管控制型电子负载控制电路连接关系，但晶体管控制型电子负载控制电路不包括被测试电源。

下面具体介绍晶体管控制型电子负载控制电路的工作原理。对于恒流模式，首先进行模式切换，当微处理器1控制CV为低电平时，第三三极管Q3截止，第五三极管Q5的基极电压升高后也截止，切断电压误差放大器U1B的输出端与MOS管Q1的栅极之间的连接。当微处理器1控制CC为高电平时，第四三极管Q4饱和导通，第六三极管Q6的基极因第四三极管Q4的导通变为低电平，第六三极管Q6饱和导通，使电流误差放大器U1A的输出端与MOS管Q1的栅极连接。微处理器1根据用户设置的参数，输出电流控制电压DA到电流误差放大器U1A的同相输入端。

当微处理器输出ON/OFF信号为低电平时，第二三极管Q2截止，电流误差放大器U1A的输出端输出电压依次经过第六三极管Q6和第五电阻R5后到MOS管Q1的栅极，使MOS管Q1导通，这时外接电源输入电压VIN通过MOS管Q1的漏极和源极后再通过采样电阻R1到地GND形成回路。流过采样电阻R1的电流产生电压降，该信号经第二电阻R2到电流放大器U2的同相输入端。输出信号从电流放大器U2的输出端，经第四电阻R4和第三电阻R3分压后输入到电流放大器U2的反相输入端。值得一提的是，第四电阻R4和第三电阻R3的分压比值决定电流放大器U2的放大倍数。电流信号经电流放大器U2放大后通过第六电阻R6输入到电流误差放大器U1A的反相输入端，该信号与微处理器1输出的DA电压进行比较，产生的误差电压用于控制MOS管Q1的导通程度。

本实施例中，当拉载电流偏小时，采样电阻R1上的电压降会降低，从电流放大器U2的输出端输出到电流误差放大器U1A的反相输入端的电压也会偏低，该电压低于DA电压时，电流误差放大器U1A的输出端输出的电压会升高，降低MOS管Q1的导通内阻，从而提高拉载电流。当拉载电流偏大时，采样电阻R1上的电压降会升高，从电流放大器U2的输出端输出到电流误差放大器U1A的反相输入端的电压也会偏高，该电压高于DA电压时，电流误差放大器U1A的输出端输出的电压会降低，提高MOS管Q1的导通内阻，从而降低拉载电流。整个控制过程，第一电容C1主要起高频补偿作用防止环路高频振荡。通过上述过程，本晶体管控制型电子负载控制电路实现了恒定的拉载电流功能。

对于恒压模式，首先进行模式切换，当微处理器1控制CC为低电平时，第四三极管Q4截止，第六三极管Q6的基极电压升高后也截止，切断电压误差放大器U1A的输出端的输出与MOS管Q1的栅极之间的连接。当微处理器1控制CV为高电平时，第三三极管Q3饱和导通，第五三极管Q5的基极因第三三极管Q3的导通变为低电平，第五三极管Q5饱和导通。使电流误差放大器U1B的输出端的输出与MOS管Q1的栅极之间的连接。微处理器1根据用户设置的参数，输出电流控制电压DA通过第七电阻R7到电流误差放大器U1B的反相输入端。微处理器1输出ON/OFF信号为低电平，第二三极管Q2截止，电流误差放大器U1B的输出端输出电压依次经过第六三极管Q6和第五电阻R5后到MOS管Q1的栅极，使MOS管Q1导通，这时外接电源输入电压VIN通过MOS管Q1的漏极和源极后再通过采样电阻R1到地GND形成回路。

外接电源输入电压VIN经第八电阻R8、第九电阻R9、第十电阻R10和第十一电阻R11分压后送入到电压误差放大器U1B的同相输入端。该信号与微处理器1输出的DA电压比较，产生的误差电压去控制MOS管Q1的导通程度。当外接电源输入电压VIN偏高时，经过第八电阻R8、第九电阻R9、第十电阻R10和第十一电阻R11分压后送入到电压误差放大器U1B的同相输入端的电压也偏高，该电压比DA电压偏高，电压误差放大器U1B的输出端输出的电压就会升高，降低MOS管Q1的导通内阻，从而达到将外接电源输入电压VIN拉低的目的。当外接电源输入电压VIN偏低时，经过第八电阻R8、第九电阻R9、第十电阻R10和第十一电阻R11分压后送入到电压误差放大器U1B的同相输入端的电压也偏低，该电压比DA电压偏低，电压误差放大器U1B的输出端输出的电压就会下降，提高MOS管Q1的导通内阻，从而达到将外接电源输入电压VIN升高的目的。

对于电子负载状态控制，在空载模式时，ON/OFF电压为高电平，第二三极管Q2饱和导通，将MOS管Q1的栅极电压短路到地GND。MOS管Q1的栅极电压过低而关闭拉载。当需要拉载时，ON/OFF电压为低电平，第二三极管Q2退出导通状态进入截止状态，MOS管Q1的栅极驱动电压上升控制MOS管Q1的导通状态。

总之，在本实施例中，将恒流恒压模式转换电路4从误差运算放大电路3的输入端移至误差运算放大电路3的输出端，其输出阻抗远远低于输入阻抗，提高系统抗干扰能力。恒流恒压模式转换电路4采用三极管(第三三极管Q3和第五三极管Q5实现恒压切换；第四三极管Q4和第六三极管Q6实现恒流切换)替代继电器或电子开关，可以由微处理器1的输出端口直接驱动，由于省去了存在电磁干扰的继电器和需要电平转换的电子开关，其大大缩小了PCB板的使用面积，降低了成本。负载状态控制电路5也从从误差运算放大电路3的输入端移至误差运算放大电路3的输出端，用一颗第二三极管Q2实现控制，提高了拉载速度。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种晶体管控制型电子负载控制电路，其特征在于，包括微处理器、DA控制单元、误差运算放大电路、恒流恒压模式转换电路和负载状态控制电路，所述DA控制单元与所述微处理器连接、用于输出电流控制电压，所述误差运算放大电路的输入端与所述DA控制单元连接，所述恒流恒压模式转换电路的一端与所述误差运算放大电路的输出端连接、用于在恒流模式和恒压模式之间进行切换，所述负载状态控制电路的一端与所述恒流恒压模式转换电路的另一端连接、用于对电子负载的开关状态进行控制，所述负载状态控制电路的另一端接地；

所述误差运算放大电路包括电流误差放大电路和电压误差放大电路，所述恒流恒压模式转换电路包括恒流控制单元和恒压控制单元，所述电压误差放大电路的一输入端和所述电流误差放大电路的一输入端均与所述DA控制单元连接，所述恒压控制单元的一端与所述电压误差放大电路的输入端连接，所述恒流控制单元的一端与所述电流误差放大电路的输出端连接，所述恒压控制单元的另一端与所述恒流控制单元的另一端均与所述负载状态控制电路的一端连接；

还包括MOS管、电压采集电路、电流采样放大电路和采样电阻，所述MOS管的栅极与所述负载状态控制电路的一端连接，所述MOS管的漏极与所述电压采集电路的输入端连接，所述MOS管的源极分别与所述电流采样放大电路的输入端和所述采样电阻的一端连接，所述采样电阻的另一端接地，所述电压采集电路的输出端与所述电压误差放大电路的另一输入端连接，所述电流采样放大电路的输出端与所述电流误差放大电路的另一输入端连接。

2.根据权利要求1所述的晶体管控制型电子负载控制电路，其特征在于，所述电流误差放大电路包括电流误差放大器和第一电容，所述恒流控制单元包括第四三极管和第六三极管；所述电流误差放大器的同相输入端与所述DA控制单元连接，所述电流误差放大器的反相输入端分别与所述第一电容的一端和电流采样放大电路连接，所述电流误差放大器的输出端分别与所述第一电容的另一端和所述第六三极管的发射极连接，所述第六三极管的基极与所述第四三极管的集电极连接，所述第六三极管的集电极通过第五电阻与所述MOS管的栅极连接，所述第四三极管的发射极接地，所述第四三极管的基极与所述微处理器连接。

3.根据权利要求2所述的晶体管控制型电子负载控制电路，其特征在于，所述电压误差放大电路包括电压误差放大器、第二电容和第七电阻，所述恒压控制单元包括第三三极管和第五三极管，所述电压误差放大器的同相输入端与所述电压采集电路的输出端连接，所述电压误差放大器的反相输入端分别与所述第二电容的一端和第七电阻的一端连接，所述第七电阻的另一端与所述DA控制单元连接，所述电压误差放大器的输出端分别与所述第二电容的另一端和第五三极管的发射极连接，所述第五三极管的集电极通过所述第五电阻与所述MOS管的栅极连接，所述第五三极管的基极与所述第三三极管的集电极连接，所述第三三极管的发射极与所述负载状态控制电路连接，所述第三三极管的基极与所述微处理器连接。

4.根据权利要求3所述的晶体管控制型电子负载控制电路，其特征在于，所述负载状态控制电路包括第二三极管，所述第二三极管的发射极与所述第三三极管的发射极连接，所述第二三极管的基极与所述微处理器连接，所述第二三极管的集电极与所述MOS管的栅极连接。

5.根据权利要求4所述的晶体管控制型电子负载控制电路，其特征在于，所述电流采样放大电路包括第二电阻、第三电阻、第四电阻、电流放大器和第六电阻，所述电流放大器的同相输入端与所述第二电阻的一端连接，所述第二电阻的另一端与所述采样电阻的一端连接，所述电流放大器的反相输入端分别与所述第三电阻的一端和第四电阻的一端连接，所述第三电阻的另一端接地，所述电流放大器的输出端分别与所述第四电阻的另一端和所述第六电阻的一端连接，所述第六电阻的另一端与所述电流误差放大器的反相输入端连接。

6.根据权利要求5所述的晶体管控制型电子负载控制电路，其特征在于，所述电压采集电路包括第八电阻、第九电阻、第十电阻和第十一电阻，所述第八电阻的一端与所述MOS管的漏极连接，所述第八电阻的另一端与所述第九电阻的一端连接，所述第九电阻的另一端与所述第十电阻的一端连接，所述第十电阻的另一端分别与所述第十一电阻的一端和电压误差放大器的同相输入端连接，所述第十一电阻的另一端接地。

7.根据权利要求6所述的晶体管控制型电子负载控制电路，其特征在于，所述第二三极管、第三三极管和第四三极管均为NPN三极管，所述第五三极管和第六三极管均为PNP三极管。

8.根据权利要求7所述的晶体管控制型电子负载控制电路，其特征在于，所述MOS管的漏极还与被测试电源连接。