CN104604140B

CN104604140B - 异步模数转换器

Info

Publication number: CN104604140B
Application number: CN201380044975.8A
Authority: CN
Inventors: G·迪亚加拉占; U·达斯古普塔; V·戈皮纳坦
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2012-08-30
Filing date: 2013-08-30
Publication date: 2018-02-23
Anticipated expiration: 2033-08-30
Also published as: WO2014036458A1; US20140062734A1; US8760329B2; CN104604140A

Abstract

一种模数转换器(ADC)装置(200)具有接收模拟信号(AIN)的比较电路(204)。耦合到比较电路的基准电路(205)提供多个基准信号。转换电路被耦合到比较电路以检测比较电路的输出的变化。时间数字转换器(TDC)(210)和定时器(208)被耦合到比较电路。耦合到转换电路和TDC的输出电路(216)输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个。耦合到转换电路、定时器和TDC的模数转换器(ADC)(220)在已过去预定时段后被定时器使能。

Description

异步模数转换器

技术领域

本发明总体涉及模数转换器(ADC)，并且更具体地涉及异步ADC。

背景技术

图1图示说明了常规的同步ADC 100n。在操作中，模拟信号AIN通过滤波器/驱动器102(其通常是抗混叠滤波器)来滤波和/或放大并且被提供给采样保持(S/H)电路104。然后该S/H电路104能够基于来自定时电路110的信号周期性地(通常在如图2所示的等距采样时刻)对模拟信号AIN进行采样。然后转换电路106(其可以是一种量化器)能够使用来自定时电路110的时钟或定时信号将已采样的模拟信号AIN转化成具有量化水平的数字表现形式(即如图2所示)。输出电路108(其可以包括数字校正电路如平均器)生成最终数字信号DOUT。

ADC 100还可以被修改为“电平交叉(level-crossing)”ADC 150，如图3所示。在此，S/H电路104和转换电路106分别由比较电路154(其可以包括比较器)和转换电路156替换。对于该ADC 150，其确定模拟信号AIN变得大于(或小于)已知的量化水平的时刻(如图4所示)。基于这些时刻，可以生成数字信号DOUT。

然而，ADC 100和150中的每一个都存在某些缺点。一个缺点是定时电路110的功率消耗可能较高，因为ADC 100和150中的每一个都可能采用大量的器件(即比较器)或者可能以非常高的速率进行过采样以实现期望的分辨率。因此，存在对改进的ADC的需求。

常规电路的一些示例为：美国专利第6,404,372号；美国专利第6,850,180号；美国专利第7,466,258号；以及Grimaldi等人的“A10-bit 5kHz level crossing ADC”，201120th European Conf.on Circuit Theory and Design(ECCTD),pp.564-567。

发明内容

一个实施例提供一种装置。该装置包括：比较电路，其被配置为接收模拟信号；基准电路，其被耦合到比较电路并且被配置为将多个基准信号提供给比较电路；转换电路，其被耦合到比较电路并且被配置为检测比较电路的输出的变化；时间数字转换器(TDC)，其被耦合到比较电路；定时器，其被耦合到比较电路；输出电路，其被耦合到转换电路和TDC，其中该输出电路被配置为输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个；以及模数转换器(ADC)，其被耦合到转换电路、定时器和TDC，其中该ADC被配置为在已过去预定时段后被定时器使能。

根据一个实施例，比较电路进一步包括多个比较器，其中每个比较器被耦合到定时器、转换电路和基准电路，并且其中每个比较器被配置为接收模拟信号。

在各种实施例中，TDC可以被配置为生成与ADC的采样时刻对应的时间戳。

TDC被配置为生成输出电路的时间戳。

转换电路可以进一步包括多个转换逻辑电路，其中每个转换逻辑电路被耦合在至少一个比较器和输出电路之间。

基准电路可以进一步包括：基准逻辑电路；以及被耦合在基准逻辑电路与比较电路之间的基准发生器。

基准发生器可以进一步包括多个数模转换器(DAC)，其中每个DAC被耦合在基准逻辑电路与至少一个比较器之间。

还提供一种方法实施例。该方法包括：接收模拟信号；将模拟输入信号与第一和第二基准信号进行比较以生成第一比较结果；寄存第一比较结果和对应于该第一比较结果的第一时间戳；根据第一比较结果生成数字信号的第一部分；如果比较结果在预定间隔内保持基本相同，则使能ADC在采样时刻生成第二比较结果；生成对应于该采样时刻的第二时间戳；寄存第二比较结果和第二时间戳；以及根据第二比较结果生成该数字信号的第二部分。

根据一个实施例，第二基准信号大于第一基准信号，并且其中该方法进一步包括：如果模拟信号变得大于第二基准信号，则生成反映模拟信号已经变得大于第二基准信号的第三比较结果；寄存第三比较结果和对应于第三时间比较结果的第三时间戳；根据第三比较结果生成数字信号的第三部分；以及生成大于第二基准信号的第三基准信号。

在各种实施例中，该方法可以进一步包括：如果模拟信号变得小于第一基准信号，则生成反映模拟信号已经变得小于第一基准信号的第四比较结果；寄存第四比较结果和对应于第四时间比较结果的第四时间戳；根据第四比较结果生成数字信号的第四部分；以及生成小于第一基准信号的第四基准信号。

所描述的另一个装置实施例包括：比较电路，该比较电路具有：被配置为接收模拟信号的第一比较器；和被配置为接收模拟信号的第二比较器；基准电路，其被耦合到比较电路并且被配置为将第一基准信号提供给第一比较器以及将第二基准信号提供给第二比较器；转换电路，其被耦合到比较电路且被配置为检测比较电路的输出的变化；TDC，其被耦合到比较电路；定时器，其被耦合到比较电路；输出电路，其被耦合到转换电路和TDC，其中该输出电路被配置为输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个；以及ADC，其被耦合到转换电路、定时器和TDC，其中ADC被配置为当预定时段已过去后由定时器使能。

在各种实施方式中，定时器可以被配置为在预定时段后使第一和第二比较器对模拟信号重新采样。

转换电路可以进一步包括：被耦合在第一比较器与输出电路之间的第一转换逻辑电路；以及被耦合在第二比较器与输出电路之间的第二转换逻辑电路。

第一和第二转换逻辑电路中的每一个可以进一步包括寄存器。

基准发生器可以进一步包括：被耦合在基准逻辑电路与第一比较器之间的第一DAC；以及被耦合在基准逻辑电路与第二比较器之间的第二DAC。

在各种实施方式中，该装置可以进一步包括滤波器，该滤波器被耦合到第一和第二比较器中的每一个以便提供模拟信号。

输出电路可以进一步包括正弦内插器。

在一种实施方式中，提供一种方法。该方法包括：接收模拟信号；将模拟输入信号与第一和第二基准信号进行比较以生成第一比较结果；寄存第一比较结果和对应于第一比较结果的第一时间戳；根据第一比较结果生成数字信号的第一部分；调整第一和第二基准信号中的至少一个；如果模拟信号在预定间隔内达到第一和第二基准信号中已调整的一个信号，则生成第二比较结果；以及根据第二比较结果生成该数字信号的第二部分。

在各种方法实施方式中，第二基准信号可以大于第一基准信号，并且该方法可以进一步包括：如果模拟信号变得大于第二基准信号，则生成反映模拟信号已经变得大于第二基准信号的第三比较结果；寄存第三比较结果和对应于第三时间比较结果的第三时间戳；根据第三比较结果生成数字信号的第三部分；以及生成大于第二基准信号的第三基准信号。

在各种实施方式中，调整步骤可以进一步包括增加第一基准信号。

可以以第一和第二基准信号之间的初始差除以预定间隔减去消隐时段(blankingtime)的长度的速率来增加第一基准信号。

调整步骤可以进一步包括减少第二基准信号。

可以以第一和第二基准信号之间的初始差的二分之一除以预定间隔减去消隐时段的长度的速率来调整第一和第二基准信号中的每一个。

调整步骤可以进一步包括增加比第一基准信号少至少一个有效位(LSB)的第三基准信号。

根据本发明的一个实施例，提供一种装置。该装置包括：比较电路，其被配置为接收模拟信号；基准电路，其具有：耦合到比较电路以将多个基准信号提供给比较电路的基准发生器；以及耦合到基准发生器的基准逻辑电路，其中基准逻辑电路被配置为动态地调整多个基准信号中的至少一个；转换电路，其被耦合到比较电路并且被配置为检测比较电路的输出的变化；时间数字转换器(TDC)，其被耦合到比较电路；定时器，其被耦合到比较电路；以及输出电路，其被耦合到转换电路和TDC，其中输出电路被配置为输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个。

附图说明

图1和图3是常规ADC示例的框图；

图2和图4是分别描述图1和图3的ADC的操作的框图；

图5是根据本发明原理的ADC示例的框图；

图6是详细描述图5中的基准发生器、比较电路和转换电路的示例的框图；以及

图7-11是描述图5中的基准电路的示例性操作的框图。

具体实施方式

图5说明了表现本发明原理的示例性ADC 200。类似于ADC 100和150，ADC 200包括对比较电路204的模拟信号AIN进行滤波的滤波器202(例如，其可以是抗混叠滤波器)。比较电路204(其被耦合到滤波器202以便接收模拟信号AIN)还将执行类似于比较电路154的功能，其中它被配置为检测模拟信号AIN何时与其基准或量化水平交叉(即变得大于或小于该电平)，以便生成反映模拟信号AIN的幅值的比较结果。然而，区别之处在于，提供给比较电路204的基准信号(即基准电压)不是固定的(如比较电路154那样)，而是相反，基准电路205(其通常可以包括基准发生器206和基准逻辑214)动态地改变这些基准信号。

通过动态地改变基准信号，比较电路204的配置可以被简化(相比于比较电路154)。作为一个示例(其在图6中示出)，比较电路204可以包含比较器304-1到304-N，并且基准发生器206可以包含数模转换器(DAC)302-1到302-N。虽然显示了多个比较器304-1到304-N，但比较器304-1到304-N的数量(以及对应的DAC 302-1到302-N的数量)可以被减少到尽可能小的与期望输出分辨率无关的两个数。

一旦通过比较电路204生成比较结果，数字信号DOUT(其为模拟信号AIN的数字表现形式)可以被生成。这一般由转换电路212和输出电路216来完成。通常，转换电路212是被配置为检测来自比较电路204的比较结果何时已经发生改变的逻辑电路。作为一个示例，可以存在针对每个比较器304-1到304-N的转换逻辑电路306-1到306-N(如图6所示)，其中这些转换逻辑电路306-1至306-N中的每一个可以包括寄存器。基于来自转换电路212的输出，输出电路216(其可以包括正弦内插器)能够将同步或异步信号输出为数字信号DOUT，其中信号重构可以使用来自时间数字转换器(TDC)210的时间戳来执行。通常，TDC 210应该具有与ADC 200的带宽K以及信号与噪声加失真之比或SNDR相关的精确度(即在几皮秒内)(即频率为K HZ的正弦波的SNDR(以分贝为单位)由SNDR＝-10Log₁₀(l-Sinc(K Tq))-3给出，其中函数“Sinc(x)”被定义为针对任何实数值x的Sin(πx)/(πx)并且Tq以秒为单位来表示)。

存在ADC 200可以进行操作的多种方式，并且可以进行操作的方式的示例可以参见图7-10。针对图7-10所示的示例，转换电路212采用2个比较器304-1和304-2，并且基准信号REF1和REF2(其通常对应于电平L1到L4)由DAC 302-1和302-2提供。同样，针对图10所示的示例，转换电路212采用3个比较器304-1到304-3，并且基准信号REF1到REF3(其通常对应于电平M1到M5)由DAC 302-1到302-3提供。

在图7所示的示例中，采用了电平交叉方法。如图所示，模拟信号AIN在时刻T1和T2之间具有在电平L2和L3之间的幅值。在时刻T2处，模拟信号AIN与电平L3交叉，这允许基准信号REF1和REF2分别移动到电平L3和L4。然后模拟信号AIN在时刻T3处与电平L3交叉。接着，借助常规的电平交叉ADC(即ADC 150)，其比较电路(即比较电路154)会在时刻T3和T5之间的持续时间内继续输出相同的比较结果。然而，为了能够在输出电路216内执行重构(即正弦插值、多项式拟合或分段多项式拟合)，应该向ADC 200施加定时约束。也就是说，每对连续采样应该通过小于间隔R来分隔(针对期望的奈奎斯特采样率)，并且在这个间隔已经过去后(例如，在时刻T4处)，ADC 220(例如，其可以是高速ADC、逐次逼近寄存器或SAR ADC、流水线ADC等)可以对模拟信号AIN进行采样。例如，该间隔R可以是K/2，其中K是1/B并且B是ADC 200的带宽。因此，定时器208被用于促使或强迫比较电路204在时刻T4处(从最后采样起已经过去间隔R)对模拟信号AIN进行重新采样。此外，在时刻T2处，TDC 210能够为输出电路216生成时间戳以便使能重构。随后，在时刻T5至T7处(其分别与时刻T4到T6分隔开小于间隔R的间隔)，模拟信号AIN与电平L3交叉，其使得TDC210生成在每个时刻T5到T7处的时间戳(针对输出电路216和转换电路212)并且其使得基准电路205以与出现在时刻T2和T3处的类似变化来改变基准信号REF1和REF2的电平。基准信号REF1和REF2的电平的变化通常由基准逻辑214来完成，该基准逻辑电路214监控来自转换电路212的输出并相应地调整DAC302-1和302-2。

可替换地，可以采用“单斜坡(single-slope)”方法(如图8所示)。对于这种方法，基准信号REF1或REF2中的一个可以被改变或被调整。只要在间隔R和增加(或减少)的斜坡之间存在一种关系，就可以施加定时约束。但是，通过调整基准信号REF1或REF2，可能引入由产生具有类似幅值(即电压)和类似时间戳的相邻采样所导致的误差(被称为“震颤(chattering)”)。因此，为了减少震颤的发生，可以采用消隐时段或预收敛时段(即在时刻J1和J2之间)。如该示例所示，基准信号REF2以大致等于基准信号REF1和REF2之间的初始差(即L3-L2)除以间隔R减去消隐时段或预收敛时段的速率来增加。通过采用对基准信号REF2的这种调整，基准信号REF2(具有在时刻J2、J4、J6、J8、J10和J13引入的调整)在时刻J3、J5、J9、J11和J14处与模拟信号AIN交叉，这使得比较电路204在每个时刻对模拟信号进行重新采样并使得TDC 210在每个时刻发布时间戳。在该交叉之后，基准信号REF2返回至它的初始电平(即，电平L2)。同样，在该示例中的时刻J7和J12处，模拟信号与电平L3交叉，这使得基准电路205改变基准信号REF1和REF2的电平。

在另一个替换例中，可以采用“双斜坡(dual slope)”方法(如图9所示)。借助该示例所示的“双斜坡(dual slope)”方法，基准信号REF1和REF2两者在消隐时段或预收敛时段(其可以被用于减少发生由基准信号REF1和REF2两者的调整所导致的震颤)之后被调整。类似于“单斜坡”方法，如果在间隔R和增加(或减少)的斜坡之间存在一种关系，则可以施加定时约束，并且针对该示例，基准信号REF1和REF2以基准信号REF1和REF2之间的初始差(即L3-L2)的二分之一除以间隔R减去消隐时间的速率被分别减少和增加，这允许两者收敛于电平间(即在L2和L3之间)的电压中点处。通过采用对基准信号REF1和REF2的这种调整(具有在时刻I2、I4、I6、I8和J11引入的调整)，模拟信号AIN在时刻I3、I5、I9和J12处被交叉，这使得比较电路204在每个时刻对模拟信号进行重新采样并且使得TDC 210在每个时刻发布时间戳。在该交叉之后，基准信号REF1和REF2返回至它们的原始电平(即，电平L2)。同样，在该示例中的时刻I7和I10处，模拟信号与电平L3交叉，这使得基准电路205改变基准信号REF1和REF2的电平并且使得TDC 210发布时间戳。

在另一个替换例中，可以采用“智能斜坡(smart slope)”方法(如图10所示)。该“智能斜坡”方法类似于“双斜坡”方法，其中两个基准信号(即REF1和REF2)都可以被调整；然而，与“双斜坡”方法不同的是，基准之一在给定的时刻被调整。被调整的基准信号(即REF1)是基于与限制模拟信号的电平(即L2)的分离量来选择的。具体地并且例如，基准信号REF1在时刻K2和K3之间(在时间K1和K2之间的消隐时段之后)被增加。在该示例中的时刻K3处，比较器(即304-1和304-2)可以指示电平L2和L3以及模拟信号AIN之间的差，这允许基准逻辑214选择具有(在消隐时段之后)将被选择的较大差的基准信号。如该示例所示，基准信号REF1(其被额定地设置到电平L2)具有较大的差，所以基准信号REF1在下一个周期中(在时刻K4和K5之间)被调整。可替换地，达到模拟信号AIN的时刻可以被用于确定该较大的差。通过使用该较大的差调整该基准信号(即REF1)，可以减少采样速率。可以在消隐时段K5/K6、K8/K9、K10/K11以及K12/K13之后的时段K6/K7、K9/K10、K11/K12以及K13/K14中进行类似的调整。

在上述详细描述的每个“单斜坡”、“双斜坡”以及“智能斜坡”方法中，由于基准信号REF1和REF2的变化，震颤仍然是一个问题。为了帮助进一步减少发生震颤，可以在修改的“智能坡率”方法中采用第三比较器302-3，该第三比较器302-3使用基准信号REF3。如在图11的该示例中所示，电平不像图7-10中所示的方法那样被固定；相反，电平在每个采样时刻被调整。具体地且如图所示，中点电平M1、M2、M3、M4和M5在每个采样时刻处被选择，其中上限电平和下限电平被设置在比中点电平M1、M2、M3、M4和M5高出和低出一个差值Δ的位置。在该示例中，中点电平M1被设置在时刻H1处，并且在消隐时段之后的时刻H2处，基准信号REF2从电平M1-Δ增加，而基准信号REF1被保持为大致恒定。此外，基准信号REF3(其开始时具有与基准信号REF2相同的电平)以与基准信号REF2相同的速率增加或减少，但是比其低至少一个有效位(LSB)。在时刻H3，在已调整的基准信号REF2和REF3达到模拟信号AIN之前已经过去间隔R，所以ADC 220对模拟信号AIN进行采样，这将中点电平M2设置在时刻H3处。在时刻H3和H4之间的消隐时段之后，基准REF2和REF3(其被初始设置到电平M3+Δ)开始减少(其中基准信号REF3比基准信号REF2高一个LSB)，这是因为在时刻H4处模拟信号AIN和电平M2+Δ之间的差大于模拟信号AIN和电平M2-Δ之间的差。类似地，在消隐时段之后的时刻H5/H6、H7/H8和H9/H10处，基准信号REF1/REF2(或REF2/REF3)可以对于中点电平M3，M4和M5开始增加(或减少)。还应该注意的是，可以将适配电平(例如，关于图10中的电平M1到M5所示的那些)而不是固定电平(即电平L1到L4)应用于图8-11中的“单斜坡”、“双斜坡”、“智能斜坡”方法。

通过ADC以及如上详述的多种方法，同样存在对采样间的最小间隙或间隔的较小控制。例如，在图8中的J11和J12时刻处取得的采样之间存在小间隔。取决于模拟信号AIN的性质，信号AIN可能被严重地过采样；例如，当ADC具有16个电平时，在每个周期针对完全正弦信号进行完全64个采样(即32次过采样)。因此，速率控制电路218(其通常是逻辑电路)可以被用于减少采样率。通常，这是通过忽略出现在可编程的阀值范围内的采样、限制最大瞬时采样频率以及减少平均采样率来完成的。

本领域技术人员将认识到，在要求保护的本发明的范围内可以对所描述的实施例进行修改，并且许多其他实施例也是可能的。

Claims

1.一种装置，其包括：

比较电路，其被配置为接收模拟信号；

基准电路，其被耦合到所述比较电路并且被配置为将多个基准信号提供给所述比较电路；

转换电路，其被耦合到所述比较电路并且被配置为检测所述比较电路的输出的变化；

时间数字转换器即TDC，其被耦合到所述比较电路；

定时器，其被耦合到所述比较电路；

输出电路，其被耦合到所述转换电路以及所述TDC，其中所述输出电路被配置为输出所述模拟信号的同步数字表现形式和所述模拟信号的异步数字表现形式中的至少一个；以及

模数转换器即ADC，其被耦合到所述转换电路、所述定时器以及所述TDC，其中所述ADC被配置为在已过去预定时段后被所述定时器使能。

2.根据权利要求1所述的装置，其中所述比较电路进一步包括多个比较器，其中每个比较器被耦合到所述定时器、转换电路以及所述基准电路，并且其中每个比较器被配置为接收所述模拟信号。

3.根据权利要求2所述的装置，其中所述TDC被配置为生成对应于所述ADC的采样时刻的时间戳。

4.根据权利要求2所述的装置，其中所述TDC被配置为生成所述输出电路的时间戳。

5.根据权利要求4所述的装置，其中所述转换电路进一步包括多个转换逻辑电路，其中每个转换逻辑电路被耦合在至少一个所述比较器与所述输出电路之间。

6.根据权利要求5所述的装置，其中所述基准电路进一步包括：

基准逻辑电路；以及

基准发生器，其被耦合在所述基准逻辑电路与所述比较电路之间。

7.根据权利要求6所述的装置，其中所述基准发生器进一步包括多个数模转换器即DAC，其中每个DAC被耦合在所述基准逻辑电路与至少一个所述比较器之间。

8.一种方法，其包括：

接收模拟信号；

将所述模拟输入信号与第一和第二基准信号进行比较以生成第一比较结果；

寄存所述第一比较结果和对应于所述第一比较结果的第一时间戳；

根据所述第一比较结果生成数字信号的第一部分；

如果所述比较结果在预定间隔内保持基本相同，则使能ADC以便在采样时刻生成第二比较结果；

生成对应于所述采样时刻的第二时间戳；

寄存所述第二比较结果和所述第二时间戳；以及

根据所述第二比较结果生成所述数字信号的第二部分。

9.根据权利要求8所述的方法，其中所述第二基准信号大于所述第一基准信号，并且其中所述方法进一步包括：

如果所述模拟信号变得大于所述第二基准信号，则生成反映所述模拟信号已经变得大于所述第二基准信号的第三比较结果；

寄存所述第三比较结果和对应于所述第三比较结果的第三时间戳；

根据所述第三比较结果生成数字信号的第三部分；以及

生成大于所述第二基准信号的第三基准信号。

10.根据权利要求9所述的方法，其中所述方法进一步包括：

如果所述模拟信号变得小于所述第一基准信号，则生成反映所述模拟信号已经变得小于所述第一基准信号的第四比较结果；

寄存所述第四比较结果和对应于所述第四比较结果的第四时间戳；

根据所述第四比较结果生成数字信号的第四部分；以及

生成小于所述第一基准信号的第四基准信号。

11.一种装置，其包括：

比较电路，其具有：

第一比较器，其被配置为接收模拟信号；以及

第二比较器，其被配置为接收模拟信号；

基准电路，其被耦合到所述比较电路并且其被配置为将第一基准信号提供给所述第一比较器并且将第二基准信号提供给所述第二比较器；

转换电路，其被耦合到所述比较电路并且其被配置为检测所述比较电路的输出的变化；

时间数字转换器即TDC，其被耦合到所述比较电路；

定时器，其被耦合到所述比较电路；

输出电路，其被耦合到所述转换电路和所述TDC，其中所述输出电路被配置为输出所述模拟信号的同步数字表现形式和所述模拟信号的异步数字表现形式中的至少一个；以及

12.根据权利要求11所述的装置，其中所述TDC被配置为生成对应于所述ADC的采样时刻的时间戳。

13.根据权利要求11所述的装置，其中所述TDC被配置为生成所述输出电路的时间戳。

14.根据权利要求13所述的装置，其中所述转换电路进一步包括：

第一转换逻辑电路，其被耦合在所述第一比较器与所述输出电路之间；以及；

第二转换逻辑电路，其被耦合在所述第二比较器与所述输出电路之间。

15.根据权利要求14所述的装置，其中所述第一和第二转换逻辑电路中的每一个进一步包括寄存器。

16.根据权利要求15所述的装置，其中所述基准电路进一步包括：

基准逻辑电路；以及

17.根据权利要求16所述的装置，其中所述基准发生器进一步包括：

第一数模转换器即DAC，其被耦合在所述基准逻辑电路与所述第一比较器之间；以及

第二DAC，其被耦合在所述基准逻辑电路与所述第二比较器之间。

18.根据权利要求17所述的装置，其中所述装置进一步包括滤波器，所述滤波器被耦合到所述第一和第二比较器中的每一个以便提供所述模拟信号。

19.根据权利要求18所述的装置，其中输出电路进一步包括正弦内插器或多项式内插器。