CN104601860A - 一种格式容错数字视频采集处理电路结构 - Google Patents
一种格式容错数字视频采集处理电路结构 Download PDFInfo
- Publication number
- CN104601860A CN104601860A CN201410737462.1A CN201410737462A CN104601860A CN 104601860 A CN104601860 A CN 104601860A CN 201410737462 A CN201410737462 A CN 201410737462A CN 104601860 A CN104601860 A CN 104601860A
- Authority
- CN
- China
- Prior art keywords
- vesa
- module
- format
- signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明涉及一种格式容错自适应数字视频采集处理电路结构。该电路结构由滤波及同步采样模块、自适应格式检测模块、TV到VESA格式转换模块、RGB到YCbCr颜色空间转换模块、VESA格式视频数据采集模块和行缓冲器模块组成。自适应格式检测模块包括VESA或TV格式判断模块、VESA格式解析模块、TV格式解析模块;该电路结构满足数字视频编码系统对前端输入视频采集和处理的要求,并融合格式容错、自适应格式检测、颜色空间转换、视频数据采集等多种功能。
Description
技术领域
本发明属于电子技术领域,具体涉及一种格式容错数字视频采集处理电路结构。
背景技术
数字视频编码系统中前端输入视频具有多格式、多颜色空间、多分辨率和多像素时钟等特征,并且存在行像素数不准确、信号随机中断和输入信号质量差等问题。如何有效滤除输入信号毛刺,避免由输入时钟不稳定造成系统故障,解决行像素数不准确,保证信号随机中断又恢复后系统仍能正常工作,完全自动的判断输入视频的格式、颜色空间、分辨率,并根据这些信息对输入视频进行解析,提取有效视频数据,同时将RGB数据转换成YCbCr数据,最终得到编码系统要求的YCbCr数据,能有效提高数字视频编码系统的灵活性、通用性、可靠性及容错性能。现有技术没有将格式容错、自适应格式检测、颜色空间转换、视频解析和数据采集处理等功能的融合的数字视频采集处理方法。
发明内容
为了解决背景技术中的问题,本发明提出一种能有效提高数字视频编码系统的灵活性、通用性、可靠性及容错性能的格式容错自适应数字视频采集处理电路结构。
本发明的具体技术方案是:
一种格式容错数字视频采集处理电路结构,其特征在于:包括滤波及同步采样模块、自适应格式检测模块、TV格式到VESA格式转换模块、RGB到YCbCr颜色空间转换模块、VESA格式视频数据采集模块以及行缓冲器组成;
所述自适应格式检测模块包括VESA或TV格式判断模块、VESA格式解析模块、TV格式解析模块;
所述VESA或TV格式判断模块的输入端与滤波及同步采样模块的输出端连接,VESA或TV格式判断模块的输出端分别与VESA格式解析模块和TV格式解析模块的输入端连接;所述VESA格式解析模块的信号输出端以及TV格式解析模块的信号输出端分别与VESA格式解析模块的信号输入端连接;所述VESA格式解析模块的信号输出端与行缓冲器的信号输入端连接;
所述滤波及同步采样模块接收输入视频信号并用于对输入视频信号进行过滤、整形,同时减小输入视频信号的像素时钟的负载;
所述VESA或TV格式判断模块用于对视频信号进行VESA或TV格式的初步判断;
所述VESA格式解析模块用于对VESA格式的视频信号根据VESA monitor timing standard标准进行解析,获得具体的视频格式和分辨率;
所述TV格式解析模块用于对TV格式的视频信号依据ITU BT656-4、SMPTE 296M和SMPTE 274M标准进行解析,获得具体的视频格式和分辨率;
所述TV格式到VESA格式转换模块用于接收TV格式解析模块发送的视频信号并将TV格式的视频信号转换为VESA格式;
所述RGB到YCbCr颜色空间转换模块用于接收VESA格式解析模块发送的视频信号并根据标清或高清转换公式,将该视频信号的RGB数据转换为YCbCr数据;
所述VESA格式视频数据采集模块用于提取输入视频信号中的有效的YCbCr视频数据;
所述行缓冲器用于对VESA格式视频数据采集模块提取的有效YCbCr视频数据进行缓冲以及跨时钟域处理后输出。
上述滤波及同步采样模块包括过滤电路和异步fifo;所述过滤电路用于对输入信号进行整形、过滤;所述异步fifo用降低输入视频信号的像素时钟的负载;所述过滤电路的信号输入端接收输入视频信号,过滤电路的信号输出端与异步fifo的信号输入端连接;所述 异步fifo的信号输出端与VESA或BT格式判断模块的信号输入端连接。
上述行缓冲器包括写缓冲控制电路、第一异步fifo电路、第二异步fifo电路及读缓冲控制电路;所述写缓冲控制电路接收VESA格式视频数据采集模块输入的有效的YCbCr视频数据,以乒乓操作的方式交替写入第一异步fifo和第二异步fifo中,读缓冲控制电路根据外部发起的读数据操作,以乒乓操作的方式交替从第一异步fifo和第二异步fifo中读出有效的YCbCr视频数据输出给外部。
上述步过滤电路采用9级寄存器延迟联合触发翻转的方法对输入视频信号进行滤波处理,滤除信号中的毛刺。
上述标清或高清转换公式具体是:
标清的RGB转YCbCr方程式:
Y=0.257R+0.504G+0.098B+16
Cb=–0.148R–0.291G+0.439B+128
Cr=0.439R–0.368G–0.071B+128
高清的RGB-Y CbCr方程式:
Y=0.183R+0.614G+0.062B+16
Cb=–0.101R–0.338G+0.439B+128
Cr=0.439R–0.339G–0.040B+128
其中,Y是指亮度分量,Cb指蓝色色度分量,而Cr指红色色度分量,R为红色分量,G为绿色分量,B为蓝色分量。
本发明的优点在于:
1、本发明采用滤波及同步采样模块,对输入的视频信号进行整形、过滤并且减小输入视频的像素时钟的负载,使得输入视频信号稳定可靠。
2、本发明采用自适应格式检测模块,对视频信号的格式进行甄别,同时对视频信号进行解析,实现了多种格式视频信号的处理。
3、本发明采用BT到VESA格式转换模块和RGB到YCbCr颜色空间转换模块,分别将BT格式的视频信号转化为VESA格式的视频信号, 将将VESA格式视频信号的RGB数据转换为YCbCr数据,实现了多种格式视频信号的格式转换和颜色空间转换。
4、本发明采用VESA格式视频数据采集模块,该模块用于提取有效的视频数据,保证了视频信号的准确性。
5、本发明采用行缓冲器对视频数据进行缓冲和跨时钟域处理,确保输出的视频数据不会出现拥塞的现象。
附图说明
图1为本发明的电路结构图;
图2为本发明的工作流程图;
图3为VESA格式时序关系图;
图4为TV格式时序关系图。
具体实施方式
下面结合具体实施例和附图对本发明的技术方案做进一步详细描述,请参阅图1。
图1为本发明的电路结构图,如图1所示,本发明提供一种能有效提高数字视频编码系统的灵活性、通用性、可靠性及容错性能的格式容错自适应数字视频采集处理电路结构,包括以下模块:
滤波及同步采样模块、自适应格式检测模块、TV格式到VESA格式转换模块、RGB到YCbCr颜色空间转换模块、VESA格式视频数据采集模块以及行缓冲器;
其中,自适应格式检测模块包括VESA或TV格式判断模块、VESA格式解析模块、TV格式解析模块;
以上各个模块具体的连接关系如下:
VESA或TV格式判断模块的输入端与滤波及同步采样模块的输出端连接,VESA或TV格式判断模块的输出端分别与VESA格式解析模块和TV格式解析模块的输入端连接;VESA格式解析模块的信号输出端以及TV格式解析模块的信号输出端分别与VESA格式解析模块的信号输入端连接;VESA格式解析模块的信号输出端与行缓冲器的信号输入端连接;
各个模块的功能如下:
滤波及同步采样模块:该模块由滤波电路及一个异步fifo组成。首先对输入视频信号进行滤波处理,滤除信号线上的毛刺,然后写入异步fifo,读出端采用非空即读,时钟频率高于输入视频像素时钟频率,保证异步fifo不会被写满。该模块减小输入频像素时钟的负载,并且实现对输入视频信号的整形,将其同步到稳定可靠的高频率工作时钟域内;
VESA或TV格式判断模块用于对视频信号进行VESA或TV格式判断;
VESA格式解析模块用于对VESA格式的视频信号根据VESA monitor timing standard标准进行解析,获得具体的视频格式和分辨率;
TV格式解析模块用于对TV格式的视频信号依据ITU BT656-4、SMPTE 296M和SMPTE 274M标准进行解析,获得具体的视频格式和分辨率;
TV格式到VESA格式转换模块用于接收TV格式解析模块发送的视频信号并将TV格式的视频信号转换为VESA格式;
RGB到YCbCr颜色空间转换模块用于接收VESA格式解析模块发送的视频信号并根据标清或高清转换公式,将该视频信号的RGB数据转换为YCbCr数据;
VESA格式视频数据采集模块:提取VESA格式输入视频中的有效YCbCr视频数据。该块具有容错功能。在提取有效YCbCr视频数据时,采用与水平分辨率一致的固定行长度提取方法,在数据有效信号上上升沿开始采集数据同时开始计数,当计数值达到固定行长度值时停止采集数据,从而可在输入视频行长度不足或超出水平分辨率的情况下确保采集的每行数据长度与水平分辨率相同,进一步保证输出数据长度的准确性。
行缓冲器用于对VESA格式视频数据采集模块提取的有效数据进行缓冲以及跨时钟域处理。
具体的说,行缓冲器由写缓冲控制电路、第一异步fifo电路、第二异步fifo电路及读缓冲控制电路组成;
本发明输入的视频信号为TV格式和VESA格式两种,以下结合附图2对本发明的处理方法进行描述:
1)输入视频信号的整形、过滤;
1.1)滤波及同步采样模块接收输入视频信号,利用过滤电路对输入视频信号进行整形、过滤后传输至异步fifo;
1.2)利用异步fifo降低输入视频信号的像素时钟的负载后发送至自适应格式检测模块;
2)对视频信号进行自适应格式检测;
2.1)用VESA或TV格式判断模块初步判断视频信号的格式;若视频信号格式为VESA格式,则进行步骤2.2);若视频信号格式为TV格式,则进行步骤2.3);
2.2)利用VESA格式解析模块对VESA格式的视频信号根据VESA monitor timing standard标准进行解析,获得具体的格式信息和分辨率;
2.3)利用TV格式解析模块对TV格式的视频信号依据ITU BT656-4、SMPTE 296M和SMPTE 274M标准进行解析,获得具体的格式信息和分辨率;
该步骤的具体实施过程是:
对步骤1)得到的输入视频信号进行vsync、hsync、de、r、g、b信号检测;如果输入视频信号的vsync、hsync、de信号均检测到高低电平的变化,初步判断为VESA格式视频,否则初步判断为TV格式视频;如果初步判断为VESA格式视频,则判断vsync、hsync、de信号时序是否符合VESA monitor timing standard标准,如果符合即最终判定为VESA格式视频,然后计算出分辨率信息,否则回到初步判断为TV格式视频;如果初步判断为TV格式视频,则检测b信号是否有数据变化,如果有则继续判断g信号是否有数据变化,否则判定输入视频格式错误;如果检测到b信号有数据变化后,检测到g信 号也有数据变化,则初步判断为高清视频,否则初步判断为标清视频;如果初步判断为高清视频,则检测g、b信号是否有FFFF 0000 0000序列,如果有则判定为高清视频,按照相应标准计算出分辨率,否则回到初步判断为标清视频;如果初步判断为标清视频,则检测g信号是否有FF 00 00序列,如果有则判定为标清视频,然后按照相应标准计算出分辨率,否则判定输入视频格式错误。其中:需要说明的是:vsync表示垂直同步信息、hsync表示视频信号水平同步信息、de表示视频信号数据有效信息、r表示视频信号红色分量、g视频信号绿色分量、b视频信号蓝色分量;
3)完成步骤2)后,若获得的视频信号为VESA格式,则进行步骤4);若获得的视频信号为TV格式,则执行步骤5);
4)对VESA格式的视频信号采用RGB到YCbCr颜色空间转换模块,根据标清或高清转换公式,将VESA格式视频信号的RGB数据转换为YCbCr数据;
具体的标清或高清转换公式如下:
标清的RGB转YCbCr方程式:
Y=0.257R+0.504G+0.098B+16
Cb=–0.148R–0.291G+0.439B+128
Cr=0.439R–0.368G–0.071B+128
高清的RGB-Y CbCr方程式:
Y=0.183R+0.614G+0.062B+16
Cb=–0.101R–0.338G+0.439B+128
Cr=0.439R–0.339G–0.040B+128
其中,Y是指亮度分量,Cb指蓝色色度分量,而Cr指红色色度分量,R为红色分量,G为绿色分量,B为蓝色分量。
5)对TV格式的视频信号采用TV到VESA格式转换模块将其转换为VESA格式的视频信号;
6)VESA格式视频数据采集模块接收步骤4)和步骤5)发送的视频信号提取其中有效的YCbCr视频数据,并将该视频数据发送至行 缓冲器;需要特别说明的是:步骤5)中的TV格式的视频信号中的数据本身就是YCbCr数据,无需进行转换,只需要将其转换为VESA格式,就可直接提取;
具体的执行过程是:
根据VESA monitor timing standard标准并采用状态机对输入视频进行解析。状态机在系统复位时处于IDLE(空闲)状态,当检测到vsync的上升沿,跳转到HV(垂直同步区)状态;在HV状态时,如果检测到vsync为低且hsync为高,跳转到HS0(奇数行水平同步区)状态;在HS0状态时,如果检测到vsync为高,则回到IDLE状态,如果检测到hsync为低,则跳转到HB0(奇数行前消隐区)状态;在HB0状态时,如果检测到vsync为高,则回到IDLE状态,如果检测到de为高,则跳转到HA0(奇数行有效数据区)状态;在HA0状态时,启动ha_cnt计数器,计数满水平分辨率长度值时跳转到HF0(奇数行后消隐区)状态;在HF0状态时,如果检测到hsync为高,则跳转到HS1(偶数行水平同步区)状态;在HS1状态时,如果检测到hsync为低,则跳转到HB1(偶数行前消隐区)状态;在HB1状态时,如果检测到de为高,则跳转到HA1(偶数行有效数据区)状态;在HA1状态时,启动ha_cnt计数器,计数满水平分辨率长度值时跳转到HF1(偶数行后消隐区)状态;在HF1状态时,如果检测到hsync为高,则跳转到HS0状态;然后不断循环。其中ha_cnt计数器在计数值达到水平分辨率长度值或状态机跳出HA0或HA1状态时清零,其余每时钟周期计数值加一。在HA0和HA1状态将r、g、b信号数据提取出来即为有效视频数据。
7)行缓冲器对步骤6)中的视频数据进行缓冲和跨时钟域处理,并将其输出;
具体的执行过程是:行缓冲器中的写缓冲控制电路接收VESA格式视频数据采集模块输入的有效视频数据,以乒乓操作的方式交替写入第一异步fifo和第二异步fifo中,读缓冲控制电路根据外部发起的读数据操作,以乒乓操作的方式交替从第一异步fifo和第二异步 fifo中读出有效的视频数据输出给外部。
8)处理结束。
下面对以下事项特别说明:
VESA:视频电子标准协会(Video Electronics Standards Association,VESA)
文中VESA格式视频指符合VESA监视器时序标准的视频
文中TV指电视制式的几种视频标准,包括ITU-R BT.656标准,SMPTE 274M标准,SMPTE 296M标准,
ITU:(International Telecommunication Union)国际电信联盟。
SMPTE:电影电视工程师协会(英语:Society of Motion Picture and Television Engineers,SMPTE)
fifo:First Input First Output的缩写,一种先入先出的数据缓存器。
YCbCr:颜色空间的一种,YCbCr其中Y是指亮度分量,Cb指蓝色色度分量,而Cr指红色色度分量
RGB:RGB色彩模式是工业界的一种颜色标准,RGB即是代表红、绿、蓝三种颜色。
VESA监视器时序标准是由VESA(Video Electronics Standards Association,视频电子标准协会)制定,主要用于计算机图形系统的视频传输。该标准定义了从VGA到UXGA多种分辨率格式,传输信 号由时钟信号、帧同步、行同步、数据有效和数据信号组成,时序关系如图3所示。
ITU-R BT656标准是由ITU(International Telecommunication Union,国际电信联盟)制定的视频标准,支持分辨率包括720x576和720x480。ITU-R BT656标准主要用于数字视频设备(包括芯片)之间的视频传输。一帧数据分别包含525行或者625行,每一行数据由视频信息、时基信息和消隐间隔三个区域组成,时序关系如图4所示。
数据的归属由时基信息区分,时基信号包括SAV和EAV,分别表示数据行的开始和结束,由16进制的FF 0000XY组成4byte数据。其中FF 0000为SAV(Start of Active Video)和EAV(End of Active Video)的数据标志位,XY为时基信息的信息位,包含奇偶场、SAV或EAV和有效数据或消隐区的标识信息。
SMPTE标准是由SMPTE(Society of Motion Picture and Television Engineers,电影电视工程师协会)制定的视频标准,主要包括SMPTE274M和SMPTE296M,用于高清视频图像的传输,分别支持分辨率为1920x1080和1280x720的视频。行数据格式与ITU-R BT656标准类似,由视频信息、时基信息和消隐间隔三个区域组成[5][6]。
Claims (5)
1.一种格式容错数字视频采集处理电路结构,其特征在于:包括滤波及同步采样模块、自适应格式检测模块、TV格式到VESA格式转换模块、RGB到YCbCr颜色空间转换模块、VESA格式视频数据采集模块以及行缓冲器组成;
所述自适应格式检测模块包括VESA或TV格式判断模块、VESA格式解析模块、TV格式解析模块;
所述VESA或TV格式判断模块的输入端与滤波及同步采样模块的输出端连接,VESA或TV格式判断模块的输出端分别与VESA格式解析模块和TV格式解析模块的输入端连接;所述VESA格式解析模块的信号输出端以及TV格式解析模块的信号输出端分别与VESA格式解析模块的信号输入端连接;所述VESA格式解析模块的信号输出端与行缓冲器的信号输入端连接;
所述滤波及同步采样模块接收输入视频信号并用于对输入视频信号进行过滤、整形,同时减小输入视频信号的像素时钟的负载;
所述VESA或TV格式判断模块用于对视频信号进行VESA或TV格式的初步判断;
所述VESA格式解析模块用于对VESA格式的视频信号根据VESAmonitor timing standard标准进行解析,获得具体的视频格式和分辨率;
所述TV格式解析模块用于对TV格式的视频信号依据ITUBT656-4、SMPTE 296M和SMPTE 274M标准进行解析,获得具体的视频格式和分辨率;
所述TV格式到VESA格式转换模块用于接收TV格式解析模块发送的视频信号并将TV格式的视频信号转换为VESA格式;
所述RGB到YCbCr颜色空间转换模块用于接收VESA格式解析模块发送的视频信号并根据标清或高清转换公式,将该视频信号的RGB数据转换为YCbCr数据;
所述VESA格式视频数据采集模块用于提取输入视频信号中的有效的YCbCr视频数据;
所述行缓冲器用于对VESA格式视频数据采集模块提取的有效YCbCr视频数据进行缓冲以及跨时钟域处理后输出。
2.根据权利要求1所述的格式容错数字视频采集处理电路结构,其特征在于:所述滤波及同步采样模块包括过滤电路和异步fifo;所述过滤电路用于对输入信号进行整形、过滤;所述异步fifo用降低输入视频信号的像素时钟的负载;所述过滤电路的信号输入端接收输入视频信号,过滤电路的信号输出端与异步fifo的信号输入端连接;所述异步fifo的信号输出端与VESA或BT格式判断模块的信号输入端连接。
3.根据权利要求1或2所述的格式容错数字视频采集处理电路结构,其特征在于:所述行缓冲器包括写缓冲控制电路、第一异步fifo电路、第二异步fifo电路及读缓冲控制电路;所述写缓冲控制电路接收VESA格式视频数据采集模块输入的有效的YCbCr视频数据,以乒乓操作的方式交替写入第一异步fifo和第二异步fifo中,读缓冲控制电路根据外部发起的读数据操作,以乒乓操作的方式交替从第一异步fifo和第二异步fifo中读出有效的YCbCr视频数据输出给外部。
4.根据权利要求3所述的格式容错数字视频采集处理方法,其特征在于:所述步过滤电路采用9级寄存器延迟联合触发翻转的方法对输入视频信号进行滤波处理,滤除信号中的毛刺。
5.根据权利要求4所述的格式容错数字视频采集处理方法,其特征在于:所述标清或高清转换公式具体是:
标清的RGB转YCbCr方程式:
Y=0.257R+0.504G+0.098B+16
Cb=–0.148R–0.291G+0.439B+128
Cr=0.439R–0.368G–0.071B+128
高清的RGB-Y CbCr方程式:
Y=0.183R+0.614G+0.062B+16
Cb=–0.101R–0.338G+0.439B+128
Cr=0.439R–0.339G–0.040B+128
其中,Y是指亮度分量,Cb指蓝色色度分量,而Cr指红色色度分量,R为红色分量,G为绿色分量,B为蓝色分量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410737462.1A CN104601860B (zh) | 2014-12-05 | 2014-12-05 | 一种格式容错数字视频采集处理电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410737462.1A CN104601860B (zh) | 2014-12-05 | 2014-12-05 | 一种格式容错数字视频采集处理电路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104601860A true CN104601860A (zh) | 2015-05-06 |
CN104601860B CN104601860B (zh) | 2017-11-28 |
Family
ID=53127331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410737462.1A Active CN104601860B (zh) | 2014-12-05 | 2014-12-05 | 一种格式容错数字视频采集处理电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104601860B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108805285A (zh) * | 2018-05-30 | 2018-11-13 | 济南浪潮高新科技投资发展有限公司 | 一种卷积神经网络池化单元设计方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1438863A1 (en) * | 2001-10-10 | 2004-07-21 | Koninklijke Philips Electronics N.V. | Digital video data signal processing system and method of processing digital video data signals for display |
JP2004215133A (ja) * | 2003-01-08 | 2004-07-29 | Sony Corp | ディジタル映像信号の処理方法および処理回路 |
CN201286147Y (zh) * | 2008-09-01 | 2009-08-05 | 泰德富华科技(深圳)有限公司 | 电视信号转换装置 |
CN103384335A (zh) * | 2012-08-16 | 2013-11-06 | 深圳市捷顺科技实业股份有限公司 | 一种视频格式转换方法、系统及装置 |
-
2014
- 2014-12-05 CN CN201410737462.1A patent/CN104601860B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1438863A1 (en) * | 2001-10-10 | 2004-07-21 | Koninklijke Philips Electronics N.V. | Digital video data signal processing system and method of processing digital video data signals for display |
JP2004215133A (ja) * | 2003-01-08 | 2004-07-29 | Sony Corp | ディジタル映像信号の処理方法および処理回路 |
CN201286147Y (zh) * | 2008-09-01 | 2009-08-05 | 泰德富华科技(深圳)有限公司 | 电视信号转换装置 |
CN103384335A (zh) * | 2012-08-16 | 2013-11-06 | 深圳市捷顺科技实业股份有限公司 | 一种视频格式转换方法、系统及装置 |
Non-Patent Citations (1)
Title |
---|
颜哲,田泽,韩炜: "多标准视频显示控制器IP核的设计与实现", 《第十五届计算机工程与工艺会暨第一届微处理器技术论坛论文集》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108805285A (zh) * | 2018-05-30 | 2018-11-13 | 济南浪潮高新科技投资发展有限公司 | 一种卷积神经网络池化单元设计方法 |
CN108805285B (zh) * | 2018-05-30 | 2022-03-29 | 山东浪潮科学研究院有限公司 | 一种卷积神经网络池化单元设计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104601860B (zh) | 2017-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100765880B1 (ko) | 고프레임 레이트 고선명 이미징 시스템 및 방법 | |
US20150189109A1 (en) | Apparatus and methods for packing and transporting raw data | |
US8913196B2 (en) | Video processing device and video processing method including deserializer | |
US9288418B2 (en) | Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal | |
CN104780329A (zh) | 基于fpga的高标清可混播的多画面分割器及分割方法 | |
CN102082951A (zh) | 一种图像信号的传输方法、装置以及格式化方法、装置 | |
CN113132552B (zh) | 视频流处理方法及装置 | |
US8014452B2 (en) | Format conversion circuit | |
CN104539866A (zh) | 一种高鲁棒性的格式容错自适应数字视频采集处理方法 | |
CN109495707B (zh) | 一种高速视频采集传输方法 | |
CN104601860A (zh) | 一种格式容错数字视频采集处理电路结构 | |
EP3920498B1 (en) | Transmission device, transmission method, reception device, reception method, and transmission/reception device | |
CN102932668B (zh) | 一种基于usb传输的音视频数据处理装置 | |
EP1881708B1 (en) | Encoded data transfer device and encoded data transferring method | |
CN103974018A (zh) | 一种基于FPGA的Camera Link转SD/HD-SDI的方法 | |
JPH01120174A (ja) | 垂直同期およびフィールド識別信号のデジタル生成 | |
CN101521744A (zh) | 视频捕捉控制器 | |
CN102932669B (zh) | 一种基于usb传输的音视频数据处理方法及装置 | |
CN101094422B (zh) | 用于检测连续图像中的运动的装置和方法 | |
US20110228165A1 (en) | Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method | |
CN113612938A (zh) | 一种多类型自适应分辨率的图像转换方法及装置 | |
CN112311959A (zh) | 一种多路模拟摄像头数据拼接处理系统及方法 | |
JP2003189262A (ja) | 3次元y/c櫛形フィルターおよびインターレース・プログレッシブ変換器を単チップ集積する方法およびそのシステム | |
KR101550810B1 (ko) | 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법 | |
JP4277739B2 (ja) | 映像デコーダ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |