CN104600985A - 电压转换电路 - Google Patents

Abstract

本发明提供一种电压转换电路，包含一输入端、一第一端和一第二端，一电感器，一端连接第二端，另一端连接一接点；一上部小开关单元和一上部大开关单元，并接于输入端和接点之间；一下部小开关单元和一下部大开关单元，并接于接点和第二端之间；一脉宽调制控制电路，用以产生具有一高逻辑电位和一低逻辑电位的脉波，用以调整电压转换电路的输出电压，以及一上部开关控制电路、一下部开关控制电路，本发明利用并接的大小开关单元作为通道使用，并于导通通道时，先导通小开关单元再导通大开关单元，于截止通道时，先截止大开关单元再截止小开关单元，配合感测电路的使用，可防止过冲和下冲所产生的漏电流状态。

Description

电压转换电路

技术领域

本发明关于一种电压转换电路，尤指一种可防止漏电流产生的电压转换电路。

背景技术

请参阅图1至图3，分别是已知技术电压转换电路、下部开关元件的示意图和时序图。

已知的电压转换电路10包含一输入端101、一输出端105、一接地端103、一上部开关元件14、一下部开关元件16、一脉宽调制控制电路12和一电感器18。

其中，电感器18的一端连接输出端105，另一端连接一接点107。上部开关元件14连接于输入端101和接点107之间，下部开关元件16连接于接点107和接地端103之间。脉宽调制(pulse width modulation，PWM)控制电路12分别连接上部开关元件14和下部开关元件16的控制端。

电压转换电路10的输入端连接一输入电压，并通过脉宽调制控制电路12控制上部开关元件14和下部开关元件16的导通与断路，用以控制电感器18在输出端105所产生预定的输出电压，如图1所示。

其中，上部开关元件14和下部开关元件16通制以半导体制程制作。现以上部开关元件14是P型金氧半场效晶体管，下部开关元件16是N型金氧半场效晶体管为例进行说明。其中，下部开关元件20的构造，包含一基板22，基板22上形成一N埋层(N-buried layer，NBL)241。N埋层241上形成一P型掺杂层24，P型掺杂层24的周围为隔离层26，上表面的适当位置形成一漏极243和一源极245。漏极243和源极245之间形成栅极绝缘层247和栅极249，如图2所示。

虽然下部开关元件20的主要运行区域在漏极243、源极245和栅极247之间，但在某些情况之下，源极245、漏极243和N埋层241所形成的寄生晶体管28将会被导通而产生漏电流。

在实际控制上，上部开关元件14和下部开关元件16并不会同时导通，否则将会在输入端101和接地端103之间形成短路，可能造成上部开关元件14和下部开关元件16因大电流而烧毁。因此，在控制上必须确保下部开关元件16截止后，再令上部开关元件14导通。

在实际运行上，由于电压转换电路是通过控制上部开关元件14和下部开关元件16的导通和截止使输出电压维持一预设值，因此接点107的电压323会随着上部开关元件14和下部开关元件16的导通和截止而上下变动，同时输出电流321也随着波动变化，如图3所示。

由于开关元件导通和截止都需要一段运行时间，在实际控制上无法在一开关元件截止后立刻导通另一开关元件，因此通常会在上部开关元件14截止(t1，高逻辑电位截止)后，再令下部开关元件16导通(t5，高逻辑电位导通)。另一方面，则先令下部开关元件16截止(t6)，再令上部开关元件14导通(t7)，如图3的上部栅极电位341和下部栅极电位343所示。

因此，实际运行上会分别有一段时间上部开关元件14和下部开关元件16同时是截止的空载时间(dead time)，例如t1至t3之间。此时，当接点电压323低于接地端电压325时(t2至t4之间)，下部开关元件16的寄生晶体管28将会因下冲(undershoot)而导通，因此产生漏电流36。

另一方面，在上部开关元件14的寄生晶体管(未显示)也会在t6至t7之间因上冲(overshoot)而导通，产生漏电流(未显示)。

电路的空载时间越长，漏电流越多，则电路的转换效率越差。因此，如何缩短空载时间，并防止漏流电产生，是业界需要解决的课题。

发明内容

有鉴在上述问题，本发明提出一种电压转换电路，尤指一种可防止漏电流产生的电压转换电路。

本发明电压转换电路，包含一输入端、一第一端和一第二端，还包含：一电感器，一端连接第二端，另一端连接一接点；一上部小开关单元和一上部大开关单元，并接于输入端和接点之间；一下部小开关单元和一下部大开关单元，并接于接点和第二端之间；一脉宽调制控制电路，用以产生具有一高逻辑电位和一低逻辑电位的脉波，用以调整电压转换电路的输出电压；一上部开关控制电路，分别连接脉宽调制控制电路和上部小开关单元与上部大开关单元的控制端，并于脉宽调制控制电路输出高逻辑电位时，先令上部大开关单元截止，再令上部小开关单元截止，于脉宽调制控制电路输出低逻辑电位时，先令上部小开关单元导通，再令上部大开关单元导通；以及一下部开关控制电路，分别连接脉宽调制控制电路和下部小开关单元与下部大开关单元的控制端，并于脉宽调制控制电路输出高逻辑电位时，先令下部小开关单元导通，再令下部大开关单元导通，于脉宽调制控制电路输出低逻辑电位时，先令下部大开关单元截止，再令下部小开关单元截止；其中，上部小开关单元的导通等效阻抗大于上部大开关单元的导通等效阻抗，下部小开关单元的导通等效阻抗大于下部大开关单元的导通等效阻抗。

在一实施例中，所述上部小开关单元和上部大开关单元是P型金氧半场效晶体管、PNP型双极性结型晶体管、N型金氧半场效晶体管或NPN型双极性结型晶体管。

在一实施例中，所述下部小开关单元和下部大开关单元是N型金氧半场效晶体管、NPN型双极性结型晶体管、P型金氧半场效晶体管或PNP型双极性结型晶体管。

在一实施例中，所述上部开关控制电路包含有：一或门，其第一输入端连接脉宽调制控制电路，第二输入端连接上部小开关单元的控制端，输出端连接上部大开关单元的控制端；以及一第一触发电路，其第一输入端连接或门的输出端，第二输入端连接下部小开关单元的控制端，输出端连接上部小开关单元的控制端；所述下部开关控制电路包含有：一第二触发电路，其第一输入端连接第一触发电路的输出端，其第二输入端连接下部大开关单元的控制端，输出端连接下部小开关单元的控制端；以及一与门，其第一输入端连接下部小开关单元的控制端，第二输入端连接脉宽调制控制电路，输出端连接下部大开关单元的控制端；其中，第一触发电路和第二触发电路的第一输入端接收一正缘信号时，输出端输出高逻辑电位，第二输入端接收一负缘信号时，输出端输出低逻辑电位。

在一实施例中，下部开关控制电路包含有一下部感测电路，设于第二触发电路的输出端与下部小开关单元的控制端之间，其感测端连接接点，输入端连接第二触发电路的输出端，输出端连接下部小开关单元的控制端；其中，下部感测电路的输入端是高逻辑电位时，当感测端的电压等于或低于一下部预设电压时，其输出端输出高逻辑电位；下部感测电路的输入端是低逻辑电位时，其输出端输出低逻辑电位。

在一实施例中，所述下部感测电路包含：一第一上拉晶体管，连接于一高逻辑电位端和下部感测电路的输出端之间；一下拉晶体管，连接于下部感测电路的输出端和一低逻辑电位端之间；一第二上拉晶体管，连接于高逻辑电位端和第一上拉晶体管的控制端之间，第二上拉晶体管的控制端连接下部感测电路的输入端；一传输门，其正相控制端连接下拉晶体管的控制端，反相控制端连接第二上拉晶体管的控制端，通道的一端连接第一上拉晶体管的控制端；一感测晶体管，连接于感测端与传输门的通道的另一端之间，其控制端连接下部感测电路的输入端；以及一非门，其输入端连接下部感测电路的输入端，输出端连接下拉晶体管的控制端。

在一实施例中，所述第一上拉晶体管和第二上拉晶体管是P型金氧半场效晶体管或PNP型双极性结型晶体管，下拉晶体管和感测晶体管是N型金氧半场效晶体管或NPN型双极性结型晶体管。

在一实施例中，所述上部开关控制电路包含有一上部感测电路，设于第一触发电路的输出端和上部小开关单元的控制端之间，其感测端连接接点，输入端连接第一触发电路的输出端，输出端连接上部小开关单元的控制端；其中，上部感测电路的输入端是低逻辑电位时，当感测端的电压等于或高于一上部预设电压时，其输出端输出低逻辑电位；上部感测电路的输入端是高逻辑电位时，其输出端输出高逻辑电位。

在一实施例中，所述上部感测电路包含：一上拉晶体管，连接于一高逻辑电位端和上部感测电路的输出端之间；一第一下拉晶体管，连接于上部感测电路的输出端和一低逻辑电位端之间；一第二下拉晶体管，连接于第一下拉晶体管的控制端和低逻辑电位端之间，第二下拉晶体管的控制端连接上部感测电路的输入端；一传输门，其正相控制端连接上拉晶体管的控制端，反相控制端连接第二下拉晶体管的控制端，通道的一端连接第一下拉晶体管的控制端；一感测晶体管，连接于感测端与传输门的通道的另一端之间，其控制端连接上部感测电路的输入端；以及一非门，其输入端连接上部感测电路的输入端，输出端连接上拉晶体管的控制端。

在一实施例中，所述第一下拉晶体管和第二下拉晶体管是N型金氧半场效晶体管或NPN型双极性结型晶体管，上拉晶体管和感测晶体管是P型金氧半场效晶体管或PNP型双极性结型晶体管。

在一实施例中，所述上部开关控制电路包含有一上部感测电路，设于第一触发电路的输出端和上部小开关单元的控制端之间，其感测端连接接点，输入端连接第一触发电路的输出端，输出端连接上部小开关单元的控制端；其中，上部感测电路的输入端是低逻辑电位时，当感测端的电压等于或高于一上部预设电压时，其输出端输出低逻辑电位；上部感测电路的输入端是高逻辑电位时，其输出端输出高逻辑电位。

基于上述，本发明的电压转换电路，可防止漏电流产生，能降低能量损耗，并提高电路的转换效率。

附图说明

图1是已知技术电压转换电路的示意图。

图2是已知技术下部开关元件的构造示意图。

图3是已知技术时序图。

图4是本发明一实施例的示意图。

图5是本发明另一实施例的示意图。

图6是本发明图5所示实施例的时序图。

图7是本发明下部感测电路一实施例的示意图。

图8是本发明又一实施例的示意图。

图9是本发明上部感测电路一实施例的示意图。

图10是本发明又一实施例的示意图。

具体实施方式

以下结合附图来详细说明本发明的具体实施方式。相同的符号代表具有相同或类似功能的构件或装置。连接或连结表示直接或间接电性连接。

请参阅图4，是本发明一实施例的示意图。如图所示，本发明的电压转换电路40包含一输入端401、一第一端403、一第二端405、一脉宽调制(pulse widthmodulation，PWM)控制电路42、一上部开关控制电路441、一下部开关控制电路443、一上部小开关单元461、一上部大开关单元463、一下部小开关单元465、一下部大开关单元467和一电感器48。

其中，电感器48连接于一接点407和第二端405之间。上部小开关单元461和上部大开关单元463并接于输入端401和接点407之间。下部小开关单元465和下部大开关单元467并接于接点407和第一端403之间。

脉宽调制控制电路42用以产生具有高逻辑电位和低逻辑电位的脉波，用以调整电压转换电路40的输出电压。上部开关控制电路441连接脉宽调制控制电路42，并连接上部小开关单元461的控制端和上部大开关单元463的控制端。下部开关控制电路443连接脉宽调制控制电路42，并连接下部小开关单元465的控制端和下部大开关单元467的控制端。

其中，上部小开关单元461和上部大开关单元463在控制端是低逻辑电位时导通，在控制端是高逻辑电位时截止。上部小开关单元461的导通等效阻抗大于上部大开关单元463的导通等效阻抗。下部小开关单元465和下部大开关单元467在控制端是低逻辑电位时截止，在控制端是高逻辑电位时导通。下部小开关单元465的导通等效阻抗大于下部大开关单元467的导通等效阻抗。

上部开关控制电路441于脉宽控制电路42输出高逻辑电位时，先令上部大开关单元463截止，再令上部小开关单元461截止；于脉宽调制控制电路输出低逻辑电位时，先令上部小开关单元461导通，再令上部大开关单元463导通。下部开关控制电路443于脉宽调制控制电路42输出高逻辑电位时，先令下部小开关单元465导通，再令下部大开关单元467导通；于脉宽调制控制电路42输出低逻辑电位时，先令下部大开关单元467截止，再令下部小开关单元465截止。

由于上部小开关单元461的导通等效阻抗大于上部大开关单元463的导通等效阻抗，因此上部小开关单元461具有较小的通道、元件尺寸和较小的控制端，反应速度较快，可较快的导通或截止。上部大开关单元463则具有较大的通道，可供较大的电流通过。下部小开关单元465和下部大开关单元467亦具有相同的相对特性。

本发明的电压转换电路40在截止上部小开关单元461和上部大开关单元463，并导通下部小开关单元465和下部大开关单元467时，可依序先截止上部大开关单元463再截止上部小开关单元461，然后导通下部小开关单元465再导通下部大开关单元467，也就是先关闭大部分的上部电流通道，再快速将上部电流通道完全关闭，然后快速导通较小的下部电流通道，最后将下部电流通道完全导通。利用本发明的配置，可将空载时间大幅缩短，防止产生漏电流的情形。

在本发明的一实施例中，上部小开关单元461和上部大开关单元463也可以在控制端是高逻辑电位时导通，在控制端是低逻辑电位时截止。此时，只需在上部开关控制电路441输出到上部小开关单元461和上部大开关单元463控制端的线路上分别增设一非门，即可达到相同的效果。同理，下部小开关单元465和下部大开关单元467也可以在控制端是低逻辑电位时导通，在控制端是高逻辑电位时截止。本领域技术人员可根据本发明的配置原理，轻易进行各部元件在高逻辑电位与低逻辑电位时作用的变化设计，这些变化设计都包含在本发明的权利范围中。

在本发明的一实施例中，上部小开关单元461和上部大开关单元463是P型金氧半场效晶体管、PNP型双极性结型晶体管、N型金氧半场效晶体管或NPN型双极性结型晶体管。

在本发明的一实施例中，下部小开关单元465和下部大开关单元467是N型金氧半场效晶体管、NPN型双极性结型晶体管、P型金氧半场效晶体管或PNP型双极性结型晶体管。

在本发明的一实施例中，可由输入端401连接一输入电压，令第一端403接地，第二端405输出电压，而形成一降压型电压转换电路。

在本发明的一实施例中，可由输入端401连接一输入电压，令第二端405接地，第一端403输出电压，而形成一升压型电压转换电路。

请参阅图5和图6，分别是本发明另一实施例的示意图和时序图。如图所示，本发明的电压转换电路50的电路构造与图4所示实施例大致相同。在本实施例中，上部开关控制电路441包含一或门511和一第一触发电路513，下部开关控制电路443包含一第二触发电路531和一与门533。

其中，或门511的第一输入端连接脉宽调制控制电路42，第二输入端连接上部小开关单元461的控制端，输出端连接上部大开关单元463的控制端。第一触发电路513的第一输入端连接或门511的输出端，第二输入端连接下部小开关单元465的控制端。

第二触发电路531的第一输入端连接第一触发电路513的输出端，第二输入端连接下部大开关单元467的控制端，输出端连接下部小开关单元465的控制端。与门533的第一输入端连接下部小开关单元465的控制端，第二输入端连接脉宽调制控制电路42，输出端连接下部大开关单元467的控制端。如图4所示。

其中，第一触发电路513和第二触发电路531的第一输入端接收一正缘信号时，输出端输出高逻辑电位，第二输入端接收一负缘信号时，输出端输出低逻辑电位。

利用本发明的电压转换电路50的上述配置，当脉宽调制控制电路42欲截止上部小开关单元461和上部大开关单元463，并导通下部小开关单元465和下部大开关单元467时，脉宽调制控制电路42产生一高逻辑电位信号。此时，或门511的第一输入端接收高逻辑电位信号，并于输出端输出高逻辑电位信号令上部大开关单元463截止(t1)。

第一触发电路513的第一输入端因或门511的输出端转态而接收到一正缘信号，因此输出端输出一高逻辑电位，令上部小开关单元461截止(t2)。

同时，第二触发电路531的第一输入端因第一触发电路513的输出端转态而接收到一正缘信号，因此输出端输出一高逻辑电位而令下部小开关单元465导通(t3)。

与门533的第二输入端接收脉宽调制控制电路42的高逻辑电位信号，第一输入端再接收第二触发电路531输出的高逻辑电位，因此输出高逻辑电位，令下部大开关单元467导通(t4)。

当脉宽调制控制电路42欲截止下部小开关单元465和下部大开关单元467，并导通上部小开关单元461和上部大开关单元463时，脉宽调制控制电路42产生一低逻辑电位信号。此时，与门533的第二输入端接收低逻辑电位信号，并于输出端输出低逻辑电位信号令下部大开关单元467截止(t5)。

第二触发电路531的第二输入端因与门533的输出端转态而接收到一负缘信号，因此输出端输出一低逻辑电位令下部小开关单元465截止(t6)。

同时，第一触发电路513的第二输入端因第二触发电路531的输出端转态而接收到一负缘信号，因此输出端输出一低逻辑电位令上部小开关单元461导通(t7)。

或门511的第一输入端接收脉宽调制控制电路42的低逻辑电位信号，第二输入端再接收第一触发电路513输出的低逻辑电位，因此输出低逻辑电位，令上部大开关单元463导通(t8)。

本发明的电压转换电路50在截止上部小开关单元461和上部大开关单元463，并导通下部小开关单元465和下部大开关单元467时，因配置的特性，可依序先截止上部大开关单元463再截止上部小开关单元461，然后导通下部小开关单元465再导通下部大开关单元467，也就是先关闭大部分的上部电流通道，再快速将上部电流通道完全关闭，然后快速导通较小的下部电流通道，最后将下部电流通道完全导通。利用本发明的配置，可将空载时间大幅缩短，防止产生漏电流的情形。其中，电感器电流621、接点电压623、第一端电压625、上部大开关单元的控制端电压(上部大栅极电压)641、上部小开关单元的控制端电压(上部小栅极电压)643、下部小开关单元的电压(下部小栅极电压)645、下部大开关单元的控制端电压(下部大栅极电压)647和漏电流66的相对变化情形如图6所示。

在本发明的一实施例中，可于下部开关控制电路443第二触发电路531的输出端和下部小开关单元465的控制端之间设置一下部感测电路535。其中，下部感测电路535的感测端B连接接点407，输入端A连接第二触发电路531的输出端，输出端C连接下部小开关单元465的控制端。

当下部感测电路535的输入端A是高逻辑电位时，若感测端B的电压等于或低于一下部预设电压时，输出端C输出高逻辑电位。当下部感测电路535的输入端A是低逻辑电位时，其输出端C输出低逻辑电位。

利用本实施例的配置，当脉宽调制控制电路42欲截止上部小开关单元461和上部大开关单元463，并导通下部小开关单元465和下部大开关单元467时，在上部大开关单元463和上部小开关单元461截止后，第二触发电路531的第一输入端因第一触发电路513的输出端转态而接收到一正缘信号，因此输出端输出一高逻辑电位。下部感测电路45的输入端A此时是高逻辑电位。

此时，接点407的接点电压623因上部小开关单元461和上部大开关单元463都截止而逐渐下降。当感测端B电压，也就是接点电压623，等于或低于下部预设电压时(t3)，输出端C输出高逻辑电位而令下部小开关单元465导通(t3)。

与门533的第二输入端接收脉宽调制控制电路42的高逻辑电位信号，第一输入端再接收下部感测电路535输出的高逻辑电位，因此输出高逻辑电位，令下部大开关单元467导通(t4)。

当脉宽调制控制电路42欲截止下部小开关单元465和下部大开关单元467，并导通上部小开关单元461和上部大开关单元463时，脉宽调制控制电路42产生一低逻辑电位信号。此时，与门533的第二输入端接收低逻辑电位信号，并于输出端输出低逻辑电位信号令下部大开关单元467截止(t5)。

第二触发电路531的第二输入端因与门533的输出端转态而接收到一负缘信号，因此输出端输出一低逻辑电位。此时，下部感测电路535的输入端A是低逻辑电位，因此输出端C输出低逻辑电位，令下部小开关单元465截止(t6)。

同时，第一触发电路513的第二输入端因下部感测电路535的输出端C转态而接收到一负缘信号，因此输出端输出一低逻辑电位令上部小开关单元461导通(t7)。

或门511的第一输入端接收脉宽调制控制电路42的低逻辑电位信号，第二输入端再接收第一触发电路513输出的低逻辑电位，因此输出低逻辑电位，令上部大开关单元463导通(t8)。

本发明的电压转换电路50在截止上部小开关单元461和上部大开关单元463，并导通下部小开关单元465和下部大开关单元467时，因配置的特性，可依序先截止上部大开关单元463再截止上部小开关单元461，然后导通下部小开关单元465再导通下部大开关单元467，也就是先关闭大部分的上部电流通道，再快速将上部电流通道完全关闭，然后快速导通较小的下部电流通道，最后将下部电流通道完全导通。利用本发明的配置，可将空载时间大幅缩短，减少下部小开关单元465和下部大开关单元467因下冲现象而导通寄生晶体管的机率，防止产生漏电流的情形。

请参阅图7，是本发明下部感测电路一实施例的示意图。如图所示，本实施例的下部感测电路包含：一第一上拉晶体管721、一第二上拉晶体管725、一下拉晶体管723、一传输门743、一感测晶体管741和一非门76。

其中，第一上拉晶体管721连接于一高逻辑电位端701和下部感测电路70的输出端C之间，下拉晶体管723连接于下部感测电路70的输出端C和一低逻辑电位端703之间。第二上拉晶体管725连接于高逻辑电位端701和第一上拉晶体管721的控制端之间，第二上拉晶体管725的控制端连接下部感测电路70的输入端A。

传输门743的正相控制端连接下拉晶体管723的控制端，反相控制端连接第二上拉晶体管725的控制端，其通道的一端连接第一上拉晶体管721的控制端。感测晶体管741连接于感测端B和传输门743的通道的另一端之间，其控制端连接下部感测电路70的输入端A。非门76的输入端连接下部感测电路70的输入端A，输出端连接下拉晶体管723的控制端。

在本发明的一实施例中第一上拉晶体管721和第二上拉晶体管725是P型金氧半场效晶体管或PNP型双极性结型晶体管。下拉晶体管723和感测晶体管741是N型金氧半场效晶体管或NPN型双极性结型晶体管。

利用本实施例的下部感测电路70，当下部感测电路70的输入端A是高逻辑电位时，第二上拉晶体管725和下拉晶体管723截止，感测晶体管741和传输门743导通。此时，当感测端B的电压等于或低于一下部预设电压时，其低电位会通过传输门743传送到第一上拉晶体管721的控制端，而令第一上拉晶体管721导通。因此，输出端C的电压被上拉至高逻辑电位而输出高逻辑电位。

当下部感测电路70的输入端A是低逻辑电位时，第二上拉晶体管725和下拉晶体管723导通，感测晶体管741和传输门743截止。第一上拉晶体管721的控制端因第二上拉晶体管725导通而为高逻辑电位，因此第一上拉晶体管721截止。此时，输出端C的电压被下拉至低逻辑电位而输出低逻辑电位。

请参阅图8，是本发明另一实施例的示意图。如图所示，本实例电压转换电路80的构造与图5所示实施例大致相同，但本实施中，上部开关控制电路441具有一上部感测电路815，而下部开关控制电路443则无下部感测电路。

其中，电感器48连接于接点407和第二端405之间。上部小开关单元461和上部大开关单元463并接于输入端401和接点407之间。下部小开关单元465和下部大开关单元467并接于接点407和第一端403之间。

脉宽调制控制电路42用以产生具有高逻辑电位和低逻辑电位的脉波，用以调整电压转换电路80的输出电压。或门511的第一输入端连接脉宽调制控制电路42，第二输入端连接上部小开关单元461的控制端，输出端连接上部大开关单元463的控制端。

第一触发电路513的第一输入端连接或门511的输出端，第二输入端连接下部小开关单元465的控制端，输出端连接上部感测电路815的输入端a。第二触发电路531的第一输入端连接上部小开关单元461的控制端，第二输入端连接下部大开关单元467的控制端，输出端连接下部小开关单元465的控制端。

与门533的第一输入端连接下部小开关单元465的控制端，第二输入端连接脉宽调制控制电路42，输出端连接下部大开关单元467的控制端。上部感测电路815的感测端b连接接点407，输入端a连接第一触发电路513的输出端，输出端c连接上部小开关单元461的控制端。

上部感测电路815的输入端a是低逻辑电位时，当感测端b的电压等于或高于一上部预设电压时，输出端c输出低逻辑电位。上部感测电路815的输入端a是高逻辑电位时，输出端c输出高逻辑电位。

利用本发明的电压转换电路80的上述配置，当脉宽调制控制电路42欲截止下部小开关单元465和下部大开关单元467，并导通上部小开关单元461和上部大开关单元463时，脉宽调制控制电路42产生一低逻辑电位信号。此时，与门533的第二输入端接收低逻辑电位信号，并于输出端输出低逻辑电位信号令下部大开关单元467截止。

第二触发电路531的第二输入端因与门447的输出端转态而接收到一负缘信号，因此输出端输出一低逻辑电位，令下部小开关单元465截止。

同时，第一触发电路513的第二输入端因第二触发电路531的输出端转态而接收到一负缘信号，因此输出端输出一低逻辑电位。上部感测电路815的输入端a此时是低逻辑电位。

此时，接点407的接点电压因下部小开关单元465和下部大开关单元467都截止而逐渐上升。当感测端b电压，也就是接点电压，等于或高于上部预设电压时，输出端c输出低逻辑电位而令上部小开关单元461导通。

或门511的第一输入端接收脉宽调制控制电路42的低逻辑电位信号，第二输入端再接收上部感测电路815输出的低逻辑电位，因此输出低逻辑电位，令上部大开关单元463导通。

当脉宽调制控制电路42欲截止上部小开关单元461和上部大开关单元463，并导通下部小开关单元465和下部大开关单元467时，脉宽调制控制电路42产生一高逻辑电位信号。此时，或门511的第一输入端接收高逻辑电位信号，并于输出端输出高逻辑电位信号令上部大开关单元463截止。

第一触发电路513的第一输入端因或门511的输出端转态而接收到一正缘信号，因此输出端输出一高逻辑电位。此时，上部感测电路815的输入端a是高逻辑电位，因此输出端c输出高逻辑电位，令上部小开关单元461截止。

同时，第二触发电路531的第一输入端因上部感测电路815的输出端c转态而接收到一正缘信号，因此输出端输出一高逻辑电位令下部小开关单元465导通。

与门533的第二输入端接收脉宽调制控制电路42的高逻辑电位信号，第一输入端再接收第二触发电路531输出的高逻辑电位，因此输出高逻辑电位，令下部大开关单元467导通。

本发明的电压转换电路80可在截止下部小开关单元465和下部大开关单元467，并导通上部小开关单元461和上部大开关单元463时，因配置的特性，可依序先截止下部大开关单元467再截止下部小开关单元465，然后导通上部小开关单元461再导通上部大开关单元463，也就是先关闭大部分的下部电流通道，再快速将下部电流通道完全关闭，然后快速导通较小的上部电流通道，最后将上部电流通道完全导通。利用本发明的配置，可将空载时间大幅缩短，减少上部小开关单元461和上部大开关单元463因上冲现象而导通寄生晶体管的机率，防止产生漏电流的情形。

请参阅图9，是本发明上部感测电路一实施例的示意图。如图所示，本实施例的上部感测电路90包含：一上拉晶体管921、一第一下拉晶体管923、一第二上拉晶体管925、一传输门943、一感测晶体管941和一非门96。

其中，上拉晶体管921连接于一高逻辑电位端901和上部感测电路90的输出端c之间，第一下拉晶体管923连接于输出端c和一低逻辑电位端903之间。第二下拉晶体管925连接于第一下拉晶体管921的控制端和低逻辑电位端903之间，第二下拉晶体管925的控制端连接输入端a。

传输门943的正相控制端连接上拉晶体管921的控制端，反相控制端连接第二下拉晶体管925的控制端，其通道的一端连接第一下拉晶体管923的控制端。感测晶体管941连接于感测端b和传输门943的通道的另一端之间，其控制端连接输入端a。非门96的输入端连接输入端a，输出端连接上拉晶体管921的控制端。

在本发明的一实施例中第一下拉晶体管923和第二下拉晶体管925是N型金氧半场效晶体管或NPN型双极性结型晶体管。上拉晶体管921和感测晶体管941是P型金氧半场效晶体管或PNP型双极性结型晶体管。

利用本实施例的上部感测电路90，当上部感测电路90的输入端a是低逻辑电位时，第二下拉晶体管925和上拉晶体管921截止，感测晶体管941和传输门943导通。此时，当感测端b的电压等于或高于一上部预设电压时，其高电位会通过传输门943传送到第一下拉晶体管923的控制端，而令第一下拉晶体管923导通。因此，输出端c的电压被下拉至低逻辑电位而输出低逻辑电位。

当上部感测电路90的输入端a是高逻辑电位时，第二下拉晶体管925和上拉晶体管921导通，感测晶体管941和传输门943截止。第一下拉晶体管923的控制端因第二下拉晶体管925导通而为低逻辑电位，因此第一下拉晶体管923截止。此时，输出端c的电压被上拉至高逻辑电位而输出高逻辑电位。

请参阅图10，是本发明又一实施例的示意图。如图所示，本实施例电压转换电路100的构造与图4和图7所示实施例大致相同，但本实施例同时具有上部开关控制电路441的上部感测电路815和下部开关控制电路443的下部感测电路535。

其中，电感器48连接于接点407和第二端405之间。上部小开关单元461和上部大开关单元463并接于输入端401和接点407之间。下部小开关单元465和下部大开关单元467并接于接点407和第二端403之间。

脉宽调制控制电路42用以产生具有高逻辑电位和低逻辑电位的脉波，用以控制电压转换电路40的输出电压。或门511的第一输入端连接脉宽调制控制电路42，第二输入端连接上部小开关单元461的控制端，输出端连接上部大开关单元463的控制端。

第一触发电路513的第一输入端连接或门511的输出端，第二输入端连接下部小开关单元465的控制端。第二触发电路531的第一输入端连接上部小开关单元461的控制端，第二输入端连接下部大开关单元467的控制端。与门533的第一输入端连接下部小开关单元的控制端，第二输入端连接脉宽调制控制电路42，输出端连接下部大开关单元467的控制端。

上部感测电路815的输入端a连接第一触发电路513的输出端，感测端b连接接点407，输出端c连接上部小开关单元461的控制端。下部感测电路535的感测端B连接接点407，输入端A连接第二触发电路533的输出端，输出端C连接下部小开关单元465的控制端。

利用本发明的配置，可将空载时间大幅缩短，减少上部小开关单元461和上部大开关单元463因上冲现象而导通寄生晶体管的机率，同时减少下部小开关单元465和下部大开关单元467因下冲现象而导通寄生晶体管的机率，以防止产生漏电流的情形。

以上所述仅是本发明的优选实施方式。本发明的范围并不以上述实施方式为限。举凡熟习本案技艺的人士援依本发明的精神所作的等效修饰或变化，皆应包含在权利要求内。

Claims (11)

1.电压转换电路，包含一输入端、一第一端和一第二端，其特征在于，包含：

一电感器，一端连接第二端，另一端连接一接点；

一上部小开关单元和一上部大开关单元，并接于输入端和接点之间；

一下部小开关单元和一下部大开关单元，并接于接点和第二端之间；

一脉宽调制控制电路，用以产生具有一高逻辑电位和一低逻辑电位的脉波，用以调整电压转换电路的输出电压；

一上部开关控制电路，分别连接脉宽调制控制电路和上部小开关单元与上部大开关单元的控制端，并于脉宽调制控制电路输出高逻辑电位时，先令上部大开关单元截止，再令上部小开关单元截止，于脉宽调制控制电路输出低逻辑电位时，先令上部小开关单元导通，再令上部大开关单元导通；以及

一下部开关控制电路，分别连接脉宽调制控制电路和下部小开关单元与下部大开关单元的控制端，并于脉宽调制控制电路输出高逻辑电位时，先令下部小开关单元导通，再令下部大开关单元导通，于脉宽调制控制电路输出低逻辑电位时，先令下部大开关单元截止，再令下部小开关单元截止；

其中，上部小开关单元的导通等效阻抗大于上部大开关单元的导通等效阻抗，下部小开关单元的导通等效阻抗大于下部大开关单元的导通等效阻抗。

2.根据权利要求1所述的电压转换电路，其特征在于，所述上部小开关单元和上部大开关单元是P型金氧半场效晶体管、PNP型双极性结型晶体管、N型金氧半场效晶体管或NPN型双极性结型晶体管。

3.根据权利要求1所述的电压转换电路，其特征在于，所述下部小开关单元和下部大开关单元是N型金氧半场效晶体管、NPN型双极性结型晶体管、P型金氧半场效晶体管或PNP型双极性结型晶体管。

4.根据权利要求1所述的电压转换电路，其特征在于，所述上部开关控制电路包含有：

一或门，其第一输入端连接所述脉宽调制控制电路，第二输入端连接所述上部小开关单元的控制端，输出端连接所述上部大开关单元的控制端；以及

一第一触发电路，其第一输入端连接或门的输出端，第二输入端连接所述下部小开关单元的控制端，输出端连接所述上部小开关单元的控制端；

所述下部开关控制电路包含有：

一第二触发电路，其第一输入端连接第一触发电路的输出端，其第二输入端连接所述下部大开关单元的控制端，输出端连接所述下部小开关单元的控制端；以及

一与门，其第一输入端连接所述下部小开关单元的控制端，第二输入端连接所述脉宽调制控制电路，输出端连接所述下部大开关单元的控制端；

其中，第一触发电路和第二触发电路的第一输入端接收一正缘信号时，输出端输出高逻辑电位，第二输入端接收一负缘信号时，输出端输出低逻辑电位。

5.根据权利要求4所述的电压转换电路，其特征在于，所述下部开关控制电路包含有一下部感测电路，设于所述第二触发电路的输出端与所述下部小开关单元的控制端之间，其感测端连接接点，输入端连接所述第二触发电路的输出端，输出端连接所述下部小开关单元的控制端；其中，该下部感测电路的输入端是高逻辑电位时，当感测端的电压等于或低于一下部预设电压时，其输出端输出高逻辑电位；该下部感测电路的输入端是低逻辑电位时，其输出端输出低逻辑电位。

6.根据权利要求5所述的电压转换电路，其特征在于，所述下部感测电路包含：

一第一上拉晶体管，连接于一高逻辑电位端和所述下部感测电路的输出端之间；

一下拉晶体管，连接于所述下部感测电路的输出端和一低逻辑电位端之间；

一第二上拉晶体管，连接于该高逻辑电位端和第一上拉晶体管的控制端之间，第二上拉晶体管的控制端连接所述下部感测电路的输入端；

一传输门，其正相控制端连接该下拉晶体管的控制端，反相控制端连接该第二上拉晶体管的控制端，通道的一端连接该第一上拉晶体管的控制端；

一感测晶体管，连接于感测端与传输门的通道的另一端之间，其控制端连接所述下部感测电路的输入端；以及

一非门，其输入端连接所述下部感测电路的输入端，输出端连接该下拉晶体管的控制端。

7.根据权利要求6所述的电压转换电路，其特征在于，所述第一上拉晶体管和第二上拉晶体管是P型金氧半场效晶体管或PNP型双极性结型晶体管，下拉晶体管和感测晶体管是N型金氧半场效晶体管或NPN型双极性结型晶体管。

8.根据权利要求4所述的电压转换电路，其特征在于，所述上部开关控制电路包含有一上部感测电路，设于所述第一触发电路的输出端和所述上部小开关单元的控制端之间，其感测端连接接点，输入端连接所述第一触发电路的输出端，输出端连接所述上部小开关单元的控制端；其中，该上部感测电路的输入端是低逻辑电位时，当感测端的电压等于或高于一上部预设电压时，其输出端输出低逻辑电位；上部感测电路的输入端是高逻辑电位时，其输出端输出高逻辑电位。

9.根据权利要求8所述的电压转换电路，其特征在于，所述上部感测电路包含：

一上拉晶体管，连接于一高逻辑电位端和所述上部感测电路的输出端之间；

一第一下拉晶体管，连接于所述上部感测电路的输出端和一低逻辑电位端之间；

一第二下拉晶体管，连接于该第一下拉晶体管的控制端和该低逻辑电位端之间，第二下拉晶体管的控制端连接所述上部感测电路的输入端；

一传输门，其正相控制端连接该上拉晶体管的控制端，反相控制端连接该第二下拉晶体管的控制端，通道的一端连接该第一下拉晶体管的控制端；

一感测晶体管，连接于感测端与传输门的通道的另一端之间，其控制端连接所述上部感测电路的输入端；以及

一非门，其输入端连接所述上部感测电路的输入端，输出端连接该上拉晶体管的控制端。

10.根据权利要求9所述的电压转换电路，其特征在于，所述第一下拉晶体管和第二下拉晶体管是N型金氧半场效晶体管或NPN型双极性结型晶体管，上拉晶体管和感测晶体管是P型金氧半场效晶体管或PNP型双极性结型晶体管。

11.根据权利要求5所述的电压转换电路，其特征在于，所述上部开关控制电路包含有一上部感测电路，设于所述第一触发电路的输出端和上部小开关单元的控制端之间，其感测端连接接点，输入端连接所述第一触发电路的输出端，输出端连接所述上部小开关单元的控制端；其中，该上部感测电路的输入端是低逻辑电位时，当感测端的电压等于或高于一上部预设电压时，其输出端输出低逻辑电位；该上部感测电路的输入端是高逻辑电位时，其输出端输出高逻辑电位。