CN104579250B

CN104579250B - 基于cmos实现的双极性高斯单周期脉冲产生电路及方法

Info

Publication number: CN104579250B
Application number: CN201410718683.4A
Authority: CN
Inventors: 王昆; 李斌; 赵明剑; 吴朝晖
Original assignee: South China University of Technology SCUT
Current assignee: South China University of Technology SCUT
Priority date: 2014-12-01
Filing date: 2014-12-01
Publication date: 2017-01-18
Anticipated expiration: 2034-12-01
Also published as: CN104579250A

Abstract

本发明公开了一种基于CMOS实现的双极性高斯单周期脉冲产生电路及方法，电路包括窄脉冲产生单元、时钟信号极性翻转单元、直流电平消除单元、同步单元、合成单元和滤波整形单元。本发明能有效避免了波形变换和处理对基带数据准确性的影响。本发明采用的双极性高斯单周期脉冲产生器统完全可用集成电路CMOS工艺实现，适合集成于SOC芯片，具有良好的推广价值。本发明在有效降低了双极性高斯单周期脉冲信号产生电路的复杂性和实现难度的同时，降低了功耗和芯片的面积，使其在实现上能以很低的复杂度与较高的可靠性满足植入式设备在体积、功耗、长期可持续工作等方面的苛刻要求。本发明可广泛应用于生物医疗领域中。

Description

基于CMOS实现的双极性高斯单周期脉冲产生电路及方法

技术领域

本发明涉及通信技术领域，尤其涉及一种基于CMOS实现的双极性高斯单周期脉冲产生电路及方法。

背景技术

随着美国联邦通信委员会（FCC）开放了3.1GHz-10.6GHz频段范围的民用许可，超宽带（UWB）技术以其自身具有的短距离高速传输、大数据量、高安全性、高精度和低功耗等优点，为室内短距离通信从传统有线连接方式向无线连接方式的转变提供了新的技术手段，使得各个电子设备的使用更加灵活。因此，专门针对短距离超宽带无线通信系统及其关键技术方法的研究逐步兴起，这其中又以宽频带范围上具备更高数据率和更高能量效率的脉冲超宽带（IR-UWB）技术的研究最为引人关注，采用标准CMOS工艺实现的高性能、高能量效率的IR-UWB发射机已成为业界的追求目标。

在采用标准CMOS工艺实现的IR-UWB发射机中，脉冲产生器是发射机至关重要的一部分，它既是发射机功耗的主要来源，又直接影响着发射机的能量利用率、发射功率、发射距离等性能以及系统的复杂度。传统的IR-UWB发射机的多采用振荡器、锁相环或者延迟对准电路等的高频波形发生器作为脉冲产生器，通过对输出波形包络进行滤波、频谱混合或者多路脉冲合成方式对实现输出信号的整形，形成满足要求的脉冲波形。滤波方式中，高频波形发生器产生的输出信号耦合至脉冲成形滤波器中进行滤波处理，输出满足频谱约束要求的脉冲信号，该方法的优点在于电路结构简单，仅需要电容、电感和少量MOS晶体管即可实现，脉冲产生器中的主要寄生电容可以作为滤波电容的一部分，与电感一起组成滤波器，但是该方法的缺点在于滤波器功耗大，滤波器所采用的螺旋电感易受到工艺偏差的影响，无法满足高频滤波器对性能的苛刻要求，此外，螺旋电感所占芯片面积较大，增加了芯片设计和实现成本。频谱混合方式中，高频本地振荡器产生的本振信号与包络信号通过混频器进行混频得满足要求的脉冲波形，该种方式可实现二进制相移键控（BPSK） IR-UWB信号的产生与发射，但是该种方式的电路规模较大、结构复杂、实现难度较大，与其他两种方式相比，其电路功耗和电路所占面积都相对最大。多路脉冲合成方式中，通过延迟线将多路脉冲进行传播延迟，再进行多路脉冲合成产生满足要求的多周期脉冲，该种方法能量效率高、电路结构简单，但是，该种方法对脉冲对准的精确控制要求极高，尤其是在UWB频段脉冲信号变化快，使得脉冲精确对准控制电路和时序电路的设计难度大大增加。

发明内容

为了解决上述技术问题，本发明的目的是提供一种适合于CMOS工艺实现，能满足在生物医用植入式环境下对生物体内神经信号等生物电行为信号的记录与处理的一种基于CMOS实现的双极性高斯单周期脉冲产生电路及方法。

本发明所采用的技术方案是：

基于CMOS实现的双极性高斯单周期脉冲产生电路，包括窄脉冲产生单元、时钟信号极性翻转单元、直流电平消除单元、同步单元、合成单元和滤波整形单元，所述窄脉冲产生单元的输出端的窄脉冲信号输出连接至直流电平消除单元的窄脉冲信号输入端，所述时钟信号极性翻转单元的输出端的极性翻转时钟信号输出连接至直流电平消除单元的反相时钟信号输入端，所述直流电平消除单元的时钟信号输入端、窄脉冲产生单元的输入端和时钟信号极性翻转单元的输入端均接入时钟信号，所述直流电平消除单元输出的两路差分双极性方波单周期脉冲信号分别连接至同步单元的反相脉冲信号输入端和正相脉冲信号输入端，所述同步单元的基带信号输入端接入基带信号，所述同步单元的输出端的两路包含基带信息的差分双极性方波单周期脉冲信号分别连接至合成单元的第一输入端和合成单元的第二输入端，所述合成单元输出端的包含有基带信息的双极性方波单周期脉冲信号连接至滤波整形单元的输入端，所述滤波整形单元输出包含有基带信息的双极性高斯单周期脉冲信号。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述窄脉冲产生单元包括分频电路、时钟延迟电路和异或门电路，所述分频电路的输入端接入时钟信号，所述分频电路的输出端的时钟分频信号分别输出连接至所述时钟延迟电路的输入端和异或门电路的第一输入端，所述时钟延迟电路的输出端的时钟延迟信号输出连接至异或门电路的第二输入端，所述异或门电路的输出端产生的窄脉冲信号连接至直流电平消除单元的窄脉冲信号输入端。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述直流电平消除单元包括分压电路、窄脉冲极性翻转电路和电平消除电路，所述分压电路的窄脉冲信号输入端与窄脉冲产生单元的输出端连接，所述分压电路的第一输出端连接至电平消除电路的正相窄脉冲信号输入端，所述分压电路的第二输出端通过窄脉冲极性翻转电路进而连接至电平消除电路的反相窄脉冲信号输入端，所述电平消除电路的第一输出端连接至同步单元的反相脉冲信号输入端，所述电平消除电路的第二输出端连接至同步单元的正相脉冲信号输入端，所述时钟信号极性翻转单元的输出端连接至电平消除电路的反相时钟信号输入端，所述电平消除电路的时钟信号输入端接入时钟信号。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述分压电路包括第一NMOS晶体管、第二NMOS晶体管、第一电阻和第二电阻，所述窄脉冲产生单元的输出端分别连接至第一NMOS晶体管的栅极和第二NMOS晶体管的栅极，所述第一NMOS晶体管的源极依次通过第一电阻和第二电阻进而与第二NMOS晶体管的源极连接，所述第一电阻和第二电阻之间连接至地，所述第一NMOS晶体管的漏极接入电源电压，所述第一NMOS晶体管的源极连接至电平消除电路的正相窄脉冲信号输入端，所述第二NMOS晶体管的漏极接入电源电压，所述第二NMOS晶体管的源极连接至窄脉冲极性翻转单元的输入端。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述电平消除电路包括第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第三电阻、第四电阻、第五电阻和第六电阻，所述第三NMOS晶体管的漏极通过第三电阻与第三NMOS晶体管的栅极连接，所述第三NMOS晶体管的栅极与第五NMOS晶体管的源极连接，所述时钟信号极性翻转单元的输出端连接至第五NMOS晶体管的漏极，所述第五NMOS晶体管的栅极分别与第一PMOS晶体管的栅极和分压电路的第一输出端连接，所述第三NMOS晶体管的源极分别与同步单元的反相脉冲信号输入端和第一PMOS晶体管的源极连接，所述第一PMOS晶体管的漏极通过第四电阻与第一PMOS晶体管的栅极连接，所述第二PMOS晶体管的漏极通过第五电阻与第二PMOS晶体管的栅极连接，所述第一PMOS晶体管的漏极分别与第二PMOS晶体管的漏极和地连接，所述第二PMOS晶体管的栅极分别与窄脉冲极性翻转电路的输出端和第三PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极接入时钟信号，所述第三PMOS晶体管的源极与第四NMOS晶体管的栅极连接，所述第二PMOS晶体管的源极分别与同步单元的正相脉冲信号输入端和第四NMOS晶体管的源极连接，所述第四NMOS晶体管的漏极通过第六电阻与第四NMOS晶体管的栅极连接。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述同步单元包括第一非门、第二非门、第一传输门和第二传输门，所述基带信号分别与第一传输门的第一控制端和第二传输门的第二控制端连接，所述基带信号通过第一非门连接至第一传输门的第二控制端，所述基带信号通过第二非门连接至第二传输门的第一控制端，所述直流电平消除单元的第一输出端与第一传输门的输入端连接，所述第一传输门的输出端与合成单元的第一输入端连接，所述直流电平消除单元的第二输出端与第二传输门的输入端连接，所述第二传输门的输出端与合成单元的第二输入端连接。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述滤波整形单元包括电容和第七电阻，所述合成单元的输出端与电容的第一端连接，所述电容的第二端通过第七电阻与地连接，所述电容的第二端作为输出端输出包含有基带信息的双极性高斯单周期脉冲信号。

本发明所采用的另一技术方案是：

基于CMOS实现的双极性高斯单周期脉冲产生方法，包括以下步骤：

A、对传感器采集到的生物电信号进行信号处理，产生得到编码形式为单极性非归零码的数字基带信号；

B、对时钟信号进行处理，产生得到两路差分双极性方波单周期脉冲；

C、根据产生得到的两路差分双极性方波单周期脉冲信号和数字基带信号，将其依次进行同步、合成和滤波整形处理，产生得到一路包含基带信息的双极性高斯单周期脉冲。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生方法的进一步改进，所述步骤A中的对传感器采集到的生物电信号进行信号处理,其具体为：

对传感器采集到的生物电信号依次进行噪声抑制、滤波、增益补偿放大的模拟前端处理和模拟数字信号转换处理。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生方法的进一步改进，所述步骤B中的对时钟信号进行处理,其具体为：

对时钟信号依次进行窄脉冲产生、窄脉冲极性翻转和直流电平消除处理。

本发明的有益效果是：

本发明基于CMOS实现的双极性高斯单周期脉冲产生电路及方法提出了一种双极性高斯单周期脉冲产生器结构。首先，本发明对时钟信号采用分频、延迟、异或等时序和组合逻辑运算，构造所需的窄脉冲信号，并通过对时钟信号和所产生的窄脉冲信号的极性翻转、直流电平消除之后，与基带信号进行信号同步、合成和滤波整形，构造出了符合要求的包含有基带信息的双极性高斯单周期脉冲信号，整个过程仅对时钟信号进行波形变换和处理，未对基带信号进行波形变换和处理，从而避免了波形变换和处理对基带数据准确性的影响。其次，本发明仅对时钟信号进行波形变换、处理，并与基带信号进行信号同步、合成和滤波整形，即可构造出了符合要求的包含有基带信息的双极性高斯单周期脉冲，没有采用高斯脉冲信号对准的传统方式来产生单周期高斯脉冲，不需要高速数字控制电路、高灵敏度的斜坡信号产生电路和时序对准控制电路等一系列复杂操作及电路，有效降低了双极性高斯单周期脉冲信号产生电路的复杂性和实现难度。第三，本发明不需要使用受CMOS集成电路工艺偏差影响较大的电感元件进行脉冲滤波和整形，在有效降低深亚微米工艺偏差对电路系统可靠性与稳定性影响的同时，节省了集成电路芯片的面积，使得其在实现上能以很低的复杂度与较高的可靠性满足植入式设备在体积、功耗、长期可持续工作等方面的苛刻要求，尤其是本发明可以完全用集成电路CMOS 工艺实现，很适合集成于SOC芯片，具有良好的推广价值。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是本发明基于CMOS实现的双极性高斯单周期脉冲产生电路的原理方框图；

图2是本发明基于CMOS实现的双极性高斯单周期脉冲产生电路的直流电平消除单元的电路原理示意图；

图3是本发明基于CMOS实现的双极性高斯单周期脉冲产生电路的电路原理图；

图4是本发明基于CMOS实现的双极性高斯单周期脉冲产生方法的步骤流程图；

图5是基于CMOS实现的双极性高斯单周期脉冲产生电路及方法实施例的应用示意图。

具体实施方式

参考图1，本发明基于CMOS实现的双极性高斯单周期脉冲产生电路，包括窄脉冲产生单元、时钟信号极性翻转单元、直流电平消除单元、同步单元、合成单元和滤波整形单元，所述窄脉冲产生单元的输出端的窄脉冲信号输出连接至直流电平消除单元的窄脉冲信号输入端，所述时钟信号极性翻转单元的输出端的极性翻转时钟信号输出连接至直流电平消除单元的反相时钟信号输入端，所述直流电平消除单元的时钟信号输入端、窄脉冲产生单元的输入端和时钟信号极性翻转单元的输入端均接入时钟信号，所述直流电平消除单元输出的两路差分双极性方波单周期脉冲信号分别连接至同步单元的反相脉冲信号输入端和正相脉冲信号输入端，所述同步单元的基带信号输入端接入基带信号，所述同步单元的输出端的两路包含基带信息的差分双极性方波单周期脉冲信号分别连接至合成单元的第一输入端和合成单元的第二输入端，所述合成单元输出端的包含有基带信息的双极性方波单周期脉冲信号连接至滤波整形单元的输入端，所述滤波整形单元输出包含有基带信息的双极性高斯单周期脉冲信号。

进一步，其工作流程为：时钟信号u_C被所述窄脉冲产生单元进行分频、时钟延迟和异或门处理后得到窄脉冲信号u_N后，送至所述直流电平消除单元的窄脉冲输入端，同时，时钟信号u_C被所述时钟信号极性翻转单元进行极性翻转处理得到信号u’_C后，送至所述直流电平消除单元的反相时钟信号输入端，所述直流电平消除单元的时钟信号输入端连接时钟信号u_C，通过直流电平消除单元产生的两路差分的双极性方波单周期脉冲信号u_S和u’_S分别被送至同步单元的反相脉冲信号输入端和正向脉冲信号输入端，基带信号u_B被送至所述同步单元的基带信号输入端，与两路差分的双极性方波单周期脉冲信号u_S和u’_S在所述同步单元中进行同步处理，产生两路包含有基带信息的差分方波单周期脉冲u₁和u₂，所述合成单元对信号u₁和u₂进行合成处理产生的信号u_H经过所述滤波整形单元处理之后产生所述包含基带信息的双极性高斯单周期脉冲信号u_G。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述窄脉冲产生单元包括分频电路、时钟延迟电路和异或门电路XOR，所述分频电路的输入端接入时钟信号，所述分频电路的输出端的时钟分频信号分别输出连接至所述时钟延迟电路的输入端和异或门电路XOR的第一输入端，所述时钟延迟电路的输出端的时钟延迟信号输出连接至异或门电路XOR的第二输入端，所述异或门电路XOR的输出端产生的窄脉冲信号连接至直流电平消除单元的窄脉冲信号输入端，作用是对时钟信号u_C进行处理，产生需要的窄脉冲信号u_N。

参考图2和图3，作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述分压电路包括两组用于窄脉冲信号u_N分压的第一NMOS晶体管NM1和第一电阻R1以及第二NMOS晶体管NM2和第二电阻R2，所述窄脉冲信号u_N分为两路，第一路窄脉冲信号u_N连接到第一NMOS晶体管NM1的栅极，所述第一NMOS晶体管NM1与第一电阻R1组成分压结构，将第一NMOS晶体管NM1源级输出得到的窄脉冲信号 u_N1连接至所述电平消除电路的正相窄脉冲信号输入端，第二路窄脉冲信号u_N连接到第二NMOS晶体管NM2的栅极，所述第二NMOS晶体管NM2与第二电阻R2组成分压结构，将第二NMOS晶体管NM2源级输出得到的窄脉冲信号u_N2连接至所述窄脉冲极性翻转电路的输入端。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述电平消除电路包括一个用于控制极性翻转之后的时钟信号通断的第五NMOS晶体管NM5，一个用于控制时钟信号通断的第三PMOS晶体管PM3，一组用于产生反相高斯单周期脉冲的第三NMOS晶体管NM3、第一PMOS晶体管PM1、第三电阻R3和第四电阻R4，一组用于产生正相高斯单周期脉冲的第二PMOS晶体管PM2、第四NMOS晶体管NM4、第五电阻R5和第六电阻R6。所述分压电路输出的窄脉冲信号u_N1分别连接到第一PMOS晶体管PM1的栅极和所述第五NMOS晶体管NM5的栅极，所述第三NMOS晶体管NM3、第一PMOS晶体管PM1、第三电阻R3和第四电阻R4构成直流电平消除电路，时钟信号u_C连接至所述时钟信号极性翻转单元，得到的翻转信号u’_C连接至所述第五NMOS晶体管NM5的漏极，所述第五NMOS晶体管NM5的源极连接至第三NMOS晶体管NM3的栅极，窄脉冲信号 u_N1和时钟极性翻转信号u’_C进行直流电平消除得到的双极性方波单周期脉冲信号u_S连接至所述同步单元的反相脉冲信号输入端；所述窄脉冲极性翻转电路输出的窄脉冲信号u’_N2分别连接到所述第二PMOS晶体管PM2的栅极和所述第三PMOS晶体管PM3的栅极，所述第二PMOS晶体管PM2、第四NMOS晶体管NM4、第五电阻R5和第六电阻R6构成直流电平消除单元，时钟信号u_C连接至所述第三PMOS晶体管PM3的漏极，所述第三PMOS晶体管PM3的源极连接到第四NMOS晶体管NM4的栅极，极性翻转的窄脉冲信号u’_N2和时钟信号u_C进行直流电平消除得到的极性翻转的方波单周期脉冲信号u’_S连接至所述同步单元的正相脉冲信号输入端。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述同步单元包括两个用于基带信号翻转的第一非门N1、第二非门N2和两个用于基带信息和脉冲信号同步的第一传输门TG1、第二传输门TG2。所述基带信号通过第一非门N1连接至第一传输门TG1的第二控制端，所述基带信号通过第二非门N2连接至第二传输门TG2的第一控制端，所述第一传输门TG1的第一控制端连接至基带信号，所述第二传输门TG2的第二控制端连接至所述基带信号，所述双极性方波单周期脉冲信号u_S连接至第一传输门TG1的输入端，并经过第一传输门TG1的输出端输出包含有基带信息的双极性方波单周期脉冲信号u₁，所述双极性方波单周期脉冲信号 u’_S连接至第二传输门TG2的输入端，并经过第二传输门TG2的输出端输出包含有基带信息的双极性方波单周期脉冲信号u₂，所述基带信号u_B的作用是控制第一传输门TG1和第二传输门TG2的导通与断开，实现基带信号和双极性方波单周期脉冲信号的同步。

所述合成单的输入端分别与所述同步单元中的第一传输门TG1的输出信号u₁和第二传输门TG2的输出信号u₂相连接，所述合成单元的作用是将所述同步单元输出的两路信号u₁和u₂合成为一路包含有基带信息的双极性方波单周期脉冲信号u_H。

作为所述的基于CMOS实现的双极性高斯单周期脉冲产生电路的进一步改进，所述滤波整形单元包括电容C和第七电阻R7，所述合成单元的输出端与电容C的第一端连接，所述电容C的第二端通过第七电阻R7与地连接，所述电容C的第二端作为输出端输出包含有基带信息的双极性高斯单周期脉冲信号u_G，所述滤波整形单元的作用是对合成单元输出的包含有基带信息的双极性方波单周期脉冲信号u_H进行滤波和脉冲整形，在输出端输出包含有基带信息的双极性高斯单周期脉冲u_G，从而实现双极性高斯单周期脉冲的产生。

参考图4，本发明基于CMOS实现的双极性高斯单周期脉冲产生方法，包括以下步骤：

图5是基于CMOS实现的双极性高斯单周期脉冲产生电路及方法实施例的应用示意图。植入体内的生物传感器实现对生物体内的生物电信号u_in的采集并完成电学转换，输出基带信号u_B，时钟产生单元实现时钟信号u_C的产生并送至本发明电路，本发明电路完成对包含有基带信息的双极性高斯单周期脉冲信号u_G的产生，并在调制单元中与载波产生单元产生的载波信号u_LO进行BPSK调制产生BPSK-UWB调制信号u_MG，功率放大电路完成对BPSK-UWB调制信号u_MG的功率放大并通过天线发射射频信号u_O。生物体外的BPSK-UWB接收机实现对射频信号u_O的接收与解调，输出信号u’_O；生物体外电路完成对信号u’_O的模数转换，实现与计算机的通信；通过计算机内部的数据处理操作，最终完成对生物体内的生物电行为信号的无线实时监测与记录。

本发明实施例中，基带信号u_B物理层速率为250 Mbps，时钟信号u_C周期为1ns，输出的双极性高斯单周期脉冲信号宽度为1ns，脉冲重复周期为4ns，平均功率谱密度小于-42dBm / MHz。

本发明不需要高速数字控制电路、高灵敏度的斜坡信号产生电路和时序控制电路等一系列复杂操作及电路，有效降低了双极性高斯单周期脉冲信号产生电路的复杂性和实现难度的同时，降低了功耗。不需要使用电感元件，有效降低了深亚微米工艺偏差对电路系统可靠性与稳定性影响的同时，减小了芯片的面积，使得其在实现上能以很低的复杂度与较高的可靠性满足植入式设备在体积、功耗、长期可持续工作等方面的苛刻要求。而且本发明基于CMOS实现的双极性高斯单周期脉冲产生电路及方法可以完全用集成电路CMOS工艺实现，适合集成于SOC芯片，具有良好的推广价值。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims

1.基于CMOS实现的双极性高斯单周期脉冲产生电路，其特征在于：包括窄脉冲产生单元、时钟信号极性翻转单元、直流电平消除单元、同步单元、合成单元和滤波整形单元，所述窄脉冲产生单元的输出端的窄脉冲信号输出连接至直流电平消除单元的窄脉冲信号输入端，所述时钟信号极性翻转单元的输出端的极性翻转时钟信号输出连接至直流电平消除单元的反相时钟信号输入端，所述直流电平消除单元的时钟信号输入端、窄脉冲产生单元的输入端和时钟信号极性翻转单元的输入端均接入时钟信号，所述直流电平消除单元输出的两路差分双极性方波单周期脉冲信号分别连接至同步单元的反相脉冲信号输入端和正相脉冲信号输入端，所述同步单元的基带信号输入端接入基带信号，所述同步单元的输出端的两路包含基带信息的差分双极性方波单周期脉冲信号分别连接至合成单元的第一输入端和合成单元的第二输入端，所述合成单元输出端的包含有基带信息的双极性方波单周期脉冲信号连接至滤波整形单元的输入端，所述滤波整形单元输出包含有基带信息的双极性高斯单周期脉冲信号。

2.根据权利要求1所述的基于CMOS实现的双极性高斯单周期脉冲产生电路，其特征在于：所述窄脉冲产生单元包括分频电路、时钟延迟电路和异或门电路（XOR），所述分频电路的输入端接入时钟信号，所述分频电路的输出端的时钟分频信号分别输出连接至所述时钟延迟电路的输入端和异或门电路（XOR）的第一输入端，所述时钟延迟电路的输出端的时钟延迟信号输出连接至异或门电路（XOR）的第二输入端，所述异或门电路（XOR）的输出端产生的窄脉冲信号连接至直流电平消除单元的窄脉冲信号输入端。

3.根据权利要求1所述的基于CMOS实现的双极性高斯单周期脉冲产生电路，其特征在于：所述直流电平消除单元包括分压电路、窄脉冲极性翻转电路和电平消除电路，所述分压电路的窄脉冲信号输入端与窄脉冲产生单元的输出端连接，所述分压电路的第一输出端连接至电平消除电路的正相窄脉冲信号输入端，所述分压电路的第二输出端通过窄脉冲极性翻转电路进而连接至电平消除电路的反相窄脉冲信号输入端，所述电平消除电路的第一输出端连接至同步单元的反相脉冲信号输入端，所述电平消除电路的第二输出端连接至同步单元的正相脉冲信号输入端，所述时钟信号极性翻转单元的输出端连接至电平消除电路的反相时钟信号输入端，所述电平消除电路的时钟信号输入端接入时钟信号。

4.根据权利要求3所述的基于CMOS实现的双极性高斯单周期脉冲产生电路，其特征在于：所述分压电路包括第一NMOS晶体管（NM1）、第二NMOS晶体管（NM2）、第一电阻（R1）和第二电阻（R2），所述窄脉冲产生单元的输出端分别连接至第一NMOS晶体管（NM1）的栅极和第二NMOS晶体管（NM2）的栅极，所述第一NMOS晶体管（NM1）的源极依次通过第一电阻（R1）和第二电阻（R2）进而与第二NMOS晶体管（NM2）的源极连接，所述第一电阻（R1）和第二电阻（R2）之间连接至地，所述第一NMOS晶体管（NM1）的漏极接入电源电压，所述第一NMOS晶体管（NM1）的源极连接至电平消除电路的正相窄脉冲信号输入端，所述第二NMOS晶体管（NM2）的漏极接入电源电压，所述第二NMOS晶体管（NM2）的源极连接至窄脉冲极性翻转单元的输入端。

5.根据权利要求3所述的基于CMOS实现的双极性高斯单周期脉冲产生电路，其特征在于：所述电平消除电路包括第三NMOS晶体管（NM3）、第四NMOS晶体管（NM4）、第五NMOS晶体管（NM5）、第一PMOS晶体管（PM1）、第二PMOS晶体管（PM2）、第三PMOS晶体管（PM3）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）和第六电阻（R6），所述第三NMOS晶体管（NM3）的漏极通过第三电阻（R3）与第三NMOS晶体管（NM3）的栅极连接，所述第三NMOS晶体管（NM3）的栅极与第五NMOS晶体管（NM5）的源极连接，所述时钟信号极性翻转单元的输出端连接至第五NMOS晶体管（NM5）的漏极，所述第五NMOS晶体管（NM5）的栅极分别与第一PMOS晶体管（PM1）的栅极和分压电路的第一输出端连接，所述第三NMOS晶体管（NM3）的源极分别与同步单元的反相脉冲信号输入端和第一PMOS晶体管（PM1）的源极连接，所述第一PMOS晶体管（PM1）的漏极通过第四电阻（R4）与第一PMOS晶体管（PM1）的栅极连接，所述第二PMOS晶体管（PM2）的漏极通过第五电阻（R5）与第二PMOS晶体管（PM2）的栅极连接，所述第一PMOS晶体管（PM1）的漏极分别与第二PMOS晶体管（PM2）的漏极和地连接，所述第二PMOS晶体管（PM2）的栅极分别与窄脉冲极性翻转电路的输出端和第三PMOS晶体管（PM3）的栅极连接，所述第三PMOS晶体管（PM3）的漏极接入时钟信号，所述第三PMOS晶体管（PM3）的源极与第四NMOS晶体管（NM4）的栅极连接，所述第二PMOS晶体管（PM2）的源极分别与同步单元的正相脉冲信号输入端和第四NMOS晶体管（NM4）的源极连接，所述第四NMOS晶体管（NM4）的漏极通过第六电阻（R6）与第四NMOS晶体管（NM4）的栅极连接。

6.根据权利要求1所述的基于CMOS实现的双极性高斯单周期脉冲产生电路，其特征在于：所述同步单元包括第一非门（N1）、第二非门（N2）、第一传输门（TG1）和第二传输门（TG2），所述基带信号分别与第一传输门（TG1）的第一控制端和第二传输门（TG2）的第二控制端连接，所述基带信号通过第一非门（N1）连接至第一传输门（TG1）的第二控制端，所述基带信号通过第二非门（N2）连接至第二传输门（TG2）的第一控制端，所述直流电平消除单元的第一输出端与第一传输门（TG1）的输入端连接，所述第一传输门（TG1）的输出端与合成单元的第一输入端连接，所述直流电平消除单元的第二输出端与第二传输门（TG2）的输入端连接，所述第二传输门（TG2）的输出端与合成单元的第二输入端连接。

7.根据权利要求1所述的基于CMOS实现的双极性高斯单周期脉冲产生电路，其特征在于：所述滤波整形单元包括电容（C）和第七电阻（R7），所述合成单元的输出端与电容（C）的第一端连接，所述电容（C）的第二端通过第七电阻（R7）与地连接，所述电容（C）的第二端作为输出端输出包含有基带信息的双极性高斯单周期脉冲信号。