CN106886642A - 一种低功耗高可配的总线桥接电路设计方法 - Google Patents

一种低功耗高可配的总线桥接电路设计方法 Download PDF

Info

Publication number
CN106886642A
CN106886642A CN201710075769.3A CN201710075769A CN106886642A CN 106886642 A CN106886642 A CN 106886642A CN 201710075769 A CN201710075769 A CN 201710075769A CN 106886642 A CN106886642 A CN 106886642A
Authority
CN
China
Prior art keywords
power consumption
bus bridge
somebody
low
bridge circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710075769.3A
Other languages
English (en)
Inventor
焦龙涛
常迎辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201710075769.3A priority Critical patent/CN106886642A/zh
Publication of CN106886642A publication Critical patent/CN106886642A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种低功耗高可配的总线桥接电路设计方法，它基于AMBA3.0总线规范，采用多事务处理策略以及合适的低功耗优化技术，使得该桥接电路设计效率较高且功耗较低。本发明提供了一种新型的低功耗高可配的总线桥接电路设计架构，通过选择不同的桥接模块，可以设计出适合不同工作频率的总线桥接电路，采用多事务处理策略可以保证设计功能的高效率，又使用合适的低功耗优化技术减少了功耗。

Description

一种低功耗高可配的总线桥接电路设计方法
技术领域
本发明涉及一种总线桥接电路设计方法，属于集成电路设计技术领域。
背景技术
目前SOC设计技术已经在集成电路设计中占主导地位，随着集成电路不断的发展和新的工艺的不断采用，使得电路的集成度越来越高，IP复用技术已成为业界主流。IP通过总线来互相连接，由此衍生的总线桥接设计，也得到广泛关注。恰到好处的总线桥接电路，可以使IP利用率更高。
当前SOC芯片采用高集成度，高时钟频率以及小尺寸的工艺，致使电路功耗变大。因功耗增加导致的一系列问题，最终使功耗的大小成为衡量现代集成电路的一个主要指标。低功耗设计也成了集成电路设计的一个紧急技术需求。而且功耗，无论是动态的还是静态的，都已经成为约束器件性能、寿命和集成度的一个关键因素。
因此，对于本次设计的总线桥接电路而言，采用AMBA3.0总线规范，设计总线桥接电路，并将合适的低功耗优化技术与总线桥接电路设计结合，从各个角度对总线桥接电路进行低功耗优化，同时采用改进措施，提高总线桥接电路的效率，这也是一次很好的创新设计。
发明内容
本发明所要解决的技术问题是基于AMBA3.0总线规范，采取合适的低功耗优化技术和改进效率的措施。
为解决上述技术领域，本发明采用的技术方案是：
首先确定总线桥的类型，本设计将不同类型的总线桥模块化，便于拼接复用，其次在模块化设计过程中集成了多事务处理措施，并采取独创的极性翻转措施和格雷码总线编码技术来进行低功耗优化，最后对完成降低功耗的总线桥进行功能仿真、功耗分析及时序检查，满足功能功耗等指标后输出最终网表，从而完成整个总线桥接电路的设计。
包括以下具体步骤：
步骤1：根据功能需求将总线桥分割成多个功能模块；
步骤2：对各功能模块分别进行设计实现总线转换功能；
步骤3：根据极性反转原理降低各功能模块的功耗；
步骤4：对完成降低功耗的总线桥进行功能仿真、功耗分析及时序检查；
步骤5：对满足功能、功耗分析及时序检查的总线桥输出最终网表。
其中，步骤3中根据极性反转原理降低各功能模块的功耗，具体为：每次通过总线通道传输数据时，在当前传输数据与上一次传输数据之间进行判决，判决结果显示传输当前传输数据时总线翻转次数超过预定次数，则通过指示信号改变当前传输数据每一位的高低电平极性；所述的预定次数为传输数据位宽数目的50％。
其中，步骤3中根据极性反转原理降低各功能模块的功耗之前，还包括：对总线传输数据采用格雷码编码进行优化。
其中，步骤3之前还包括：对设计完成的各功能模块分别加入多事务处理措施，并进行仿真测试。
采用上述技术方案带来的有益效果是：
1.本发明提供了一种新型的可以进行组合设计的总线桥接电路设计方法，整个电路有不同模块组成，单个模块即可单独使用，又可以拼接组合；
2.本发明能够根据数字电路设计功能需求灵活调整总线桥接电路，既能保证设计功能的正确性，同时精准的设计电路所需要的功能模块，减少了功耗；
附图说明
图1是本发明的实施流程图；
图2是本发明的电路结构功能示意图。
具体实施方式
实施例1：
如图1所示，一种低功耗高可配的总线桥接电路设计方法，包括以下具体步骤：
步骤1：对设计的总线桥接电路进行研究，将整体电路分割成可以拼接的若干个模块；
步骤2：按照各个模块的功能依次进行设计，实现总线转换功能；
步骤3：对设计完成的模块加入多事务处理措施设计，并通过仿真测试；
步骤4：下一步接着进行低功耗优化设计，对总线数据采用格雷码编码优化，并采取极性反转等措施进一步降低功耗；
步骤5：经过降低功耗优化的总线桥接电路再次进行功能仿真和功耗分析及时序检查，以期能够满足设计功能的需求和时序要求；
步骤6：输出最终网表以便于数字电路后端设计。
在本实施例中，对本次设计的总线桥接电路的功能需求进行分析，本次设计的电路主要功能是满足AMBA3.0总线规范下的AXI总线、AHB总线和APB总线之间相互转换，因此根据功能分类，可将电路大致分为如下几个模块：AXI2AXI桥、AXI2AHB桥、AXI2APB桥和AHB2AXI桥。每个模块即可单独使用，又可组合拼接完成更复杂的功能。
将模块分类之后，开始设计实现其主要功能，所有的模块采用相同的握手机制传输数据及控制信息，这样便于标准化组合使用，设计完成后开始仿真测试，保证模块的功能正确无误。
完成对整个电路模块功能设计后，开始改进其传输数据效率，采取多事务处理改变总线桥传输方式，主设备可以通过总线桥连续向从设备发送多个交易请求，在一个交易正在进行的时候可以发布新的事务请求，这样可以减少通道之间的时间开销，提高总线带宽利用效率。
接着对总线桥传输的数据采用格雷码编码技术初步减少总线的动态翻转，降低功耗；采用极性反转原理设计电路，在当前传输数据与上一次传输数据之间进行判决，判决结果显示传输当前传输数据时总线翻转次数超过预定次数，则通过指示信号改变当前传输数据每一位的高低电平极性；可以有效的减少总线翻转次数，从而降低功耗。
初次完成整个总线桥接电路的设计和改进后，要对完成的网表文件进行功能仿真和功耗分析，看是否满足设计功能和功耗的需求或者设计功能是否发生了不可容忍的改变。之后要对该网表进行时序分析，保证设计满足时序要求。
若更改后的网表设计不能满足设计功能的需求，则需要在此基础上对采取的效率改进措施和低功耗优化技术重新进行设计规划，反复迭代，直至设计结构最佳，且满足最初的功能需求。
最后，输出最终的网表文件，以供数字集成电路电路的后端设计。
以上所述仅为本发明的一种具体的实施方式。本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种低功耗高可配的总线桥接电路设计方法，其特征在于：包括以下步骤：
步骤1：根据功能需求将总线桥分割成多个功能模块；
步骤2：对各功能模块分别进行设计实现总线转换功能；
步骤3：根据极性反转原理降低各功能模块的功耗；
步骤4：对完成降低功耗的总线桥进行功能仿真、功耗分析及时序检查；
步骤5：对满足功能、功耗分析及时序检查的总线桥输出最终网表。
2.根据权利要求1所述的一种低功耗高可配的总线桥接电路设计方法，其特征在于：步骤3中根据极性反转原理降低各功能模块的功耗，具体为：每次通过总线通道传输数据时，在当前传输数据与上一次传输数据之间进行判决，判决结果显示传输当前传输数据时总线翻转次数超过预定次数，则通过指示信号改变当前传输数据每一位的高低电平极性；所述的预定次数为传输数据位宽数目的50％。
3.根据权利要求2所述的一种低功耗高可配的总线桥接电路设计方法，其特征在于：步骤3中根据极性反转原理降低各功能模块的功耗之前，还包括：对总线传输数据采用格雷码编码进行优化。
4.根据权利要求2或3所述的一种低功耗高可配的总线桥接电路设计方法，其特征在于：步骤3之前还包括：对设计完成的各功能模块分别加入多事务处理措施，并进行仿真测试。
CN201710075769.3A 2017-02-13 2017-02-13 一种低功耗高可配的总线桥接电路设计方法 Pending CN106886642A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710075769.3A CN106886642A (zh) 2017-02-13 2017-02-13 一种低功耗高可配的总线桥接电路设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710075769.3A CN106886642A (zh) 2017-02-13 2017-02-13 一种低功耗高可配的总线桥接电路设计方法

Publications (1)

Publication Number Publication Date
CN106886642A true CN106886642A (zh) 2017-06-23

Family

ID=59178929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710075769.3A Pending CN106886642A (zh) 2017-02-13 2017-02-13 一种低功耗高可配的总线桥接电路设计方法

Country Status (1)

Country Link
CN (1) CN106886642A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022957B2 (en) * 2004-12-20 2011-09-20 Canon Kabushiki Kaisha Apparatus and method for processing data
CN104579250A (zh) * 2014-12-01 2015-04-29 华南理工大学 基于cmos实现的双极性高斯单周期脉冲产生电路及方法
CN104899385A (zh) * 2015-06-16 2015-09-09 中国科学院自动化研究所 异构多核的SoC设计评估系统
CN106030514A (zh) * 2014-03-28 2016-10-12 英特尔公司 采用到被屏蔽结果元素的传播将源元素存储到对应未屏蔽结果元素的处理器、方法、系统和指令
CN106094741A (zh) * 2016-05-13 2016-11-09 浙江大学 一种基于cmc的分布式运动控制系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022957B2 (en) * 2004-12-20 2011-09-20 Canon Kabushiki Kaisha Apparatus and method for processing data
CN106030514A (zh) * 2014-03-28 2016-10-12 英特尔公司 采用到被屏蔽结果元素的传播将源元素存储到对应未屏蔽结果元素的处理器、方法、系统和指令
CN104579250A (zh) * 2014-12-01 2015-04-29 华南理工大学 基于cmos实现的双极性高斯单周期脉冲产生电路及方法
CN104899385A (zh) * 2015-06-16 2015-09-09 中国科学院自动化研究所 异构多核的SoC设计评估系统
CN106094741A (zh) * 2016-05-13 2016-11-09 浙江大学 一种基于cmc的分布式运动控制系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
夏宏等: ""双向 AHB-WISHBONE 总线桥的设计与验证"", 《计算机工程与设计》 *
李根等: ""一种 AHB2AHB 桥的设计与实现"", 《计算机工程》 *
王艳等: ""基于 AMBA AXI 总线的低功耗扩展设计"", 《计算机与信息技术》 *

Similar Documents

Publication Publication Date Title
US6618834B2 (en) Circuit designing apparatus, circuit designing method and timing distribution apparatus
DE112010001824B4 (de) Paketierte Schnittstelle zur Kopplung von Agenten
CN104871508B (zh) 可配置通信控制器
US8868941B2 (en) Apparatus and methods for an interconnect power manager
US10152112B2 (en) Power manager with a power switch arbitrator
US7313776B2 (en) Method and apparatus for routing an integrated circuit
JP2002526908A (ja) ブロックをベースとする設計方法
CN112347722B (zh) 高效评估芯片Feed-through流水级数的方法及装置
CN103376340B (zh) 一种转接板、多平台串行测试系统及方法
CN101404629A (zh) 基于arm7的wtb-以太网网关
CN105978750A (zh) 一种实现DisplayPort接口链路训练的方法
CN103092740A (zh) 一种实现硬件状态指示的方法
Darringer et al. Early analysis tools for system-on-a-chip design
CN106886642A (zh) 一种低功耗高可配的总线桥接电路设计方法
CN102437898A (zh) 高速铁路实时生成应答器报文的系统和方法
CN100373351C (zh) 一种高速事务级软硬件协同仿真方法
US6990621B2 (en) Enabling at speed application of test patterns associated with a wide tester interface on a low pin count tester
Chen et al. A newly developed safety-critical computer system for China metro
Li et al. A study on the assertion-based verification of digital IC
US20050278664A1 (en) Predicting power consumption for a chip
Sharma et al. Analysis of UART Communication Protocol
CN113535619A (zh) 一种基于Virtex-5系列FPGA和TLK2711的星用高速串行接口
CN101667164A (zh) 一种片上总线仲裁器及处理方法
Kharade et al. VLSI design of AMBA based AHB2APB bridge
CN101315547A (zh) 一种基于多fpga的控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170623

WD01 Invention patent application deemed withdrawn after publication