CN104575612B - 一种内存测试方法和系统 - Google Patents

Abstract

本发明的内存测试方法和系统，由以上方案可知，本发明接收用户的压力添加请求，该请求包括压力算法和目标解析区域，所述目标解析区域为待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；之后，将所述压力算法关联至所述目标解析区域；在为各预设解析区域分别关联相应的压力算法后，接受用户分别对预先集成的各预设参数项所设定的参数值；在此基础上，接收用户的内存测试请求，基于所设定的各参数值，并调用所关联的各压力算法进行内存测试。可见，本发明可通过软件模拟系统内存满负载运行的具体场景，进而实现内存满载测试，不需专门的硬件设备，成本低、代价小，为内存满载测试的展开和实施带来了便利。

Description

一种内存测试方法和系统

技术领域

本发明属于内存性能测试技术领域，尤其涉及一种内存测试方法和系统。

背景技术

为了有效确认系统内存的稳定性、可靠性等访问性能，往往需在系统内存满负载运行的场景下，长时间观测高负荷内存的真实运行情况，以判断其是否达到预期标准。

目前，一般需采用专门的硬件设备实现系统内存的满载测试，成本高、代价大，从而增加了展开和实施系统内存满载测试的难度。

发明内容

有鉴于此，本发明的目的在于提供一种内存测试方法和系统，旨在克服现有技术因需采用专门的硬件设备进行内存满载测试，而导致的测试成本高、代价大等弊端。

为此，本发明公开如下技术方案：

一种内存测试方法，包括：

接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为：待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；

将所述压力算法关联至所述目标解析区域；

在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项；

接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。

上述方法，优选的，所述待测内存的物理地址所包含的各预设解析区域包括：列地址区域、高端行地址区域、Rank地址区域、Bank地址区域及低端行地址区域。

上述方法，优选的，所述各预设参数项包括：是否使用cache、读写模型、校验值类型、是否加入直接内存访问DMA。

上述方法，优选的，还包括如下的预处理过程：

为待测内存物理地址所包含的各预设解析区域分别编写相应的、可使其满负载运行的压力算法。

上述方法，优选的，还包括：

为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。

上述方法，优选的，还包括：

采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证内存满载测试的有效性；

其中，所述预设数据线及预设时钟线分别为连接双倍速率同步DDR控制器与待测内存的数据线、时钟线。

一种内存测试系统，包括：

请求接收模块，用于接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为：待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；

算法关联模块，用于将所述压力算法关联至所述目标解析区域；

参数值设定模块，用于在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项；

内存测试模块，用于接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。

上述系统，优选的，还包括：

预处理模块，用于为待测内存物理地址所包含的各预设解析区域分别编写相应的、可使其满负载运行的压力算法。

上述系统，优选的，还包括：

环境配置模块，用于为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。

上述系统，优选的，还包括：

验证处理模块，用于采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证内存满载测试的有效性；

其中，所述预设数据线及预设时钟线分别为连接DDR控制器与待测内存的数据线、时钟线。

由以上方案可知，本发明接收用户的压力添加请求，该请求包括压力算法和目标解析区域，所述目标解析区域为待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；之后，将所述压力算法关联至所述目标解析区域；在为各预设解析区域分别关联相应的压力算法后，接受用户分别对预先集成的各预设参数项所设定的参数值；在此基础上，接收用户的内存测试请求，基于所设定的各参数值，并调用所关联的各压力算法进行内存测试。可见，本发明可通过软件模拟系统内存满负载运行的具体场景，进而实现内存满载测试，不需专门的硬件设备，成本低、代价小，为内存满载测试的展开和实施带来了便利。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1是本发明实施例一公开的内存测试方法的一种流程图；

图2是本发明实施例一公开的待测内存物理地址的解析区域划分示意图；

图3是本发明实施例二公开的内存测试方法的另一种流程图；

图4是本发明实施例三公开的内存测试方法的又一种流程图；

图5是本发明实施例三公开的数据线极限反转时的信号波形截图；

图6是本发明实施例三公开的数据线随机反转时的信号波形截图；

图7是本发明实施例四公开的内存测试系统的一种结构示意图；

图8是本发明实施例四公开的内存测试系统的另一种结构示意图；

图9是本发明实施例四公开的内存测试系统的又一种结构示意图。

具体实施方式

为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结解释如下：

DDR：Double Data Rate，双倍速率同步，是内存的一种协议简称。

PCB：Printed Circuit Board，印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体、电子元器件电气连接的载体。

CPU：Central Processing Unit，中央处理器，是一块超大规模的集成电路，是一台计算机的运算核心和控制核心，本申请中，在进行内存测试时，CPU通过DDR控制器访问内存。

Bootloader：在嵌入式操作系统中，Bootloader是在操作系统内核运行之前运行。可以初始化硬件设备、建立内存空间映射图，从而将系统的软硬件环境带到一个合适状态，以便为最终调用操作系统内核准备好正确的环境。

55aa型：其中，0x55转换成二进制是0b01010101，0xaa转换成二进制是0b10101010，所以55aa型表示数据是01交替的。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本实施例公开一种内存测试方法，参考图1，所述方法可以包括以下步骤：

S101：接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为待测内存的物理地址所包含的各个预设解析区域中的任意一个区域。

其中，对于一PCB(Printed Circuit Board印制电路板)板上的待测内存来说，其映射的物理地址所包含的各个解析区域为：预先依据待测内存的物理地址解析方式或物理地址中各比特位的作用对待测内存物理地址进行比特位区间划分所得的各个区域，例如，在待测内存所映射的物理地址中，若某段比特位区间的作用为区分不同的Rank，则可将该段比特位区间划分为Rank地址区域。

本实施例以图2所示的待测内存为例，对本发明方法进行详细说明，其中，图2中待测内存的物理地址共包括5个解析区域：列地址区域、高端行地址区域、Rank地址区域、Bank地址区域及低端行地址区域。

为了对待测内存进行内存满载测试，本发明采用预先设计的压力算法来模拟系统内存的满负载压力，并通过在不同的解析区域添加不同的压力算法，实现在测试过程中为各个区域施加相应的数据访问负荷。基于此，在对待测内存进行满负载测试前，需首先依据待测内存物理地址中各解析区域的压力需求，为各解析区域分别设计相应的压力算法，并对其进行代码实现，其中，在对压力算法进行代码实现时，需设计出能够将各压力算法的压力按需施加至相应解析区域的地址构造函数。

由于内存满载测试的本质是尽量让DDR(Double Data Rate，双倍速率同步动态随机存储器)控制器持续处于工作状态，并最大限度的使用代码制造不利于DDR控制器访问内存的情况，测试在高压力运行条件下，测试代码(如本申请中的压力算法代码)操作内存数据是否出错，且测试代码需能使用CPU(Central Processing Unit，中央处理器)当前所有的处理能力(优选在bootloader下进行测试)，因此，所设计的各压力算法及压力算法代码实现中的地址构造函数应以上述内容为前提，以保证在测试过程中尽量使待测内存物理地址的各解析区域处于高压、满载状态。

地址构造函数的执行效率和构造地址的访问是本发明模拟系统内存压力极限的关键。更高的执行效率意味着CPU可以更快地访问内存相关地址，进而可以更快地产生高压力的波形和更高的信号占空比(即高负载)，为此，本发明采用将地址构造函数编译成汇编代码以提升执行效率。

实际应用本发明时，可采用软件系统的形式实现本发明方法的各步骤处理逻辑。在以上预处理的基础上，用户可在所述软件系统上通过相应的配置过程，并触发压力添加请求实现向待测内存物理地址的各解析区域配置、关联相应的压力算法。

S102：将所述压力算法关联至目标解析区域。

当软件系统接收到用户对相应解析区域的压力添加请求后，将压力算法关联至待测内存物理地址的相应解析区域，以实现为测试过程中，调用所关联的算法为物理地址的相应解析区域施加相应负载提供支持。

如图2所示，本实施例为待测内存的物理地址所包含的5个解析区域分别关联了压力算法1、压力算法2……压力算法5。

S103：在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项。

为待测内存物理地址的各解析区域配置、关联了相应的压力算法之后，需继续对测试所需的相关参数项进行取值设定，合适的参数设置和结果输出相配合，可更有效地确认内存的稳定性、可靠性等访问性能。

基于此，本实施例预先在所述软件系统中集成了一系列测试所需的基本参数项，例如，是否使用cache、读写模型，校验值类型、是否加入DMA(Direct Memory Access，直接内存访问)等，并在后台分别对所述参数项的具体内容进行了代码实现，譬如假设读写模型包括WWRR(Write-Write-Read-Read，写写读读)和WRWR(Write-Read-Write-Read，写读写读)，则在后台分别对WWRR和WRWR这两个读写模型进行了代码实现。

其中，使用cache与否分别为进行内存满载测试所采用的不同的访问测试模型。使用cache从本质上讲，即是希望CPU获取数据时能够命中cache，以提升数据的交换速度，然而若每次访问都未能命中cache，则该机制非但不会提升反而会降低数据访问速度。因此，进行内存测试时，若选择使用cache，则为了更加有效地测试内存的访问性能，可在实现代码时，尽量使每次数据访问都不能命中cache。

读写模型，基本组合包括两种：WWRR和WRWR。WWRR是让CPU按照函数计算地址后将所有数据轮询写入，然后再轮询读出、校验。WRWR是让CPU按照函数计算地址后马上写入当前数据并随即读出来校验，其他数据亦重复采用即读即写的模式。其中，WWRR模型在一段时间内，DDR控制器要么长期处于读操作，要么长期处于写操作，读写交替的周期较长，因此，读写操作的变更不会对硬件体现出较大的压力，而WRWR则可通过其读写操作的不断变换给硬件带来较大压力，因此，进行测试时可优选采用WRWR模型。

需要说明的是，实际应用本发明时，技术人员可依据具体的测试需求，自行设计所需的读写模型进行内存测试。

校验值类型包括两种：定值和随机值，其中，定制是指信号线(数据线，地址线)极限反转，随机值是指信号线随机反转。在内存测试过程中，随机值会让DDR控制器的数据线或地址线之间的噪音组合情况更加复杂，其主要可对硬件布线带来压力；而定值测试是根据burst(突发脉冲)预取优化措施，设置的55aa型，它可以让burst采样内的数据线极限反转，对于DDR控制器对数据线的拉高拉低，有着访问极限的压力。

当为待测内存物理地址的各解析区域分别关联相应的压力算法后，用户可在软件系统中对所集成的是否使用cache、读写模型、校验值类型、是否加入DMA等各个参数项的具体取值进行设定。

除此之外，本申请还对内存测试的一些影响因素进行了综合考虑和评估，包括不兼容评估、基于DDR类别的节约功耗方案评估等。

不兼容评估：这是针对多核的一个选项，若测试时具体是启动多核(多核CPU)进行测试，则需要规避核间内存访问在性能上的冲突，使得多核和核内的压力不至于相互抵消，从而更好地模拟系统压力。具体地，可通过对地址构造函数进行相应设计，例如，将地址构造函数设计为选择访问彼此间压力不冲突的的物理地址，来保证在多核运行的任何时刻，不会彼此抵消各自的压力。

基于DDR类别的节约功耗方案评估：DDR，DDR2，DDR3协议中有部分节约功耗的方案，而节约功耗的时间内，不能对电源方案造成压力，同时对高压力产生的不稳定的电平信号有恢复作用，不利于压力的长时间产生，因此本发明使用代码规避了节约功耗状况的产生。

S104：接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。

在以上各步骤的基础上，用户可在软件系统上执行相应操作，来触发内存测试请求，开始内存测试；当软件系统接收到用户请求后，基于所设定的各参数项取值(如启动所选的读写模型)，调用、执行所关联的各压力算法模拟系统内存的满负载压力，并通过地址构造函数访问内存，实现内存测试。

测试过程中，用户可通过观测内存的各项指标，如读写是否出错，出错时间(即测试多长时间后出错)等，来评估系统内存的稳定性、可靠性等访问性能。

由以上方案可知，本发明接收用户的压力添加请求，该请求包括压力算法和目标解析区域，所述目标解析区域为待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；之后，将所述压力算法关联至所述目标解析区域；在为各预设解析区域分别关联相应的压力算法后，接受用户分别对预先集成的各预设参数项所设定的参数值；在此基础上，接收用户的内存测试请求，基于所设定的各参数值，并调用所关联的各压力算法进行内存测试。可见，本发明可通过软件模拟系统内存满负载运行的具体场景，进而实现内存满载测试，不需专门的硬件设备，成本低、代价小，为内存满载测试的展开和实施带来了便利。

实施例二

本实施例二中，参考图3，所述方法还可以包括以下步骤：

S105：为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。

本实施例在运行代码(如压力算法的代码等)进行内存测试的同时，结合硬件，如温湿度试验箱向待测内存所在的PCB板施加一定的温、湿度环境，以验证具体温、湿度环境下PCB板内存是否稳定、可靠，是否达到预期标准。

实施例三

本实施例三中，参考图4，所述方法还可以包括以下步骤：

S106：采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证满负载内存测试的有效性。

其中，所述预设数据线及预设时钟线分别为连接DDR控制器与待测内存的数据线、时钟线。

本实施例通过考察预设数据线及时钟线的采样波形，对本发明模拟系统内存满负载压力测试的有效性进行验证，参考图5，图5为数据线极限反转时示波器上信号波形的截图。其中，粉红色是数据线0的信号波形，浅绿色是数据线0对应的时钟信号的信号波形(即时钟线的信号波形)；横、纵坐标分别为时间、电压；配置参数为：非cache，WWRR，数据线定值检测(0x55,0xaa)，地址线随机检测。

由图5可以看出，没有采样波形的时候，数据线和时钟线都是大波动趋于稳定的，此现象说明本申请在时序上尽可能地造成了采样波形的不稳定性，由此可知，本申请模拟的内存负载在内存时序上是非常有效的；同时，图5中采样波形的占空比较大，表征所模拟的内存负载已接近于系统极限，从而证明本申请可有效模拟系统内存满载运行。

此外，由图5还可以发现，在数据线的采样波形中，数据线0一直在做极限反转(充电除外)，从而表明本申请无误的操作了单个数据线的高低反转，可有效考验系统ddr模块的采样门限。

参考图6，图6为信号线随机反转时示波器上信号波形的截图。其中，粉红色是数据线0的信号波形，浅绿色是数据线0对应的时钟信号的信号波形；配置参数为：非cache，WWRR，数据线随机值检测，地址线随机检测(线性反馈移位寄存器lfsr算法)。

图6同样可得出信号波形的占空比较大以及无采样时信号线都是大波动趋于稳定的结论，且针对某一时刻某个数据线来讲，图6中数据采样电平的复杂化组合对于ddr模块产生的压力比极限反转(图5的情况)的情况要大，因此图6的配置参数更有利于进行测试。

实施例四

本实施例四公开一种内存测试系统，所述系统与以上各实施例公开的方法相对应。

参考图7，相应于实施例一，所述系统包括请求接收模块100、算法关联模块200、参数设定模块300和内存测试模块400。

其中，请求接收模块100，用于接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；

算法关联模块200，用于将所述压力算法关联至所述目标解析区域；

参数设定模块300，用于在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项；

内存测试模块400，用于接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。

所述系统还包括预处理模块，用于待测内存物理地址所包含的各预设解析区域分别编写相应的、可使其满负载运行的压力算法。

参考图8，相应于实施例二，所述系统还包括环境配置模块500，用于为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。

参考图9，相应于实施例三，所述系统还包括验证处理模块600，用于采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证满负载内存测试的有效性；

其中，所述预设数据线及预设时钟线分别为连接DDR控制器与待测内存的数据线、时钟线。

对于本发明实施例四公开的内存测试系统而言，由于其与实施例一至实施例三公开的内存测试方法相对应，所以描述的比较简单，相关相似之处请参见实施例一至实施例三中内存测试系统部分的说明即可，此处不再详述。

综上所述，本发明实现了使用软件模拟系统内存满负载运行的具体场景，可较长时间反映出高负荷内存的真实情况，成本低，代价小，不需要额外的硬件，有效地确认了系统内存的访问性能。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

为了描述的方便，描述以上系统时以功能分为各种模块或单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。

最后，还需要说明的是，在本文中，诸如第一、第二、第三和第四等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种内存测试方法，其特征在于，包括：

接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为：待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；

将所述压力算法关联至所述目标解析区域；

在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项；

接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。

2.根据权利要求1所述的方法，其特征在于，所述待测内存的物理地址所包含的各预设解析区域包括：列地址区域、高端行地址区域、Rank地址区域、Bank地址区域及低端行地址区域；所述各预设解析区域为预先依据所述待测内存的物理地址解析方式或物理地址中各比特位的作用对所述待测内存物理地址进行比特位区间划分所得的各个区域。

3.根据权利要求1所述的方法，其特征在于，所述各预设参数项包括：是否使用cache、读写模型、校验值类型、是否加入直接内存访问DMA。

4.根据权利要求1所述的方法，其特征在于，还包括如下的预处理过程：

为待测内存物理地址所包含的各预设解析区域分别编写相应的、可使其满负载运行的压力算法。

5.根据权利要求1所述的方法，其特征在于，还包括：

为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。

6.根据权利要求1所述的方法，其特征在于，还包括：

采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证内存满载测试的有效性；

其中，所述预设数据线及预设时钟线分别为连接双倍速率同步DDR控制器与待测内存的数据线、时钟线。

7.一种内存测试系统，其特征在于，包括：

请求接收模块，用于接收用户的压力添加请求，所述压力添加请求包括压力算法和待测内存物理地址的目标解析区域，所述目标解析区域为：待测内存的物理地址所包含的各个预设解析区域中的任意一个区域；

算法关联模块，用于将所述压力算法关联至所述目标解析区域；

参数值设定模块，用于在为所述各预设解析区域分别关联相应的压力算法后，接受用户分别对各预设参数项所设定的参数值；所述各预设参数项为预先集成的、实现内存测试所需的参数项；

内存测试模块，用于接收用户的内存测试请求，基于所设定的各预设参数项取值并调用所关联的各压力算法进行内存测试。

8.根据权利要求7所述的系统，其特征在于，还包括：

预处理模块，用于为待测内存物理地址所包含的各预设解析区域分别编写相应的、可使其满负载运行的压力算法。

9.根据权利要求7所述的系统，其特征在于，还包括：

环境配置模块，用于为待测内存所在的印制电路板PCB配置预设的温湿度环境，以实现在预设的温湿度环境下测试内存。

10.根据权利要求7所述的系统，其特征在于，还包括：

验证处理模块，用于采集预设数据线及预设时钟线的电压信号，并显示所采集电压信号的电压波形，以供用户依据所显示的电压波形验证内存满载测试的有效性；

其中，所述预设数据线及预设时钟线分别为连接DDR控制器与待测内存的数据线、时钟线。