JP2010537264A - プログラマブル診断メモリ・モジュール - Google Patents
プログラマブル診断メモリ・モジュール Download PDFInfo
- Publication number
- JP2010537264A JP2010537264A JP2010520519A JP2010520519A JP2010537264A JP 2010537264 A JP2010537264 A JP 2010537264A JP 2010520519 A JP2010520519 A JP 2010520519A JP 2010520519 A JP2010520519 A JP 2010520519A JP 2010537264 A JP2010537264 A JP 2010537264A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- diagnostic
- program
- interface
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】 プログラマブル診断メモリ・モジュールは、外部診断システムと通信するためのインターフェースを含み、このインターフェースは、メモリ・モジュールの様々な挙動を変更するためにメモリ・モジュールにコマンドを転送するために使用される。変更済みの挙動は、エラーをシミュレートするためにメモリ・モジュールに書き込まれるデータ・ストリームを変更すること、メモリ・モジュール信号のタイミングあるいはローディングまたはその両方を変更すること、メモリ・モジュール内のプロセッサ・コアによって実行するためのプログラムをダウンロードすること、メモリ・モジュールの出力信号のドライバ強度を変更すること、ならびに、アナログ領域においてメモリ・モジュールに接続された電源でノイズを注入するなど、メモリ・モジュールの端末で信号を操作すること、とすることができる。メモリ・モジュールは、複数の選択可能メモリ・モジュール・タイプをエミュレートすることが可能であり、標準的なメモリ・モジュール動作を提供するために完全なストレージ・アレイを含むことが可能である。
【選択図】 図1
Description
Claims (26)
- メモリ・サブシステム内で通常のメモリ・モジュールの代わりに診断メモリ・モジュールを接続するためのメモリ・モジュール・インターフェース端末と、
診断プログラムを格納するためのストレージと、
前記診断プログラムを実行するための処理ユニットと、
前記処理ユニットと外部診断システムとの間で通信するためのインターフェースと、
を備える、診断メモリ・モジュール。 - 前記通常のメモリ・モジュールによって他の形で提供されることになるような等価のストレージを提供するための、複数のメモリ・デバイスをさらに備える、請求項1に記載の診断メモリ・モジュール。
- 前記インターフェースが、前記外部診断システムからの前記診断プログラムのプログラム命令を転送する、請求項1に記載の診断メモリ・モジュール。
- 前記診断プログラムが、
前記メモリ・モジュール・インターフェース端末で受信されるメモリ書き込み動作に対応する、データのストリームを格納するため、
エラー状態をシミュレートするために変更済みストリームを生成するように、前記データのストリームを変更するため、および
前記メモリ・モジュール・インターフェース端末で前記変更済みストリームを提供することによって、前記メモリ・モジュール・インターフェース端末で受信されるメモリ読み取り動作に応答するための、
プログラム命令を備える、請求項1に記載の診断メモリ・モジュール。 - 前記メモリ・モジュール・インターフェース端末のうちの1つまたは複数の電気的ロードを変更するためのプログラマブル・ローディング回路をさらに備え、これによって前記メモリ・サブシステムの挙動が変更される、請求項1に記載の診断メモリ・モジュール。
- 前記診断メモリ・モジュールが、ノイズをシミュレートするために、アナログ領域内の前記メモリ・モジュール・インターフェース端末のうちの少なくとも1つでの信号を操作するための回路を含み、前記インターフェースが前記信号を操作するためのコマンドを受信し、前記回路が前記コマンドの受信に応答して前記信号を操作する、請求項1に記載の診断メモリ・モジュール。
- 前記少なくとも1つのメモリ・モジュール・インターフェース端末が電源端末である、請求項6に記載の診断メモリ・モジュール。
- 前記診断メモリ・モジュールの出力ドライバがプログラマブル・ドライブ強度を有し、前記インターフェースが、前記メモリ・モジュール・インターフェース端末のうちの少なくとも1つで前記診断メモリ・モジュールから提供された出力信号のドライブ強度を変更するためのコマンドを受信し、前記処理ユニットが、前記コマンドの受信に応答して前記出力ドライバの前記プログラマブル・ドライブ強度を設定する、請求項1に記載の診断メモリ・モジュール。
- 前記診断メモリ・モジュール内のアドレス信号とデータ信号との間のタイミング関係を調整するためのタイミング・オフセット回路をさらに備え、前記インターフェースが、前記アドレス信号と前記データ信号との間の前記タイミング関係を調整するためのコマンドを受信し、前記処理ユニットが、前記コマンドの受信に応答して前記タイミング関係を調整するために前記タイミング・オフセット回路をプログラミングする、請求項1に記載の診断メモリ・モジュール。
- 前記インターフェースが、複数のメモリ・モジュール・タイプのうちの特定のモジュール・タイプをエミュレートするためのコマンドを受信し、前記処理ユニットが、前記コマンドの受信に応答して、前記特定のモジュール・タイプをエミュレーション・タイプとして設定する、請求項1に記載の診断メモリ・モジュール。
- 前記診断メモリ・モジュール内で信号をプローブするための少なくとも1つのテスト・ポイントをさらに備える、請求項1に記載の診断メモリ・モジュール。
- ワークステーション・プログラム命令を実行するためのプロセッサと、前記ワークステーション・プログラム命令を格納するためのメモリと、ターゲット・メモリ・サブシステムに挿入された診断メモリ・モジュールと通信するためのインターフェースと、を備え、前記ワークステーション・プログラム命令が、前記診断メモリ・モジュールとテスト・ワークステーション・コンピュータ・システムとの間で診断情報を転送するために、前記診断メモリ・モジュールと通信するためのプログラム命令を備える、テスト・ワークステーション・コンピュータ・システム。
- 通信するための前記ワークステーション・プログラム命令が、前記診断メモリ・モジュール内の診断メモリ・モジュール・プロセッサ・コアによる実行のために、前記テスト・ワークステーション・コンピュータ・システムから前記診断メモリ・モジュールへと診断プログラムのプログラム命令を転送する、請求項12に記載のテスト・ワークステーション・コンピュータ・システム。
- 前記診断プログラムが、エラー状態をシミュレートする変更済みのデータのストリームを生成するために前記診断メモリ・モジュールに書き込まれるデータのストリームを操作するため、および、前記診断メモリ・モジュールによって受信されるメモリ読み取り動作に応答して前記変更済みのデータの・ストリームを提供するための、プログラム命令を備える、請求項12に記載のテスト・ワークステーション・コンピュータ・システム。
- 前記通信するためのワークステーション・プログラム命令が、前記ターゲット・メモリ・サブシステム内の前記診断メモリ・モジュールの電気的ロードを変更するために、プログラマブル・ローディング回路をプログラミングするためのコマンドを送信し、これによって前記ターゲット・メモリ・サブシステムの挙動が変更される、請求項12に記載のテスト・ワークステーション・コンピュータ・システム。
- 前記診断メモリ・モジュールが、ノイズをシミュレートするために、アナログ領域内の前記ターゲット・メモリ・サブシステム内で信号を操作するための回路を含み、前記通信するためのワークステーション・プログラム命令が信号を操作するための前記回路を活動化させるためのコマンドを送信し、これによって前記ターゲット・メモリ・サブシステムの挙動が変更される、請求項12に記載のテスト・ワークステーション・コンピュータ・システム。
- 前記診断メモリ・モジュールが、プログラマブル・ドライブ強度を有する出力ドライバを含み、前記通信するためのワークステーション・プログラム命令が前記ドライブ強度を変更するためのコマンドを送信する、請求項12に記載のテスト・ワークステーション・コンピュータ・システム。
- 前記診断メモリ・モジュールが、前記診断メモリ・モジュール内のアドレス信号とデータ信号との間のタイミング関係を調整するためのタイミング・オフセット回路をさらに含み、通信するためのプログラム命令が、前記アドレス信号と前記データ信号との間の前記タイミング関係を調整するためのコマンドを送信する、請求項12に記載のテスト・ワークステーション・コンピュータ・システム。
- インターフェースを介して接続されたテスト・ワークステーション・コンピュータ・システムによって、ターゲット・メモリ・サブシステムに挿入された診断メモリ・モジュールを実行するために、ワークステーション・プログラム命令を符号化するコンピュータ読み取り可能ストレージ・メディアを備え、前記ワークステーション・プログラム命令が、前記診断メモリ・モジュールと前記テスト・ワークステーション・コンピュータ・システムとの間で診断情報を転送するために、診断メモリ・モジュールと通信するためのプログラム命令を備える、コンピュータ・プログラム。
- 通信するための前記ワークステーション・プログラム命令が、前記診断メモリ・モジュール内の診断メモリ・モジュール・プロセッサ・コアによる実行のために、前記テスト・ワークステーション・コンピュータ・システムから前記診断メモリ・モジュールへと診断プログラムのプログラム命令を転送する、請求項19に記載のコンピュータ・プログラム。
- 前記診断プログラムが、エラー状態をシミュレートする変更済みのデータのストリームを生成するために前記診断メモリ・モジュールに書き込まれるデータのストリームを操作するため、および、前記診断メモリ・モジュールによって受信されるメモリ読み取り動作に応答して前記変更済みのデータの・ストリームを提供するための、プログラム命令を備える、請求項20に記載のコンピュータ・プログラム。
- 前記通信するためのワークステーション・プログラム命令が、前記ターゲット・メモリ・サブシステム内の前記診断メモリ・モジュールの電気的ロードを変更するために、プログラマブル・ローディング回路をプログラミングするためのコマンドを送信し、これによって前記ターゲット・メモリ・サブシステムの挙動が変更される、請求項19に記載のコンピュータ・プログラム。
- 前記診断メモリ・モジュールが、ノイズをシミュレートするために、アナログ領域内の前記ターゲット・メモリ・サブシステム内で信号を操作するための回路を含み、前記通信するためのワークステーション・プログラム命令が信号を操作するための前記回路を活動化させるためのコマンドを送信し、これによって前記ターゲット・メモリ・サブシステムの挙動が変更される、請求項19に記載のコンピュータ・プログラム。
- 前記診断メモリ・モジュールが、プログラマブル・ドライブ強度を有する出力ドライバを含み、前記通信するためのワークステーション・プログラム命令が前記ドライブ強度を変更するためのコマンドを送信する、請求項19に記載のコンピュータ・プログラム。
- 前記診断メモリ・モジュールが、前記診断メモリ・モジュール内のアドレス信号とデータ信号との間のタイミング関係を調整するためのタイミング・オフセット回路をさらに含み、通信するためのプログラム命令が、前記アドレス信号と前記データ信号との間の前記タイミング関係を調整するためのコマンドを送信する、請求項19に記載のコンピュータ・プログラム。
- メモリ・サブシステム内で通常のメモリ・モジュールの代わりに診断メモリ・モジュールを接続するためのメモリ・モジュール・インターフェース端末と、
前記通常のメモリ・モジュールによって他の形で提供されることになるような等価のストレージを提供するための、複数のメモリ・デバイスと、
診断プログラムを格納するためのストレージであって、前記診断プログラムが、
前記メモリ・モジュール・インターフェース端末で受信されるメモリ書き込み動作に対応する、データのストリームを格納するため、
エラー状態をシミュレートするために変更済みストリームを生成するように、前記データのストリームを変更するため、および
前記メモリ・モジュール・インターフェース端末で前記変更済みストリームを提供することによって、前記メモリ・モジュール・インターフェース端末で受信されるメモリ読み取り動作に応答するための、
プログラム命令を含む、ストレージと、
前記診断プログラムを実行するための処理ユニットと、
前記処理ユニットと外部診断システムとの間で通信するためのインターフェースであって、前記インターフェースが、前記外部診断システムからの前記診断プログラムのプログラム命令を転送する、インターフェースと、
前記メモリ・モジュール・インターフェース端末のうちの1つまたは複数の電気的ロードを変更するためのプログラマブル・ローディング回路であって、これによって前記メモリ・サブシステムの挙動が変更される、プログラマブル・ローディング回路と、
ノイズをシミュレートするために、アナログ領域内の前記メモリ・モジュール・インターフェース端末のうちの少なくとも1つでの信号を操作するための回路であって、前記インターフェースが前記信号を操作するためのコマンドを受信し、前記回路が前記コマンドの受信に応答して前記信号を操作する、回路と、
プログラマブル・ドライブ強度を有する出力ドライバであって、前記インターフェースが、前記メモリ・モジュール・インターフェース端末のうちの少なくとも1つで前記診断メモリ・モジュールから提供された出力信号のドライブ強度を変更するためのコマンドを受信し、前記処理ユニットが、前記コマンドの受信に応答して前記出力ドライバの前記プログラマブル・ドライブ強度を設定する、出力ドライバと、
前記診断メモリ・モジュール内のアドレス信号とデータ信号との間のタイミング関係を調整するためのタイミング・オフセット回路であって、前記インターフェースが、前記アドレス信号と前記データ信号との間の前記タイミング関係を調整するためのコマンドを受信し、前記処理ユニットが、前記コマンドの受信に応答して前記タイミング関係を調整するために前記タイミング・オフセット回路をプログラミングする、タイミング・オフセット回路と、
前記診断メモリ・モジュール内で信号をプローブするための少なくとも1つのテスト・ポイントと、
を備える、プログラマブル対話式診断メモリ・モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/840,481 US7739562B2 (en) | 2007-08-17 | 2007-08-17 | Programmable diagnostic memory module |
US11/840,481 | 2007-08-17 | ||
PCT/EP2008/059539 WO2009024423A1 (en) | 2007-08-17 | 2008-07-21 | Programmable diagnostic memory module |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010537264A true JP2010537264A (ja) | 2010-12-02 |
JP2010537264A5 JP2010537264A5 (ja) | 2012-08-09 |
JP5147942B2 JP5147942B2 (ja) | 2013-02-20 |
Family
ID=39929531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010520519A Expired - Fee Related JP5147942B2 (ja) | 2007-08-17 | 2008-07-21 | プログラマブル診断メモリ・モジュール |
Country Status (8)
Country | Link |
---|---|
US (1) | US7739562B2 (ja) |
EP (1) | EP2179421B1 (ja) |
JP (1) | JP5147942B2 (ja) |
KR (1) | KR101039226B1 (ja) |
CN (1) | CN101785066B (ja) |
AT (1) | ATE492886T1 (ja) |
DE (1) | DE602008004169D1 (ja) |
WO (1) | WO2009024423A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102255208A (zh) * | 2010-05-21 | 2011-11-23 | 鸿富锦精密工业(深圳)有限公司 | 转接卡 |
CN102354537B (zh) * | 2011-07-06 | 2014-03-05 | 华中科技大学 | 一种相变存储器芯片测试方法 |
US9280859B2 (en) * | 2012-10-08 | 2016-03-08 | Toyota Motor Engineering & Manufacturing North America, Inc. | Enhanced vehicle onboard diagnostic system and method |
TWI492054B (zh) * | 2012-11-05 | 2015-07-11 | Phison Electronics Corp | 快閃記憶體的模擬方法與模擬器 |
EP2759939B1 (de) * | 2013-01-29 | 2016-06-08 | dSPACE digital signal processing and control engineering GmbH | Verfahren zum Manipulieren einer Speicheroperation eines Steuergeräteprogramms auf einen virtuellen oder realen Speicher |
KR101254091B1 (ko) | 2013-02-26 | 2013-04-15 | 주식회사 이산 | 내진과 방수 기능을 겸비한 구조를 지닌 배전반 |
CN104697513B (zh) * | 2013-12-10 | 2017-12-22 | 惠州市德赛西威汽车电子股份有限公司 | 多媒体导航仪 |
US20160124888A1 (en) * | 2014-10-31 | 2016-05-05 | William Michael Gervasi | Memory Bus Loading and Conditioning Module |
US11915739B2 (en) * | 2021-12-21 | 2024-02-27 | Micron Technology, Inc. | On-chip device testing circuit that generates noise on power bus of memory device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4354268A (en) * | 1980-04-03 | 1982-10-12 | Santek, Inc. | Intelligent test head for automatic test system |
JP2002050195A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Ltd | メモリ評価システム |
JP2004110544A (ja) * | 2002-09-19 | 2004-04-08 | Buffalo Inc | 補助モジュールおよび補助モジュールの制御方法 |
DE10344877B3 (de) * | 2003-09-26 | 2004-12-30 | Infineon Technologies Ag | Vorrichtung zum Testen eines Speichermoduls |
JP2007304919A (ja) * | 2006-05-12 | 2007-11-22 | Akiyoshi Shiina | メモリモジュール保守用装置 |
JP2008009991A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | テスト用デュアルインラインメモリモジュール及びそのテストシステム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6467053B1 (en) | 1999-06-28 | 2002-10-15 | International Business Machines Corporation | Captured synchronous DRAM fails in a working environment |
US6314034B1 (en) * | 2000-04-14 | 2001-11-06 | Advantest Corp. | Application specific event based semiconductor memory test system |
US6832141B2 (en) * | 2002-10-25 | 2004-12-14 | Davis Instruments | Module for monitoring vehicle operation through onboard diagnostic port |
DE10300781B4 (de) | 2003-01-11 | 2014-02-06 | Qimonda Ag | Speicherbaustein, Testsystem und Verfahren zum Testen eines oder mehrerer Speicherbausteine |
US7392442B2 (en) | 2003-03-20 | 2008-06-24 | Qualcomm Incorporated | Built-in self-test (BIST) architecture having distributed interpretation and generalized command protocol |
US7184915B2 (en) | 2003-03-20 | 2007-02-27 | Qualcomm, Incorporated | Tiered built-in self-test (BIST) architecture for testing distributed memory modules |
US6996648B2 (en) * | 2003-05-28 | 2006-02-07 | Hewlett-Packard Development Company, L.P. | Generating notification that a new memory module has been added to a second memory slot in response to replacement of a memory module in a first memory slot |
US7210059B2 (en) * | 2003-08-19 | 2007-04-24 | Micron Technology, Inc. | System and method for on-board diagnostics of memory modules |
US7353328B2 (en) * | 2004-03-29 | 2008-04-01 | Hewlett-Packard Development Company, L.P. | Memory testing |
US7206979B1 (en) | 2004-06-28 | 2007-04-17 | Sun Microsystems, Inc. | Method and apparatus for at-speed diagnostics of embedded memories |
DE102004051344A1 (de) | 2004-10-21 | 2006-05-04 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Einrichtung mit Schieberegister, sowie Halbleiter-Bauelement-Test-Verfahren |
US7395476B2 (en) | 2004-10-29 | 2008-07-01 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
US7356737B2 (en) * | 2004-10-29 | 2008-04-08 | International Business Machines Corporation | System, method and storage medium for testing a memory module |
KR100703969B1 (ko) | 2005-04-07 | 2007-04-06 | 삼성전자주식회사 | 메모리 모듈의 테스트 장치 |
US7250784B2 (en) | 2005-06-29 | 2007-07-31 | Marvell International Ltd. | Integrated systems testing |
US20080082221A1 (en) * | 2006-07-14 | 2008-04-03 | David Nagy | System for monitoring, controlling, and reporting vehicle operation through onboard diagnostic port |
-
2007
- 2007-08-17 US US11/840,481 patent/US7739562B2/en not_active Expired - Fee Related
-
2008
- 2008-07-21 CN CN2008801032040A patent/CN101785066B/zh not_active Expired - Fee Related
- 2008-07-21 JP JP2010520519A patent/JP5147942B2/ja not_active Expired - Fee Related
- 2008-07-21 EP EP08775264A patent/EP2179421B1/en active Active
- 2008-07-21 DE DE602008004169T patent/DE602008004169D1/de active Active
- 2008-07-21 AT AT08775264T patent/ATE492886T1/de not_active IP Right Cessation
- 2008-07-21 KR KR1020107003434A patent/KR101039226B1/ko not_active IP Right Cessation
- 2008-07-21 WO PCT/EP2008/059539 patent/WO2009024423A1/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4354268A (en) * | 1980-04-03 | 1982-10-12 | Santek, Inc. | Intelligent test head for automatic test system |
JP2002050195A (ja) * | 2000-08-03 | 2002-02-15 | Hitachi Ltd | メモリ評価システム |
JP2004110544A (ja) * | 2002-09-19 | 2004-04-08 | Buffalo Inc | 補助モジュールおよび補助モジュールの制御方法 |
DE10344877B3 (de) * | 2003-09-26 | 2004-12-30 | Infineon Technologies Ag | Vorrichtung zum Testen eines Speichermoduls |
US20050138506A1 (en) * | 2003-09-26 | 2005-06-23 | Christian Stocken | Apparatus for testing a memory module |
JP2007304919A (ja) * | 2006-05-12 | 2007-11-22 | Akiyoshi Shiina | メモリモジュール保守用装置 |
JP2008009991A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | テスト用デュアルインラインメモリモジュール及びそのテストシステム |
Also Published As
Publication number | Publication date |
---|---|
CN101785066B (zh) | 2013-08-28 |
US7739562B2 (en) | 2010-06-15 |
WO2009024423A1 (en) | 2009-02-26 |
JP5147942B2 (ja) | 2013-02-20 |
EP2179421A1 (en) | 2010-04-28 |
EP2179421B1 (en) | 2010-12-22 |
ATE492886T1 (de) | 2011-01-15 |
DE602008004169D1 (de) | 2011-02-03 |
KR101039226B1 (ko) | 2011-06-03 |
US20090049339A1 (en) | 2009-02-19 |
KR20100046197A (ko) | 2010-05-06 |
CN101785066A (zh) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5147942B2 (ja) | プログラマブル診断メモリ・モジュール | |
US20240221852A1 (en) | Multi-Mode Memory Module with Data Handlers | |
US6571370B2 (en) | Method and system for design verification of electronic circuits | |
US6701491B1 (en) | Input/output probing apparatus and input/output probing method using the same, and mixed emulation/simulation method based on it | |
US9152520B2 (en) | Programmable interface-based validation and debug | |
US7480830B2 (en) | System, method and storage medium for testing a memory module | |
US7730369B2 (en) | Method for performing memory diagnostics using a programmable diagnostic memory module | |
CN101438253A (zh) | 写入和配置闪速存储器 | |
JPH063414A (ja) | 疑似lsi装置及びそれを用いたデバッグ装置 | |
US7818645B2 (en) | Built-in self-test emulator | |
US8046648B1 (en) | Method and apparatus for controlling operating modes of an electronic device | |
JP2006252267A (ja) | システム検証用回路 | |
US9702933B1 (en) | System and method for concurrent interconnection diagnostics field | |
US7539902B2 (en) | Application level testing of instruction caches in multi-processor/multi-core systems | |
TW200915330A (en) | Method for performing memory diagnostics using a programmable diagnostic memory module | |
US20060031789A1 (en) | Built-in self-test emulator | |
US11810634B2 (en) | Computer system with redundancy having fail test mode | |
US7472328B1 (en) | Automatic testing of microprocessor bus integrity | |
CN118131026A (zh) | 一种Flash芯片的在板测试系统及测试方法 | |
KR100633449B1 (ko) | 반도체 테스터 인터페이스 시스템 | |
JP2000259441A (ja) | デバッグ回路 | |
US20060143524A1 (en) | Built-in self-test emulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120620 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |