CN104539389B - 复用10GBase‑X4与40GBase‑R4 PCS去抖动的装置和方法 - Google Patents
复用10GBase‑X4与40GBase‑R4 PCS去抖动的装置和方法 Download PDFInfo
- Publication number
- CN104539389B CN104539389B CN201410760562.6A CN201410760562A CN104539389B CN 104539389 B CN104539389 B CN 104539389B CN 201410760562 A CN201410760562 A CN 201410760562A CN 104539389 B CN104539389 B CN 104539389B
- Authority
- CN
- China
- Prior art keywords
- pcs
- alignment mark
- 40gbase
- 10gbase
- passages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明揭示了一种复用10GBase‑X4与40GBase‑R4 PCS去抖动的装置，其中，所述装置包括：若干去抖动缓冲器，任一所述去抖动缓冲器至少对应至10GBase‑X4的至少一个PCS通道和40GBase‑R4的至少一个PCS通道；与所述若干去抖动缓冲器对应的若干选择器，其用于选择性地连通10GBase‑X4和40GBase‑R4的PCS通道与对应的所述去抖动缓冲器；其中，任意时刻内，所述若干去抖动缓冲器仅与10GBase‑X4和40GBase‑R4的其中之一的PCS通道连通。本发明通过将10GBase‑X4与40GBase‑R4 的PCS通道利用选择器选择性地连通至对应的去抖动缓冲器，使得10GBase‑X4与40GBase‑R4可以使用相同的去抖动缓冲器和去抖动逻辑进行去抖动，减少了芯片的面积和芯片的研发成本。
Description
技术领域
本发明涉及网络通信领域，尤其涉及一种复用10GBase-X4与40GBase-R4 PCS去抖动的装置和方法。
背景技术
10GBase-X4和40GBase-R4都是由IEEE802.3定义的物理接口类型。10GBase-X4PCS（Physical Coding Sublayer，物理编码子层）由4条通道组成，每条通道的速率为3.125吉比特每秒，并采用8比特/10比特的编解码方式对数据进行编解码；10GBase-X4 PCS 4条通道具有相同的对齐标志（alignment marker）。40GBase-R4 PCS由4条通道组成，每条通道的速率为10.3125吉比特每秒，并采用64比特/66比特的编解码方式对数据进行编解码；40GBase-R4 PCS 4条通道具有不同的对齐标志，每条通道有各自的对齐标志。
去抖动（deskew）是为了消除物理接口中各条通道在传输过程中产生的抖动，而使各通道的数据对齐。然后，目前针对集成有10GBase-X4和40GBase-R4的芯片，都需要分别地配置去抖动缓冲器，且在去抖动的过程中，分别运行对应的逻辑，导致消耗的逻辑资源过高，且增加了芯片的面积。
发明内容
本发明的目的在于提供一种复用10GBase-X4与40GBase-R4 PCS去抖动的装置和方法。
为实现上述发明目的之一，本发明一实施方式提供了一种复用10GBase-X4与40GBase-R4 PCS去抖动的装置，所述装置包括：
若干去抖动缓冲器，任一所述去抖动缓冲器至少对应至10GBase-X4的至少一个PCS通道和40GBase-R4的至少一个PCS通道；
与所述若干去抖动缓冲器对应的若干选择器，其用于选择性地连通10GBase-X4和40GBase-R4的PCS通道与对应的所述去抖动缓冲器；其中，
任意时刻内，所述若干去抖动缓冲器仅与10GBase-X4和40GBase-R4的其中之一的PCS通道连通。
作为本发明一实施方式的进一步改进，所述装置还包括标识模块和比对模块；所述去抖动缓冲器用于：
接收经过10GBase-X4 PCS解码的有效数据，并通过所述比对模块判断所述有效数据是否为对齐标志；若是，
将所述有效数据在所述去抖动缓冲器的位置设置为对齐标志指针，并通过所述标识模块将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一个时刻，10GBase-X4 的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针。
作为本发明一实施方式的进一步改进，所述标识模块还用于：
若经过10GBase-X4 PCS解码的有效数据再次写入所述去抖动缓冲器中所述对齐标志所在位置，则将与所述去抖动缓冲器对应的PCS通道的对齐标志信号清0。
作为本发明一实施方式的进一步改进，所述装置还包括判定模块；当所述比对模块判定从10GBase-X4 的所有PCS通道的读指针处连续四次读出对齐标志后，所述判定模块判定10GBase-X4 PCS去抖动完成。
作为本发明一实施方式的进一步改进，所述装置还包括标识模块和比对模块；所述去抖动缓冲器用于：
接收有效数据，并通过所述比对模块判断所述有效数据是否为对齐标志；若是，
记录所述对齐标志的类型，并每间隔预定数据量通过所述比对模块判断所述去抖动缓冲器中是否为所述记录类型的对齐标志；若是，
将当前的对齐标志位置设置为对齐标志指针，并通过所述标识模块将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一时刻，40GBase-R4的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针。
作为本发明一实施方式的进一步改进，所述标识模块还用于：
若有效数据再次写入所述去抖动缓冲器中所述对齐标志所在位置，则将与所述去抖动缓冲器对应的PCS通道的对齐标志信号清0。
作为本发明一实施方式的进一步改进，所述装置还包括判定模块；当所述比对模块判定从40GBase-R4 的所有PCS通道中的读指针处读出对齐标志后，所述判定模块判定40GBase-R4 PCS去抖动完成。
作为本发明一实施方式的进一步改进，所述装置还包括排序模块；所述排序模块用于：
根据所述若干去抖动缓冲器中的对齐标志类型对40GBase-R4中各PCS通道进行排序。
为实现上述另一发明目的，本发明提供一种复用10GBase-X4与40GBase-R4 PCS去抖动的方法，所述方法通过配置选择器以将若干去抖动缓冲器选择性地连通至10GBase-X4或40GBase-R4的PCS通道以对10GBase-X4或40GBase-R4 PCS去抖动。
作为本发明一实施方式的进一步改进，所述方法还包括：
去抖动缓冲器接收经过10GBase-X4 PCS解码的有效数据，并判断所述有效数据是否为对齐标志；若是，
将所述有效数据在所述去抖动缓冲器的位置设置为对齐标志指针，并将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一个时刻，10GBase-X4 的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针；
判断从10GBase-X4 的所有PCS通道的读指针处连续四次读出的数据是否为对齐标志；若是，
判定10GBase-X4 PCS去抖动完成。
作为本发明一实施方式的进一步改进，所述方法还包括：
去抖动缓冲器接收有效数据，并判断所述有效数据是否为对齐标志；若是，
记录所述对齐标志的类型，并间隔预定数据量判断所述去抖动缓冲器中是否为所述记录类型的对齐标志；若是，
将当前的对齐标志位置设置为对齐标志指针，并将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一时刻，40GBase-R4的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针；
判断从40GBase-R4 的所有PCS通道中的读指针处读出的数据是否为对齐标志；若是，
判定40GBase-R4 PCS去抖动完成。
作为本发明一实施方式的进一步改进，所述方法还包括：
根据所述若干去抖动缓冲器中的对齐标志类型对40GBase-R4中各PCS通道进行排序。
相对于现有技术，本发明的技术效果在于：本发明的复用10GBase-X4与40GBase-R4 PCS去抖动的装置和方法通过将10GBase-X4与40GBase-R4 的PCS通道利用选择器选择性地连通至对应的去抖动缓冲器，使得10GBase-X4与40GBase-R4可以使用相同的去抖动缓冲器和去抖动逻辑进行去抖动，减少了芯片的面积和芯片的研发成本。
附图说明
图1是本发明一实施方式中复用10GBase-X4与40GBase-R4 PCS去抖动的装置的模块示意图；
图2是本发明一实施方式中复用10GBase-X4与40GBase-R4 PCS去抖动的装置中10GBase-X4工作时的流程示意图；
图3是本发明一实施方式中复用10GBase-X4与40GBase-R4 PCS去抖动的装置中40GBase-R4工作时的流程示意图；
图4是本发明一实施方式中复用10GBase-X4与40GBase-R4 PCS去抖动的装置的工作模块图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
参图1和图4，介绍本发明复用10GBase-X4与40GBase-R4 PCS去抖动的装置100的一具体实施方式。在本实施方式中，该装置100包括若干去抖动缓冲器20以及与该若干去抖动缓冲器20对应的若干选择器10。
10GBase-X4具有4条PCS通道，40GBase-R4也具有4条PCS通道，本实施方式中，针对10GBase-X4和40GBase-R4配置4个去抖动缓冲器20，每个去抖动缓冲器20分别对应至10GBase-X4中的一个PCS通道以及40GBase-R4中的一个PCS通道以做示范性的说明。但是，应当理解的是，在其它变换的实施方式中，还可以根据实际的需要对10GBase-X4和40GBase-R4配置更多或更少数量的去抖动缓冲器20，相应地，每个去抖动缓冲器20还可以是分别对应至更多个的10GBase-X4和40GBase-R4中的PCS通道，这些变换的实施方式，仍应当属于本发明的保护范围之内。
选择器10用于选择性地连通10GBase-X4和40GBase-R4的PCS通道与对应的去抖动缓冲器20，其中，任意时刻内，若干去抖动缓冲器20仅与10GBase-X4和40GBase-R4的其中之一的PCS通道连通。也即，在任意时刻内，10GBase-X4和40GBase-R4中仅一个能处于工作状态。
本发明的复用10GBase-X4与40GBase-R4 PCS去抖动的装置100还包括标识模块40和比对模块30；其中，
参图2，当10GBase-X4工作时：
去抖动缓冲器20接收经过10GBase-X4 PCS解码的有效数据，并通过比对模块30判断该有效数据是否为对齐标志；若是，将该有效数据在相应去抖动缓冲器20的位置设置为对齐标志指针，并通过标识模块40将与该去抖动缓冲器20对应的PCS通道的对齐标志信号置1；这里，也即表示在一个窗口周期内，该条PCS通道检测到了对齐标志。
但是，若经过10GBase-X4 PCS解码的有效数据再次写入上述去抖动缓冲器20中对齐标志所在位置时，则标识模块40会将与该去抖动缓冲器20对应的PCS通道的对齐标志信号清0。如此做法，是为了保证各条PCS通道的抖动程度在相应的去抖动缓冲器20的最大去抖动能力范围内。
其中，若在同一个时刻，10GBase-X4 的所有PCS通道的对齐标志的信号都为1，则将该若干去抖动缓冲器20的读指针设置为对应的对齐标志指针。此时，从去抖动缓冲器20中读出来的数据就是经过去抖动以后的数据。
本实施方式中，复用10GBase-X4与40GBase-R4 PCS去抖动的装置100还包括判定模块50，当比对模块30判定从10GBase-X4 的所有PCS通道的读指针处连续四次读出对齐标志后，判定模块50判定10GBase-X4 PCS去抖动完成。
参图3，当40GBase-R4工作时：
去抖动缓冲器20接收有效数据，并通过比对模块30判断该有效数据是否为对齐标志；若是，记录对齐标志的类型，并每间隔预定数据量通过比对模块30判断该去抖动缓冲器20中是否为记录类型的对齐标志；若是，将当前对齐标志位置设置为对齐标志指针，并通过该标识模块40将与该去抖动缓冲器20对应的PCS通道的对齐标志信号置1。
但是，若有效数据再次写入上述去抖动缓冲器20中该对齐标志所在位置，则将与该去抖动缓冲器20对应的PCS通道的对齐标志信号清0。如此做法，是为了保证各条PCS通道的抖动程度在相应的去抖动缓冲器20的最大去抖动能力范围内。
其中，若在同一时刻，40GBase-R4的所有PCS通道的对齐标志的信号都为1，则将该若干去抖动缓冲器20的读指针设置为对应的对齐标志指针。此时，从去抖动缓冲器20中读出来的数据就是去抖动以后的数据。这里，本实施方式的复用10GBase-X4与40GBase-R4PCS去抖动的装置100还包括排序模块60；该排序模块60用于根据该若干去抖动缓冲器20中的对齐标志类型对40GBase-R4中各PCS通道进行排序。
当比对模块30判定从40GBase-R4 的所有PCS通道中的读指针处读出对齐标志后，判定模块50判定40GBase-R4 PCS去抖动完成。
在一具体的实施例中，为复用10GBase-X4与40GBase-R4 PCS去抖动的装置100分配4个32*66比特（深度为32，宽度为66比特）的去抖动缓冲器20。
当选择器10选择将10GBase-X4的各PCS通道与去抖动缓冲器20连通时：
经过10GBase-X4 PCS解码以后的有效数据会被写到去抖动缓冲器20中。如果某条PCS通道当前写入的是对齐标志，则会记录下该对齐标志写入到去抖动缓冲器20中的位置，记为对齐标志指针。同时，会将该条通道检测到对齐标志信号置1，而当去抖动缓冲器20的写指针再次写到该对齐标志指针时，会将检测到对齐标志信号清0。
如果在某一时刻，10GBase-X4的4条PCS通道检测到对齐标志都为1，则表示该4条PCS通道在一个窗口周期内同时被检测到，此时，重新将各个去抖动缓冲器20的读指针设置为对齐标志指针，此时，从去抖动缓冲器20中读出来的数据就是去抖动以后的数据。当连续读出4个经过对齐的对齐标志，则表示10GBase-X4 PCS去抖动已经完成。
当选择器10选择将40GBase-R4的各PCS通道与去抖动缓冲器20连通时：
有效数据会被写到去抖动缓冲器20中。在写入到去抖动缓冲器20中的同时，会判断该数据是不是对齐标志，如果是对齐标志，还要记录下是哪条PCS通道的对齐标志（即对齐标志的类型）。从检测到第一个对齐标志开始，每隔16383个66比特数据（即预定数据量），检测一次是不是相应PCS通道的对齐标志。如果是，则记录下当前对齐标志的位置，记为对齐标志指针。同时，会将该PCS通道监测到对齐标志信号置1，而当去抖动缓冲器20的写指针再次写到该对齐标志指针时，会将检测到对齐标志信号清0。
如果在某一时刻，40GBase-R4的4条PCS通道检测到对齐标志都为1，且每条对齐标志也是不同PCS通道的对齐标志，则表示该4条PCS通道在一个窗口周期内同时被检测到，此时，重新将各个去抖动缓冲器20的读指针设置为对齐标志指针，此时，从去抖动缓冲器20中读出来的数据就是去抖动以后的数据。此时，还需要根据若干去抖动缓冲器20中的对齐标志类型对40GBase-R4中各PCS通道进行排序。而当从40GBase-R4 的所有PCS通道中的读指针处读出对齐标志后，则表示40GBase-R4 PCS去抖动已经完成。
参图1和图4，介绍本发明复用10GBase-X4与40GBase-R4 PCS去抖动的方法的一具体实施方式。在本实施方式中，该方法通过配置选择器10以将若干去抖动缓冲器20选择性地连通至10GBase-X4或40GBase-R4的PCS通道以对10GBase-X4或40GBase-R4 PCS去抖动。
10GBase-X4具有4条PCS通道，40GBase-R4也具有4条PCS通道，本实施方式中，针对10GBase-X4和40GBase-R4配置4个去抖动缓冲器20，每个去抖动缓冲器20分别对应至10GBase-X4中的一个PCS通道以及40GBase-R4中的一个PCS通道以做示范性的说明。
在任意时刻内，若干去抖动缓冲器20仅与10GBase-X4和40GBase-R4的其中之一的PCS通道连通。也即，在任意时刻内，10GBase-X4和40GBase-R4中仅一个能处于工作状态。
参图2，当10GBase-X4工作时：
去抖动缓冲器20接收经过10GBase-X4 PCS解码的有效数据，并判断该有效数据是否为对齐标志；若是，将该有效数据在相应去抖动缓冲器20的位置设置为对齐标志指针，并将与该去抖动缓冲器20对应的PCS通道的对齐标志信号置1；这里，也即表示在一个窗口周期内，该条PCS通道检测到了对齐标志。
但是，若经过10GBase-X4 PCS解码的有效数据再次写入上述去抖动缓冲器20中对齐标志所在位置时，则将与该去抖动缓冲器20对应的PCS通道的对齐标志信号清0。如此做法，是为了保证各条PCS通道的抖动程度在相应的去抖动缓冲器20的最大去抖动能力范围内。
其中，若在同一个时刻，10GBase-X4 的所有PCS通道的对齐标志的信号都为1，则将该若干去抖动缓冲器20的读指针设置为对应的对齐标志指针。此时，从去抖动缓冲器20中读出来的数据就是完成去抖动以后的数据。
判断从10GBase-X4 的所有PCS通道的读指针处连续四次读出的数据是否为对齐标志；若是，判定10GBase-X4 PCS去抖动完成。
参图3，当40GBase-R4工作时：
去抖动缓冲器20接收有效数据，并判断该有效数据是否为对齐标志；若是，记录对齐标志的类型，并每间隔预定数据量判断该去抖动缓冲器20中是否为记录类型的对齐标志；若是，将该有效数据在该去抖动缓冲器20的位置设置为对齐标志指针，并将与该去抖动缓冲器20对应的PCS通道的对齐标志信号置1。
但是，若有效数据再次写入上述去抖动缓冲器20中该对齐标志所在位置，则将与该去抖动缓冲器20对应的PCS通道的对齐标志信号清0。如此做法，是为了保证各条PCS通道的抖动程度在相应的去抖动缓冲器20的最大去抖动能力范围内。
其中，若在同一时刻，40GBase-R4的所有PCS通道的对齐标志的信号都为1，则将该若干去抖动缓冲器20的读指针设置为对应的对齐标志指针。此时，从去抖动缓冲器20中读出来的数据就是去抖动以后的数据。这里还需要根据该若干去抖动缓冲器20中的对齐标志类型对40GBase-R4中各PCS通道进行排序。
判断从40GBase-R4 的所有PCS通道的读指针处读出的数据是否为对齐标志；若是，判定40GBase-R4 PCS去抖动完成。
在一具体的实施例中，为复用10GBase-X4与40GBase-R4 PCS去抖动的装置100分配4个32*66比特（深度为32，宽度为66比特）的去抖动缓冲器20。
当选择器10选择将10GBase-X4的各PCS通道与去抖动缓冲器20连通时：
经过10GBase-X4 PCS解码以后的有效数据会被写到去抖动缓冲器20中。如果某条PCS通道当前写入的是对齐标志，则会记录下该对齐标志写入到去抖动缓冲器20中的位置，记为对齐标志指针。同时，会将该条通道检测到对齐标志信号置1，而当去抖动缓冲器20的写指针再次写到该对齐标志指针时，会将检测到对齐标志信号清0。
如果在某一时刻，10GBase-X4的4条PCS通道检测到对齐标志都为1，则表示该4条PCS通道在一个窗口周期内同时被检测到，此时，重新将各个去抖动缓冲器20的读指针设置为对齐标志指针，此时，从去抖动缓冲器20中读出来的数据就是去抖动以后的数据。当连续读出4个经过对齐的对齐标志，则表示10GBase-X4 PCS去抖动已经完成。
当选择器10选择将40GBase-R4的各PCS通道与去抖动缓冲器20连通时：
有效数据会被写到去抖动缓冲器20中。在写入到去抖动缓冲器20中的同时，会判断该数据是不是对齐标志，如果是对齐标志，还要记录下是哪条PCS通道的对齐标志（即对齐标志的类型）。从检测到第一个对齐标志开始，每隔16383个66比特数据（即预定数据量），检测一次是不是相应PCS通道的对齐标志。如果是，则记录下该对齐标志写入到去抖动缓冲器20的位置，记为对齐标志指针。同时，会将该PCS通道监测到对齐标志信号置1，而当去抖动缓冲器20的写指针再次写到该对齐标志指针时，会将检测到对齐标志信号清0。
如果在某一时刻，40GBase-R4的4条PCS通道检测到对齐标志都为1，且每条对齐标志也是不同PCS通道的对齐标志，则表示该4条PCS通道在一个窗口周期内同时被检测到，此时，重新将各个去抖动缓冲器20的读指针设置为对齐标志指针，此时，从去抖动缓冲器20中读出来的数据就是去抖动以后的数据。此时，还需要根据若干去抖动缓冲器20中的对齐标志类型对40GBase-R4中各PCS通道进行排序。而当从40GBase-R4 的所有PCS通道的读指针处读出对齐标志后，则表示40GBase-R4 PCS去抖动已经完成。
综上所述，本发明的复用10GBase-X4与40GBase-R4 PCS去抖动的装置和方法通过将10GBase-X4与40GBase-R4 的PCS通道利用选择器10选择性地连通至对应的去抖动缓冲器20，使得10GBase-X4与40GBase-R4可以使用相同的去抖动缓冲器20和去抖动逻辑进行去抖动，减少了芯片的面积和芯片的研发成本。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置，装置和模块的具体工作过程，可以参考方法实施方式中的对应过程，在此不再赘述。
在本发明所提供的几个实施方式中，应该理解到，所揭露的装置，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。
另外，在本发明各个实施方式中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以2个或2个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机装置（可以是个人计算机，服务器，或者网络装置等）或处理器（processor）执行本发明各个实施方式所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施方式仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施方式对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施方式技术方案的精神和范围。
Claims (10)
1.一种复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述装置包括：
若干去抖动缓冲器，任一所述去抖动缓冲器至少对应至10GBase-X4的至少一个PCS通道和40GBase-R4的至少一个PCS通道；
与所述若干去抖动缓冲器对应的若干选择器，其用于选择性地连通10GBase-X4和40GBase-R4的PCS通道与对应的所述去抖动缓冲器；其中，
任意时刻内，所述若干去抖动缓冲器仅与10GBase-X4和40GBase-R4的其中之一的PCS通道连通，以使10GBase-X4和40GBase-R4中仅一个处于工作状态。
2.根据权利要求1所述的复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述装置还包括标识模块和比对模块；所述去抖动缓冲器用于：
接收经过10GBase-X4 PCS解码的有效数据，并通过所述比对模块判断所述有效数据是否为对齐标志；若是，
将所述有效数据在所述去抖动缓冲器的位置设置为对齐标志指针，并通过所述标识模块将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一个时刻，10GBase-X4 的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针。
3.根据权利要求2所述的复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述标识模块还用于：
若经过10GBase-X4 PCS解码的有效数据再次写入所述去抖动缓冲器中所述对齐标志所在位置，则将与所述去抖动缓冲器对应的PCS通道的对齐标志信号清0。
4.根据权利要求3所述的复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述装置还包括判定模块；当所述比对模块判定从10GBase-X4 的所有PCS通道的读指针处连续四次读出对齐标志后，所述判定模块判定10GBase-X4 PCS去抖动完成。
5.根据权利要求1所述的复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述装置还包括标识模块和比对模块；所述去抖动缓冲器用于：
接收有效数据，并通过所述比对模块判断所述有效数据是否为对齐标志；若是，
记录所述对齐标志的类型，并每间隔预定数据量通过所述比对模块判断所述去抖动缓冲器中是否为所述记录类型的对齐标志；若是，
将当前的对齐标志位置设置为对齐标志指针，并通过所述标识模块将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一时刻，40GBase-R4的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针。
6.根据权利要求5所述的复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述标识模块还用于：
若有效数据再次写入所述去抖动缓冲器中所述对齐标志所在位置，则将与所述去抖动缓冲器对应的PCS通道的对齐标志信号清0。
7.根据权利要求5所述的复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述装置还包括判定模块；当所述比对模块判定从40GBase-R4 的所有PCS通道中的读指针处读出对齐标志后，所述判定模块判定40GBase-R4 PCS去抖动完成。
8.根据权利要求5所述的复用10GBase-X4与40GBase-R4 PCS去抖动的装置，其特征在于，所述装置还包括排序模块；所述排序模块用于：
根据所述若干去抖动缓冲器中的对齐标志类型对40GBase-R4中各PCS通道进行排序。
9.一种复用10GBase-X4与40GBase-R4 PCS去抖动的方法，其特征在于，所述方法通过配置选择器以将若干去抖动缓冲器选择性地连通至10GBase-X4或40GBase-R4的PCS通道以对10GBase-X4或40GBase-R4 PCS去抖动；所述方法还包括：
当10GBase-X4工作时，
去抖动缓冲器接收经过10GBase-X4 PCS解码的有效数据，并判断所述有效数据是否为对齐标志；若是，
将所述有效数据在所述去抖动缓冲器的位置设置为对齐标志指针，并将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一个时刻，10GBase-X4 的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针；
判断从10GBase-X4 的所有PCS通道的读指针处连续四次读出的数据是否为对齐标志；若是，
判定10GBase-X4 PCS去抖动完成；
当40GBase-R4工作时：
去抖动缓冲器接收有效数据，并判断所述有效数据是否为对齐标志；若是，
记录所述对齐标志的类型，并间隔预定数据量判断所述去抖动缓冲器中是否为所述记录类型的对齐标志；若是，
将当前的对齐标志位置设置为对齐标志指针，并将与所述去抖动缓冲器对应的PCS通道的对齐标志信号置1；其中，
若在同一时刻，40GBase-R4的所有PCS通道的对齐标志的信号都为1，则将所述若干去抖动缓冲器的读指针设置为对应的对齐标志指针；
判断从40GBase-R4 的所有PCS通道的读指针处读出的数据是否为对齐标志；若是，
判定40GBase-R4 PCS去抖动完成。
10.根据权利要求9所述的复用10GBase-X4与40GBase-R4 PCS去抖动的方法，其特征在于，所述方法还包括：
当40GBase-R4工作时：
根据所述若干去抖动缓冲器中的对齐标志类型对40GBase-R4中各PCS通道进行排序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410760562.6A CN104539389B (zh) | 2014-12-12 | 2014-12-12 | 复用10GBase‑X4与40GBase‑R4 PCS去抖动的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410760562.6A CN104539389B (zh) | 2014-12-12 | 2014-12-12 | 复用10GBase‑X4与40GBase‑R4 PCS去抖动的装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104539389A CN104539389A (zh) | 2015-04-22 |
| CN104539389B true CN104539389B (zh) | 2018-02-02 |
Family
ID=52854867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410760562.6A Active CN104539389B (zh) | 2014-12-12 | 2014-12-12 | 复用10GBase‑X4与40GBase‑R4 PCS去抖动的装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104539389B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111431666B (zh) | 2015-04-23 | 2022-05-31 | 华为技术有限公司 | 一种数据处理方法和数据发送端以及接收端 |
| CN106452812B (zh) * | 2015-08-10 | 2019-11-12 | 华为技术有限公司 | 灵活以太网子链路的自协商方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599984A (zh) * | 2000-11-21 | 2005-03-23 | 高通股份有限公司 | 纠偏缓冲信号的系统和方法 |
| CN1890572A (zh) * | 2003-12-05 | 2007-01-03 | 朗米·谢尔雅·冈达 | 支持用于以太网的sdh/sonet aps桥接选择器功能 |
| CN103823778A (zh) * | 2012-11-16 | 2014-05-28 | 阿尔特拉公司 | 异构高速串行接口系统架构 |
-
2014
- 2014-12-12 CN CN201410760562.6A patent/CN104539389B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599984A (zh) * | 2000-11-21 | 2005-03-23 | 高通股份有限公司 | 纠偏缓冲信号的系统和方法 |
| CN1890572A (zh) * | 2003-12-05 | 2007-01-03 | 朗米·谢尔雅·冈达 | 支持用于以太网的sdh/sonet aps桥接选择器功能 |
| CN103823778A (zh) * | 2012-11-16 | 2014-05-28 | 阿尔特拉公司 | 异构高速串行接口系统架构 |
Non-Patent Citations (2)
| Title |
|---|
| EPON系统中PCS层方案的设计;张建成; 范路芳; 李志军;《光纤与电缆及其应用技术》;20110425(第2期);全文 * |
| RHiNET-3KW: an 80-Gbit/s high-speed network;S. Nishimurd, T. Kudoh,H. Nishi, J. Yamamoto,R. Ueno;《Hot Interconnects 9,2001》;20010824;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104539389A (zh) | 2015-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102298508B (zh) | 基于流的固态硬盘预读取的方法及装置 | |
| CN102866971B (zh) | 传输数据的装置、系统及方法 | |
| US8514507B2 (en) | Processing data for recording to a storage device | |
| WO2006071937A3 (en) | System and method for efficient use of memory device bandwidth | |
| WO2002052558A3 (en) | Information recording/reproducing apparatus, and information recording medium with linking blocks | |
| US10108567B2 (en) | Memory channel selection control | |
| CN105306062B (zh) | 一种红外数据的编码存储方法、装置和解码方法 | |
| CN101286358A (zh) | 具有错误检测/校正处理的系统和设备以及输出数据的方法 | |
| CN106160912A (zh) | 一种编码方法、相关设备及系统 | |
| CN104539389B (zh) | 复用10GBase‑X4与40GBase‑R4 PCS去抖动的装置和方法 | |
| US9350831B2 (en) | System and method for enabling a dual-wire protocol | |
| US20140059377A1 (en) | Dynamic y-buffer size adjustment for retained sector reprocessing | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| TWI516946B (zh) | 用來進行去偏斜控制之方法與裝置 | |
| CN104252560B (zh) | 基于现场可编程门阵列的集中缓存式装置及设计方法 | |
| CN103501353A (zh) | 一种数据中继传输方法、装置及系统 | |
| CN105792150A (zh) | 短信验证码的判断方法及装置 | |
| CN102568605B (zh) | 系统总线检错纠错方法和nand flash控制器 | |
| CN103003806B (zh) | 一种配置pcie端口的方法、装置和设备 | |
| CN114970428A (zh) | 用于SoC中Flexray总线控制器的验证系统及方法 | |
| CN105843768B (zh) | 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置 | |
| KR100917861B1 (ko) | 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그방법 | |
| CN104579577B (zh) | 实现100GBase‑CR4 PCS去抖动的装置和方法 | |
| CN102625105A (zh) | 基于单芯片的多通道视频编解码数据传输方法及装置 | |
| TW201324173A (zh) | SAS Expander設備的PHY調整方法及系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province Patentee after: Suzhou Shengke Communication Co.,Ltd. Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd. |