KR100917861B1 - 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그방법 - Google Patents
데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그방법 Download PDFInfo
- Publication number
- KR100917861B1 KR100917861B1 KR1020070131834A KR20070131834A KR100917861B1 KR 100917861 B1 KR100917861 B1 KR 100917861B1 KR 1020070131834 A KR1020070131834 A KR 1020070131834A KR 20070131834 A KR20070131834 A KR 20070131834A KR 100917861 B1 KR100917861 B1 KR 100917861B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- packet
- memory
- stored
- receiving
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000015654 memory Effects 0.000 claims abstract description 101
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 abstract description 21
- 230000011218 segmentation Effects 0.000 abstract description 4
- 238000000638 solvent extraction Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 108700026140 MAC combination Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/04—Error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/12—Protocol engines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/10—Flow control between communication endpoints
- H04W28/14—Flow control between communication endpoints using intermediate storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W80/00—Wireless network protocols or protocol adaptations to wireless operation
- H04W80/02—Data link layer protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
본 발명은 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그 방법에 관한 것으로, 데이터 메모리에는 데이터를 순차적으로 저장하고 다른 메모리에는 데이터 일련번호 순서와 대응되는 메모리 주소 순서대로 데이터 정보(예를 들면, 메모리 주소, 데이터 일련번호 및 데이터 분할정보)를 저장한 후, 메모리 주소 순서대로 저장된 데이터 정보에 해당하는 데이터를 읽어옴으로써, 고속으로 패킷 데이터의 수신처리를 가능하게 하며 더 나아가 다중 안테나별 패킷 데이터를 동시에 수신처리할 수 있게 하는, 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그 방법을 제공하고자 한다.
이를 위하여, 본 발명은, 데이터 고속 수신처리를 위한 매체 접근 제어 장치에 있어서, 물리 계층 장치로부터 전달받은 패킷 데이터를 수신처리하여 데이터 및 상기 데이터의 데이터 정보를 추출하기 위한 패킷 수신처리 수단; 상기 추출된 데이터를 전달받은 순서대로 다중화하여 제1 메모리에 저장하기 위한 데이터 다중처리 수단; 및 상기 데이터가 저장된 데이터 메모리 주소와 상기 추출된 데이터 정보를 이용해 상기 저장된 데이터를 일련번호 순서대로 정렬하여 상위 계층 인터페이스로 전송하기 위한 데이터 정렬 수단을 포함한다.
데이터 일련번호, 메모리 주소, 데이터 분할정보, 다중 안테나, 무선 전송 시스템, 고속의 데이터 수신처리
Description
본 발명은 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 데이터 메모리에는 데이터를 순차적으로 저장하고 다른 메모리에는 데이터 일련번호 순서와 대응되는 메모리 주소 순서대로 데이터 정보(예를 들면, 메모리 주소, 데이터 일련번호 및 데이터 분할정보)를 저장한 후, 메모리 주소 순서대로 저장된 데이터 정보에 해당하는 데이터를 읽어옴으로써, 고속으로 패킷 데이터의 수신처리를 가능하게 하며 더 나아가 다중 안테나별 패킷 데이터를 동시에 수신처리할 수 있게 하는, 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그 방법에 관한 것이다.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT성장동력핵심기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-002-02, 과제명: 3Gbps급 4G 무선 LAN 시스템 개발].
일반적인 무선 전송 시스템에서 매체 접근 제어(MAC: Medium Access Control) 장치의 기능은 물리 계층(PHY)과의 PHY-MAC 인터페이스를 통해 데이터의 입력을 받고, 받은 데이터가 유효한지에 대한 유효성 검사를 수행한다. 여기서, 송신 측에서의 MAC 장치는 송신하고자 하는 데이터에 대한 순환 잉여 검사(CRC: Cyclic Redundancy Check)를 통해 계산된 순환 부호를 데이터와 함께 수신 측으로 전송한다. 그러면, 수신 측에서의 MAC 장치는 전송받은 데이터에 대한 CRC를 계산하여 첨부되어 있는 순환 부호와 비교하여 데이터의 유효성을 판단하게 된다.
그리고 수신 측에서의 MAC 장치는 전술된 유효성 검사를 통과한 데이터에 대해서, 데이터의 목적지가 장치에 설정되어 있는 주소와 같은지 비교하여 다르면 전송받은 데이터로부터 필요한 정보를 획득한 후 버린다. 이때, MAC 장치가 획득할 수 있는 정보는 MAC 프로토콜에 따라 달라진다. 예를 들면, MAC 장치는 주로 데이터를 보낸 장비의 주소, 사용된 변조 방식, 수신 신호대 잡음비(SNR) 등을 획득한다. 여기서, 수신 SNR은 수신받은 데이터의 목적지가 비록 자신과 달라도 현재 채널 상태를 가늠해 볼 수 있는 척도로 이용될 수 있기 때문에, 유효한 정보로서의 가치를 갖게 된다.
이어서, 수신 측에서의 MAC 장치는 전송받은 데이터가 유효성 검사를 통과하고 목적지 주소와 수신 장비의 주소가 같을 경우에는, 데이터와 함께 있는 헤더를 분석하고 정해진 프로토콜에 의거하여 데이터를 처리하게 된다. 일반적으로, 이러한 데이터는 제어를 위한 제어용 데이터와 실제 보낼 데이터로 나누어진다. 모든 데이터 앞에는 데이터의 속성을 나타내는 헤더(Header)가 존재한다. 즉, 헤더+데이 터+CRC 의 묶음을 하나의 패킷으로 정의한다.
제어를 위한 제어 패킷의 예를 살펴보면, 응답 패킷(Ack)이 대표적인 예가 될수 있다. 응답 패킷은 수신 측에서 제대로 데이터를 받았다는 응답을 나타낸다. 응답(Ack) 패킷의 헤더에는 응답 패킷임을 알 수 있는 플래그(FLAG)나 약속된 값을 포함하고 있기 때문에, MAC 장치는 응답 패킷임을 판단할 수 있다. 또한, 응답 패킷의 헤더에는 제어 데이터가 아닌, 일반 데이터 수신 시 측정한 수신 신호대 잡음비가 포함될 수 있다. 이러한 수신 신호대 잡음비에 따라, 수신 측에서의 수신 신호대 잡음비에 적합한 변조 방식을 선택해서 송신할 수 있는 메커니즘도 존재한다.
한편, 송신 측으로부터 전송된 데이터들은 일반적으로 정해진 크기로 분할되어 전송된다. 이는 패킷 오류가 발생할 수 있는 무선 채널의 특성 때문에 패킷이 손실될 경우, 복구하는데 필요한 대역폭을 효율적으로 이용하기 위함이다. 특히, 양호하지 않은 무선채널을 통해 오류가 자주 발생하는 상황에서는, 분할하는 패킷의 단위를 작게 하여 많은 분할이 이루어지는 분할 방식이 패킷을 복구하는데 낭비되는 대역폭이 적어 효율적일 수 있다.
하지만, 채널이 좋아 오류가 거의 발생하지 않는 상황에서는 분할된 패킷마다 같이 붙어 있는 헤더와 CRC 정보들이 오버헤드가 되어 오히려 비효율적인 대역폭 사용이 되어버린다. 따라서 송신 측은 일반적으로 주로 이용하게 되는 상황에서의 채널 상태에서 가장 최적화된 패킷 분할 단위를 구하여 분할 전송한다. 위와 같은 이유에 의해, 수신 측은 분할 전송된 패킷을 다시 순서대로 정렬하는 알고리즘을 수행한다.
종래의 무선 전송 시스템에서는 MAC 장치에 유입되는 데이터의 속도가 "802.11b"에서 최대 11Mbps, "802.11a"과 "802.11g"에서 최대 54Mbps, "802.11n"에서 최대 270Mbps이다. 따라서 종래에는 상기 설명된 MAC 장치의 수신 기능을 구현함에 있어, 최대속도 270Mbps의 데이터 입력 속도를 처리할 수 있는 구조 내에서 기능 설계를 하면 되었다.
즉, 종래의 MAC 장치는 내부적으로 데이터의 흐름이 고려되지 않고 설계되고 있었다. 종래의 MAC 장치는 최소 3.62Gbps의 속도로 물리계층으로부터 데이터가 입력되는 상황에서 오류 없이 안정적으로 MAC의 수신 기능을 구현하기 곤란하며 4세대 무선전송 시스템의 데이터 처리 요구 조건을 충족할 수 없다는 문제점이 있다.
따라서 Gbps급 이상 속도의 요구사항을 갖는 4세대 무선전송 시스템에서의 MAC 장치는 상기 언급한 기능들을 구현함에 있어 Gbps이상의 속도로 입력되는 데이터들을 오류 없이 처리하기 위해서, 데이터의 흐름 제어와 효율적인 알고리즘 구현을 포함하는 구조가 절실히 요구되는 상황이다.
따라서 상기와 같은 종래 기술은 Gbps이상의 속도로 다중 안테나를 통해 입력되는 다중 데이터들을 오류 없이 처리하기 곤란하다는 문제점이 있으며, 이러한 문제점을 해결하고자 하는 것이 본 발명의 과제이다.
따라서 본 발명은 데이터 메모리에는 데이터를 순차적으로 저장하고 다른 메 모리에는 데이터 일련번호 순서와 대응되는 메모리 주소 순서대로 데이터 정보(예를 들면, 메모리 주소, 데이터 일련번호 및 데이터 분할정보)를 저장한 후, 메모리 주소 순서대로 저장된 데이터 정보에 해당하는 데이터를 읽어옴으로써, 고속으로 패킷 데이터의 수신처리를 가능하게 하며 더 나아가 다중 안테나별 패킷 데이터를 동시에 수신처리할 수 있게 하는, 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그 방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명은 상기 문제점을 해결하기 위하여, 데이터 메모리에는 데이터를 순차적으로 저장하고 다른 메모리에는 데이터 일련번호 순서와 대응되는 메모리 주소 순서대로 데이터 정보(예를 들면, 메모리 주소, 데이터 일련번호 및 데이터 분할정보)를 저장한 후, 메모리 주소 순서대로 저장된 데이터 정보에 해당하는 데이터를 읽어오는 것을 특징으로 한다.
더욱 구체적으로, 본 발명은, 데이터 고속 수신처리를 위한 매체 접근 제어 장치에 있어서, 물리 계층 장치로부터 전달받은 패킷 데이터를 수신처리하여 데이 터 및 상기 데이터의 데이터 정보를 추출하기 위한 패킷 수신처리 수단; 상기 추출된 데이터를 전달받은 순서대로 다중화하여 제1 메모리에 저장하기 위한 데이터 다중처리 수단; 및 상기 데이터가 저장된 데이터 메모리 주소와 상기 추출된 데이터 정보를 이용해 상기 저장된 데이터를 일련번호 순서대로 정렬하여 상위 계층 인터페이스로 전송하기 위한 데이터 정렬 수단을 포함한다.
한편, 본 발명은, 데이터 고속 수신처리를 위한 매체 접근 제어 방법에 있어서, 물리 계층 장치로부터 전달받은 패킷 데이터를 수신처리하여 데이터 및 상기 데이터의 데이터 정보를 추출하는 패킷 수신처리 단계; 상기 추출된 데이터를 전달받은 순서대로 다중화하여 제1 메모리에 저장하는 데이터 다중처리 단계; 및 상기 데이터가 저장된 데이터 메모리 주소와 상기 추출된 데이터 정보를 이용해 상기 저장된 데이터를 일련번호 순서대로 정렬하여 상위 계층 인터페이스로 전송하는 데이터 정렬 단계를 포함한다.
상기와 같은 본 발명은, 데이터 메모리에는 데이터를 순차적으로 저장하고 다른 메모리에는 데이터 일련번호 순서와 대응되는 메모리 주소 순서대로 데이터 정보(예를 들면, 메모리 주소, 데이터 일련번호 및 데이터 분할정보)를 저장한 후, 메모리 주소 순서대로 저장된 데이터 정보에 해당하는 데이터를 읽어옴으로써, 고속으로 패킷 데이터의 수신처리를 수행할 수 있는 효과가 있다.
더 나아가, 본 발명은, 다중 안테나를 통해 동시에 다수의 패킷 데이터를 수 신처리할 수 있으며, 최소 3.6Gbps의 다중 안테나 무선 전송 시스템에서 안정적으로 매체 접근 제어 장치를 구현할 수 있는 효과가 있다.
또한, 본 발명은, 종래의 기능 구현 중심 설계에서 벗어나 고속 데이터 처리를 고려하는 데이터 수신 처리 설계를 함으로써, 고속 데이터 처리가 필요한 무선 전송 시스템의 매체 접근 제어 시스템을 제공할 수 있게 하는 효과가 있다.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
본 발명은 종래의 기능 구현 중심 설계에서 벗어나 고속 데이터 처리를 고려하는 데이터 수신처리 설계에 관한 것으로, 특히 Gpbs급 이상의 4세대 무선전송 시스템에서 안정적인 성능을 낼 수 있는 매체 접근 제어 장치에 관한 것이다.
도 1 은 본 발명에 따른 고속의 데이터 처리를 위한 매체 접근 제어 장치의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 매체 접근 제어 장치(100)는, 패 킷 수신처리부(110), 데이터 다중처리부(120) 및 데이터 정렬부(130)를 포함한다. 여기서, 패킷 수신처리부(110)는 패킷 수신부(111), 오류 검사부(112) 및 패킷 해석부(113)를 포함한다. 또한, 패킷 수신부(111)는 수신 메모리(1111)와 패킷 분할부(1112)를 포함한다.
패킷 수신처리부(110)는 물리 계층 장치(PHY: Physical Layer)(11)에서 패킷이 수신되고 있다는 신호를 PHY-MAC 인터페이스(12)를 통해 전달받으면 수신 준비 과정을 수행한다. 여기서, 수신 준비 과정은 패킷 수신처리부(110) 내부의 유한 상태 기계에서의 상태들을 초기화하고 임시로 이용하고 있는 메모리 영역들의 초기화하는 것을 말한다. 이러한 수신 준비 과정은 패킷이 수신되기 시작할 때마다 수행된다. 이는 패킷 수신처리부(110)에서 패킷을 수신처리하는 과정에서 불안정해지고 예측하지 못한 비정상적 상태로 천이한다고 하더라도, 수신처리 과정이 끝나고 다음 수신처리 시작 상태에서는 다시 안정적인 상태로 돌아올 수 있도록 하기 위함이다.
패킷 수신처리부(110)는 패킷 데이터의 오류 검사를 수행하고 패킷 데이터를 해석한 결과와 함께 데이터를 데이터 다중처리부(120)로 전달하는 기능을 수행한다. 이하, 패킷 수신처리부(110)의 구성요소 각각에 대하여 살펴보기로 한다.
상기와 같은 수신 준비 과정이 완료되면, 패킷 수신부(111)는 물리 계층 장치(11)에서 수신된 패킷 데이터를 PHY-MAC 인터페이스(12)를 통해 전달받는다. 이때, 패킷 수신부(111)는 물리 계층 장치(11)에서 수신된 패킷 데이터를 다중 안테나별로 구분해서 PHY-MAC 인터페이스(12)를 통해 전달받는다. 그리고 전달된 패킷 데이터는 패킷 수신부(111)의 수신 메모리(1111)에 저장된다. 여기서, 수신 메모리(1111)는 다중 안테나별로 구분되어 있는 구조를 가진다.
그리고 패킷 수신부(111)의 패킷 분할부(1112)는 수신 메모리(1111)에 패킷 데이터가 저장되는 것을 감지하면, 저장된 패킷 데이터를 읽어들여 매체 접근 제어 장치(100) 내부적으로 이용하는 데이터 처리 단위로 분할하거나 바꾸어 준다.
이때, 본 발명은 Gpbs급 이상의 4세대 무선전송 시스템에 적용되므로, 패킷 수신처리부(110), 데이터 다중처리부(120) 및 데이터 정렬부(130)의 데이터 처리 과정이 지연될 경우에, 물리 계층 장치(11)로부터 전달되는 데이터를 처리하지 못하여 유실될 우려가 있다. 이러한 데이터 유실을 고려하여, 패킷 수신부(111)의 패킷 분할부(1112)는 데이터 처리 과정이 지연되면, 수신 메모리(1111)로부터 데이터를 읽어가지 않도록 하여 데이터의 유실을 방지하는 기능을 수행한다. 또한, 수신 메모리(1111)는 물리 계층 장치(11)로부터 전달되는 데이터에 대한 일종의 버퍼링 기능을 수행한다.
그리고 오류 검사부(112)는 패킷 수신부(111)에서 데이터 처리 단위로 분할된 패킷 데이터의 처음 시작 부분에 존재하는 헤더 정보를 읽고 헤더의 오류(CRC)를 검사하여 헤더의 유효성을 판단한다. 오류 검사부(112)는 유효성 판단 결과에 따라 유효한 패킷 데이터의 헤더인 경우에만 계속적인 수신처리 과정을 수행한다.
그리고 패킷 해석부(113)는 오류 검사부(112)에서 유효한 헤더를 가진 패킷 데이터에 대해서, 데이터의 고속 처리를 위하여 상대적으로 빠른 처리 속도를 요구하는 데이터 패킷과 상대적으로 느린 처리 속도를 요구하는 제어 패킷의 여부만을 1차적으로 판단한다. 그리고 1차 판단 결과에 따라, 패킷 해석부(113)는 판단된 패킷 데이터가 데이터 패킷이면 상대적으로 처리 과정을 빠르게 진행시키고, 제어 패킷이면 2차적으로 제어 패킷의 종류를 다시 판단하고 분류하여 제어 패킷 처리부(도면에 되지 않음)로 관련된 신호를 출력한다. 즉, 패킷 해석부(113)는 1차적으로 분류된 결과가 데이터 패킷인지 제어 패킷 인지에 따라서 서로 다른 수신처리 과정을 수행한다.
구체적으로 살펴보면, 패킷 해석부(113)는 1차 판단된 패킷 데이터가 제어 패킷인 경우에, 이러한 제어 패킷에는 일반적으로 다음 송신 시에 이용되는 송신 정보들이 포함되어 있으므로, 제어 패킷에 들어있는 송신 정보를 해석하고 추출하여 송신단으로 출력하는 기능을 수행한다.
반면에, 패킷 해석부(113)는 1차 판단된 패킷 데이터가 데이터 패킷인 경우에, 헤더에 적혀 있는 데이터의 길이만큼 오류 검사부(112)에서 계산된 오류 검사 결과를 데이터 패킷 뒤에 덧붙여진 오류 검사(CRC) 결과와 비교하여 같은 경우에만 데이터 패킷이 유효한 것으로 판단한다. 그리고 패킷 해석부(113)는 유효한 데이터를 메모리에 저장한다. 또한, 패킷 해석부(113)는 오류 검사 결과를 이용하여 응답(ACK) 패킷을 생성하고 이를 송신단으로 전달한다.
그리고 패킷 해석부(113)는 패킷 데이터의 해석 결과 중에서, 다중 안테나별로 서로 다른 데이터를 구별할 수 있는 데이터 분할정보, 각 다중 안테나별로 데이터의 일련번호정보를 데이터 다중처리부(120)를 거쳐 데이터 정렬부(130)로 전달한다.
한편, 본 발명에 따른 매체 접근 제어 장치(100)가 다중 안테나를 이용하는 무선 전송 시스템에 적용될 경우에, 각 다중 안테나별로 서로 다른 패킷이 동시에 입력될 수 있다. 만약, 매체 접근 제어 장치(100)에 동시에 N개의 서로 독립적인 패킷이 들어온다고 한다면, 본 발명에 따른 매체 접근 제어 장치(100)는 총 N 개의 수신 메모리(1111)와 총 N 개의 패킷 분할부(1112)로 이루어진 총 N 개의 패킷 수신부(111), 오류 검사부(112), 및 패킷 해석부(113)를 통해 N개의 서로 독립적인 패킷을 수신처리할 수 있다.
한편, 데이터 다중처리부(120)는 패킷 해석부(113)에서 유효성이 판단된 각각의 다중 안테나별 데이터를 안테나별 구분없이 다중화하여 데이터가 전달된 순서대로 데이터 메모리(101)에 저장한다. 이때, 데이터 메모리(101)에 저장되는 데이터의 순서는 실제 송신 순서와는 다를 수 있다. 이는 서로 다른 다중 안테나를 통해 데이터들을 수신하기 때문에 다중 안테나별로 다른 변조 방식이나 코딩 방식을 이용할 경우에는 송신 측으로부터 전달되는 속도 차이가 발생할 수 있기 때문이다. 그리고 데이터 다중처리부(120)는 순차적으로 데이터 메모리(101)에 저장된 메모리 주소 정보를 데이터 정렬부(130)로 전달한다.
그리고 데이터 정렬부(130)는 데이터 다중처리부(120)로부터 전달된 메모리 주소 정보와, 데이터 수신처리부(110)로부터 전달된 데이터 분할정보와 데이터 일련번호를 포함하는 데이터 정보를 이용하여 디스크립터를 생성하고, 그 생성된 디스크립터를 데이터가 저장된 데이터 메모리(101)와 다른 메모리 즉, 데이터 정보 메모리(102)에 저장한다. 그리고 데이터 정렬부(130)는 비순차적으로 데이터 메모 리(101)에 저장된 데이터들을 패킷 데이터에 부여된 데이터 일련번호 순서대로 정렬하여 상위 계층 인터페이스(10)로 전달한다.
도 2 는 본 발명에 따른 도 1의 데이터 정렬부에서의 데이터 정렬 과정에 대한 일실시예 설명도이다.
데이터 다중처리부(120)는 패킷 수신처리부(110)로부터 비순차적으로 전달되는 다중 안테나별 데이터들을 다중화하여 데이터 메모리(101)에 차례대로 저장한다.
이때, 데이터 정렬부(130)는 데이터 메모리(101)에 차례대로 저장된 각 데이터에 대한 디스크립터를, 그 디스크립터와 연결되어 있는 데이터의 일련번호와 대응되는 데이터 정보 메모리(102)의 주소에 저장한다. 즉, 데이터 정렬부(130)는 데이터 정보 메모리(102)의 주소 순서를 각 데이터의 일련번호 순서에 대응시킨다. 그러면, 데이터 정보 메모리(102)에는 각 데이터의 일련번호 순서대로, 각 데이터의 디스크립터 및 데이터 메모리(101)의 메모리 주소가 함께 저장된다.
각 데이터의 일련번호 순서대로 데이터 정보 메모리(102)에 각 데이터의 디스크립터 저장이 완료된 후, 데이터 정렬부(130)는 디스크립터가 저장되어 있는 데이터 정보 메모리(102)를 처음부터 메모리 주소 순으로 읽어나간다. 그리고 데이터 정렬부(130)는 각 디스크립터에 기록되어있는 데이터 메모리(101)의 메모리 주소에 접근을 하게 되면, 일련번호 순서대로 데이터에 접근을 할 수 있게 된다. 따라서 데이터 정렬부(130)는 정렬하는데 필요한 시간을 줄여서 데이터 정렬 과정을 효율적으로 수행한다.
도 2에 도시된 바와 같이, 데이터 다중처리부(120)는 패킷 수신처리부(110)로부터 일련번호 1번 데이터(201), 4번 데이터(204), 3번 데이터(203) 및 2번 데이터(202)의 순서대로 데이터를 전달받은 경우를 살펴보면 다음과 같다.
데이터 다중처리부(120)는 전달받은 데이터 순서대로 즉, 일련번호 1번 데이터(201), 4번 데이터(204), 3번 데이터(203) 및 2번 데이터(202) 순서대로 차례대로 데이터 메모리(101)에 저장하게 된다. 이때, 데이터 정렬부(130)는 각 데이터에 대한 디스크립터와 데이터 메모리(201)의 메모리 주소를 각 데이터의 일련번호에 대응되는 데이터 정보 메모리(102)의 주소에 저장한다.
예를 들면, 데이터 다중처리부(120)는 일련번호 2번 데이터(202)를 데이터 메모리(101)의 네 번째 메모리 주소에 저장한다. 그러면, 데이터 정렬부(130)는 2번 디스크립터를 2번 데이터(202)의 일련번호에 대응되는 데이터 정보 메모리(102)의 두 번째 주소(212)에 저장한다. 동일한 방식에 따라, 1번 디스크립터는 1번 데이터(201)의 메모리 주소와 함께 데이터 정보 메모리(102)의 첫 번째 주소(211)에 저장되고, 3번 디스크립터는 3번 데이터(203)의 메모리 주소와 함께 데이터 정보 메모리(102)의 세 번째 주소(213)에 저장되고, 4번 디스크립터는 4번 데이터(204)의 메모리 주소와 함께 데이터 정보 메모리(102)의 네 번째 주소(214)에 저장된다.
이렇게 저장된 후, 데이터 정렬부(130)는 순차적으로 데이터 정보 메모리(102)에 접근하면 1번 내지 4번 데이터(201 내지 204)의 순서대로 데이터 메모리(101)로부터 데이터를 가져올 수 있다. 이는 종래의 데이터 정렬 과정에 비해 정렬하는 시간을 줄이기 위함이다.
도 3 은 본 발명에 따른 고속의 데이터 처리를 위한 매체 접근 제어 방법에 대한 일실시예 흐름도이다.
먼저, 패킷 수신처리부(110)는 다중안테나별 패킷 데이터를 수신처리하여 데이터 및 데이터 정보를 추출한다(302).
그리고 데이터 다중처리부(120)는 패킷 해석부(113)에서 유효성이 판단된 각각의 다중 안테나별 데이터를 안테나별 구분없이 다중화하여 데이터가 전달된 순서대로 데이터 메모리(101)에 저장한다(304).
이어서, 데이터 정렬부(130)는 데이터 다중처리부(120)로부터 전달된 메모리 주소 정보와, 데이터 수신처리부(110)로부터 전달된 데이터 분할정보와 데이터 일련번호정보를 포함하는 데이터 정보를 이용하여 디스크립터를 생성하고, 그 생성된 디스크립터를 데이터가 저장된 데이터 메모리(101)와 다른 메모리 즉, 데이터 정보 메모리(102)에 데이터 일련번호에 따라 저장한다. 그리고 데이터 정렬부(130)는 비순차적으로 데이터 메모리(101)에 저장된 데이터들을 패킷 데이터에 부여된 데이터 일련번호 순서대로 정렬하여 상위 계층 인터페이스(10)로 전달한다(306).
한편, 전술한 바와 같은 본 발명의 방법은 컴퓨터 프로그램으로 작성이 가능하다. 그리고 상기 프로그램을 구성하는 코드 및 코드 세그먼트는 당해 분야의 컴퓨터 프로그래머에 의하여 용이하게 추론될 수 있다. 또한, 상기 작성된 프로그램은 컴퓨터가 읽을 수 있는 기록매체(정보저장매체)에 저장되고, 컴퓨터에 의하여 판독되고 실행됨으로써 본 발명의 방법을 구현한다. 그리고 상기 기록매체는 컴퓨터가 판독할 수 있는 모든 형태의 기록매체를 포함한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
도 1 은 본 발명에 따른 고속의 데이터 처리를 위한 매체 접근 제어 장치의 일실시예 구성도,
도 2 는 본 발명에 따른 도 1의 데이터 정렬부에서의 데이터 정렬 과정에 대한 일실시예 설명도,
도 3 은 본 발명에 따른 고속의 데이터 처리를 위한 매체 접근 제어 방법에 대한 일실시예 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명
100: 매체 접근 제어 장치 110: 패킷 수신처리부
120: 데이터 다중처리부 130: 데이터 정렬부
101: 데이터 메모리 102: 데이터 정보 메모리
Claims (11)
- 데이터 고속 수신처리를 위한 매체 접근 제어 장치에 있어서,물리 계층 장치로부터 전달받은 패킷 데이터를 수신처리하여 데이터 및 상기 데이터의 데이터 정보를 추출하기 위한 패킷 수신처리 수단;상기 추출된 데이터를 전달받은 순서대로 다중화하여 제1 메모리에 저장하기 위한 데이터 다중처리 수단; 및상기 데이터가 저장된 데이터 메모리 주소와 상기 추출된 데이터 정보를 이용해 상기 저장된 데이터를 일련번호 순서대로 정렬하여 상위 계층 인터페이스로 전송하기 위한 데이터 정렬 수단을 포함하는 데이터 고속 수신처리를 위한 매체 접근 제어 장치.
- 제 1 항에 있어서,상기 데이터 정렬 수단은,상기 데이터가 저장된 데이터 메모리 주소와 상기 추출된 데이터 정보를 매칭시켜 데이터 일련번호 순서대로 제2 메모리에 저장하고, 상기 제2 메모리에 저장된 일련번호 순서에 해당하는 상기 제1 메모리의 데이터 메모리 주소로부터 데이터를 읽어와서 정렬하는 것을 특징으로 하는 데이터 고속 수신처리를 위한 매체 접근 제어 장치.
- 제 2 항에 있어서,상기 데이터 정렬 수단은,상기 데이터 정보를 디스크립터를 이용하여 상기 제2 메모리에 저장하는 것을 특징으로 하는 데이터 고속 수신처리를 위한 매체 접근 제어 장치.
- 제 2 항에 있어서,상기 패킷 수신처리 수단은,다중 안테나를 통해 서로 독립적으로 수신된 다중 안테나별 패킷 데이터를 상기 물리 계층 장치로부터 전달받아 수신처리하는 것을 특징으로 하는 데이터 고속 수신처리를 위한 매체 접근 제어 장치.
- 제 4 항에 있어서,상기 패킷 수신처리 수단은,상기 물리 계층 장치로부터 전달된 다중 안테나별 패킷 데이터를 수신하여 매체 접근 제어용 처리 단위로 분할하기 위한 패킷 수신 수단;상기 분할된 패킷 데이터의 오류를 검사하기 위한 오류 검사 수단; 및상기 오류 검사가 완료된 패킷 데이터의 헤더를 해석하여 다중 안테나별 데이터 및 상기 다중 안테나별 데이터에 대한 데이터 정보를 추출하기 위한 패킷 해석 수단을 포함하는 데이터 고속 수신처리를 위한 매체 접근 제어 장치.
- 제 5 항에 있어서,상기 패킷 수신 수단은,수신 메모리를 구비하되, 상기 물리 계층 장치로부터 전달된 다중 안테나별 데이터를 상기 구비된 수신 메모리를 이용하여 버퍼링하는 것을 특징으로 하는 데이터 고속 수신처리를 위한 매체 접근 제어 장치.
- 데이터 고속 수신처리를 위한 매체 접근 제어 방법에 있어서,물리 계층 장치로부터 전달받은 패킷 데이터를 수신처리하여 데이터 및 상기 데이터의 데이터 정보를 추출하는 패킷 수신처리 단계;상기 추출된 데이터를 전달받은 순서대로 다중화하여 제1 메모리에 저장하는 데이터 다중처리 단계; 및상기 데이터가 저장된 데이터 메모리 주소와 상기 추출된 데이터 정보를 이용해 상기 저장된 데이터를 일련번호 순서대로 정렬하여 상위 계층 인터페이스로 전송하는 데이터 정렬 단계를 포함하는 데이터 고속 수신처리를 위한 매체 접근 제어 방법.
- 제 7 항에 있어서,상기 데이터 정렬 단계는,상기 데이터가 저장된 데이터 메모리 주소와 상기 추출된 데이터 정보를 매칭시켜 데이터 일련번호 순서대로 제2 메모리에 저장하고, 상기 제2 메모리에 저장된 일련번호 순서에 해당하는 상기 제1 메모리의 데이터 메모리 주소로부터 데이터를 읽어와서 정렬하는 것을 특징으로 하는 데이터 고속 수신처리를 위한 매체 접근 제어 방법.
- 제 8 항에 있어서,상기 데이터 정렬 단계는,상기 데이터 정보를 디스크립터를 이용하여 상기 제2 메모리에 저장하는 것을 특징으로 하는 데이터 고속 수신처리를 위한 매체 접근 제어 방법.
- 제 8 항에 있어서,상기 패킷 수신처리 단계는,다중 안테나를 통해 서로 독립적으로 수신된 다중 안테나별 패킷 데이터를 상기 물리 계층 장치로부터 전달받아 수신처리하는 것을 특징으로 하는 데이터 고속 수신처리를 위한 매체 접근 제어 방법.
- 제 10 항에 있어서,상기 패킷 수신처리 단계는,상기 물리 계층 장치로부터 전달된 다중 안테나별 패킷 데이터를 수신하여 매체 접근 제어용 처리 단위로 분할하는 패킷 수신 단계;상기 분할된 패킷 데이터의 오류를 검사하는 오류 검사 단계; 및상기 오류 검사가 완료된 패킷 데이터의 헤더를 해석하여 다중 안테나별 데이터 및 상기 다중 안테나별 데이터에 대한 데이터 정보를 추출하는 단계를 포함하는 데이터 고속 수신처리를 위한 매체 접근 제어 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070131834A KR100917861B1 (ko) | 2007-12-15 | 2007-12-15 | 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그방법 |
| US12/128,152 US20090154382A1 (en) | 2007-12-15 | 2008-05-28 | Medium access control device for processing data at high speed and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070131834A KR100917861B1 (ko) | 2007-12-15 | 2007-12-15 | 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090064249A KR20090064249A (ko) | 2009-06-18 |
| KR100917861B1 true KR100917861B1 (ko) | 2009-09-18 |
Family
ID=40753107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070131834A KR100917861B1 (ko) | 2007-12-15 | 2007-12-15 | 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090154382A1 (ko) |
| KR (1) | KR100917861B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI465075B (zh) * | 2009-03-23 | 2014-12-11 | Mediatek Inc | 封包處理之裝置與系統 |
| US9392469B2 (en) * | 2011-06-03 | 2016-07-12 | Qualcomm Incorporated | Systems and methods for receiver based clear channel assessment |
| KR101854377B1 (ko) | 2016-11-10 | 2018-05-03 | 고려대학교 산학협력단 | 고속 패킷 처리 시스템 및 그 제어방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030031317A (ko) * | 2001-10-13 | 2003-04-21 | 엘지전자 주식회사 | 통신 시스템에서 패킷 데이터 송수신 방법 |
| KR20040054110A (ko) * | 2002-12-17 | 2004-06-25 | 한국전자통신연구원 | 튜플 공간 검색 기반의 ｉｐ 패킷 분류장치 및 분류방법 |
| KR20060057823A (ko) * | 2004-11-24 | 2006-05-29 | 학교법인 서강대학교 | 고속 멀티미디어 스트리밍을 위한 ｍａｃ 제어장치 및 방법 |
| KR20070050579A (ko) * | 2005-11-11 | 2007-05-16 | 한국전자통신연구원 | 휴대 인터넷 시스템의 기지국에서 순방향 패킷 스케쥴링장치 및 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7583649B1 (en) * | 2005-08-12 | 2009-09-01 | Marvell International Ltd. | Rate adaptation |
| US7573884B2 (en) * | 2006-03-06 | 2009-08-11 | Texas Instruments Incorporated | Cable modem downstream channel bonding re-sequencing mechanism |
| EP1863211B1 (en) * | 2006-05-29 | 2013-10-16 | Samsung Electronics Co., Ltd. | Retransmission apparatus and method in wireless relay communication system |
-
2007
- 2007-12-15 KR KR1020070131834A patent/KR100917861B1/ko not_active IP Right Cessation
-
2008
- 2008-05-28 US US12/128,152 patent/US20090154382A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030031317A (ko) * | 2001-10-13 | 2003-04-21 | 엘지전자 주식회사 | 통신 시스템에서 패킷 데이터 송수신 방법 |
| KR20040054110A (ko) * | 2002-12-17 | 2004-06-25 | 한국전자통신연구원 | 튜플 공간 검색 기반의 ｉｐ 패킷 분류장치 및 분류방법 |
| KR20060057823A (ko) * | 2004-11-24 | 2006-05-29 | 학교법인 서강대학교 | 고속 멀티미디어 스트리밍을 위한 ｍａｃ 제어장치 및 방법 |
| KR20070050579A (ko) * | 2005-11-11 | 2007-05-16 | 한국전자통신연구원 | 휴대 인터넷 시스템의 기지국에서 순방향 패킷 스케쥴링장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090154382A1 (en) | 2009-06-18 |
| KR20090064249A (ko) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100473066C (zh) | 简化的硬件网络适配器和通信方法 | |
| US8850085B2 (en) | Bandwidth aware request throttling | |
| CN101162932A (zh) | 设定mimo无线通信系统的方法以及计算机 | |
| US6886062B2 (en) | Method and apparatus for improving time constraints and extending limited length cables in a multiple-speed bus | |
| KR100917861B1 (ko) | 데이터 고속 수신처리를 위한 매체 접근 제어 장치 및 그방법 | |
| CN106656425A (zh) | 光纤通道中固定帧长度的一种高效差错重传与存取机制 | |
| CN114090495A (zh) | 数据处理的方法、网卡和服务器 | |
| CN115481048A (zh) | 一种内存系统及芯片 | |
| US8671230B2 (en) | Data transfer device and data transfer method | |
| JP5161120B2 (ja) | データ・パケット・フレームを受信するための方法、モジュールおよび装置 | |
| US20130070779A1 (en) | Interleaving Data Packets In A Packet-Based Communication System | |
| US8976651B2 (en) | Load balance control unit, load balance control method and storage medium | |
| US7113518B2 (en) | Processor with reduced memory requirements for high-speed routing and switching of packets | |
| US9338219B2 (en) | Direct push operations and gather operations | |
| CN113726693B (zh) | 一种fpga片间低速并行异步通信方法及通信系统 | |
| US20110200059A1 (en) | BIT Inversion For Communication Interface | |
| CN114385352A (zh) | 卫星通信系统及其数据缓存方法、计算机可读存储介质 | |
| US7406546B1 (en) | Long-distance synchronous bus | |
| WO2003079612A1 (en) | Method and apparatus for direct data placement over tcp/ip | |
| KR20140125311A (ko) | 멀티 코어를 가진 네트워크 인터페이스 카드를 이용한 트래픽 처리 장치 및 방법 | |
| CN109614359B (zh) | 一种基于axi总线的数据发送方法、装置和存储介质 | |
| US9582438B2 (en) | Method and apparatus for identifying cause of interrupt | |
| US7051259B1 (en) | Methods and apparatus for communicating time and latency sensitive information | |
| US11269797B2 (en) | Method and system for controlling data response with aid of attribute of transaction identifier | |
| Chiola et al. | Porting MPICH ADI on GAMMA with flow control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |