CN104538301A - 一种制造整流芯片的方法及整流芯片 - Google Patents
一种制造整流芯片的方法及整流芯片 Download PDFInfo
- Publication number
- CN104538301A CN104538301A CN201510030332.9A CN201510030332A CN104538301A CN 104538301 A CN104538301 A CN 104538301A CN 201510030332 A CN201510030332 A CN 201510030332A CN 104538301 A CN104538301 A CN 104538301A
- Authority
- CN
- China
- Prior art keywords
- substrate
- wafer
- doping
- phosphorus atoms
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 125000004437 phosphorous atom Chemical group 0.000 claims abstract description 39
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000000227 grinding Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种制造整流芯片的方法及整流芯片，所述方法包括，通过分两个阶段将磷原子掺入衬底，以使磷原子的第二掺杂浓度为1018cm-3-1020cm-3，以提高衬底的导电率，通过对晶圆进行研磨，使所述晶圆的厚度为190um-195um，以降低芯片的导电电阻；在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，使所述衬底中硼原子的掺杂浓度大于或等于1020cm-3，进一步提高衬底的导电率，通过向衬底掺入磷原子和硼原子，形成高浓度的衬底，并形成包含P+-N-N--N+结构的晶圆，有效提高整流芯片的电导率以及降低正向压降。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种制造整流芯片的方法及整流芯片。
背景技术
在电子设备中，经常需要针对小电流由交流到直流的变换，即整流，其目的在于为该电子设备工作时提供稳定的直流电源。一般实现整流途径有两个：一是利用分立器件在PCB板上组成整流电路实现整流变换，这种方式电路复杂，不利于器件的微型化；二是使用集成化的具有整流功能的器件直接实现整流变换，这种器件的微型化依赖于器件封装过程中芯片在空间上的排列密度以及器件内的整流芯片在微空间上的精确定位。随着对小功率的设备的微型化要求的逐步提高，电子产品功率越来越大、体积越来越小，对整流器件的体积要求越来越小，由于整流器件在工作电流没有降低，且功耗增大，由于电子产品的体积变小，散热较困难，导致设备的使用寿命缩短。
现有技术中，一般通过加大芯片的尺寸以降低整流器件的正向压降，来降低工作时的功耗，但是，在同等功耗条件下，需要加大芯片的尺寸，无法满足电子元器件密集化、小型化方向发展，并且体积大，集成度低，便携性不够。
发明内容
本发明提供一种制造整流芯片的方法及整流芯片，能够解决现有技术中无法在同等尺寸条件下，降低芯片工作的功耗，且集成度低，体积大的问题。
本发明第一方面提供一种制造整流芯片的方法，其特征在于，包括：
在第一预设温度、第一预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第一掺杂浓度为1013cm-3-1018cm-3；
在第二预设温度、第二预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第二掺杂浓度为1018cm-3-1020cm-3；
通过研磨方式，对所述晶圆进行减薄，以使所述晶圆的厚度为190um-195um；
在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，以使所述衬底中硼原子的掺杂浓度大于或等于1020cm-3；
通过向所述衬底掺入磷原子和硼原子，以形成包含P+-N-N--N+结构的晶圆；
将所述晶圆加工为芯片，并将所述芯片封装为整流芯片。
结合第一方面，本发明第一方面的第一种实现方式中，所述第一预设温度的数值范围为1100℃-1150℃，所述第一掺杂时间为6h-8h；
所述第二预设温度的数值范围为1100℃-1150℃，所述第二掺杂时间为6h-8h。
结合第一方面及第一种实现方式，本发明第一方面的第二种实现方式中，所述第三预设温度的数值范围为1250℃-1280℃，所述第三掺杂时间为12h-16h。
结合第一方面及第二种实现方式，本发明第一方面的第三种实现方式中，所述整流芯片的正向压降为0.8V-0.9V。
结合第一方面及第一至第三种实现方式，本发明第一方面的第四种实现方式中，所述衬底的电导率为0.0115S.m-1。
结合第一方面及第一至第三种实现方式，本发明第一方面的第五种实现方式中，所述对所述晶圆进行研磨后，所述晶圆的电导率为0.23S.m-1。
本发明第二方面提供一种整流芯片，包括：
衬底；
所述衬底包括P型掺杂区、衬底N型区、第一N型掺杂区及第二N型掺杂区；
所述第一N型掺杂区中磷原子的第一掺杂浓度为1013cm-3-1018cm-3；
所述第二N型掺杂区中磷原子的第二掺杂浓度为1018cm-3-1020cm-3；
所述整流芯片的厚度为190um-195um；
所述整流芯片为P+-N-N--N+结构。
所述P型掺杂区中硼原子的掺杂浓度大于或等于1020cm-3。
结合第二方面，本发明第二方面的第一种实现方式中，所述整流芯片的正向压降为0.8V-0.9V。
结合第二方面及第一种实现方式，本发明第二方面的第二种实现方式中，所述衬底的电导率在0.0115S.m-1。
结合第二方面及第一种实现方式，本发明第二方面的第三种实现方式中，所述整流芯片的电导率为0.23S.m-1。
从以上技术方案中，本发明中，通过分两个阶段将磷原子掺入衬底，以使磷原子的第二掺杂浓度为1018cm-3-1020cm-3，以提高衬底的导电率，通过对晶圆进行研磨，使所述晶圆的厚度为190um-195um，以降低芯片的导电电阻；在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，使所述衬底中硼原子的掺杂浓度大于或等于1020cm-3，进一步提高衬底的导电率，通过向衬底掺入磷原子和硼原子，形成高浓度的衬底，并形成包含P+-N-N--N+结构的晶圆，有效提高整流芯片的电导率以及降低正向压降。
附图说明
图1为本实施例中一种制造整流芯片的方法一实施例示意图；
图2为本发明实施例中制造整流芯片的原料-衬底结构；
图3为本发明实施例中形成低浓度N型掺杂区后的结构示意图；
图4为本发明实施例中形成高浓度N型掺杂区后的结构示意图；
图5为本发明实施例中对衬底进行研磨后的结构示意图；
图6为本发明实施例中形成P型掺杂区后的结构示意图；
图7为本发明实施例中一种整流芯片一结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤，具体，本文中均不作限定，可以根据实际的需要选择其中的部分或全部步骤来实现本发明实施例方案的目的。
本发明实施例提供了一种制造整流芯片的方法及整流芯片，用于半导体晶圆制造领域，能够解决现有技术中，无法在同等尺寸条件下，降低芯片工作的功耗，且集成度低，体积大的问题。以下进行详细说明。
请参照图1，一种制造整流芯片的方法，包括：
101、在第一预设温度、第一预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底；
通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第一掺杂浓度为1013cm-3-1018cm-3，形成低浓度的N型掺杂区，如图2-3；
需要说明的是，也可以使用离子注入法进行掺杂，并且也不仅限于本文中所公开的掺入磷原子，也可以掺入其它与磷原子特性相似的N型原子(如五价元素，砷、锑或铋等)，具体只要可以形成N型掺杂区，提高导电性即可，具体本文中均不作限定。
102、在第二预设温度、第二预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底；
通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第二掺杂浓度为1018cm-3-1020cm-3，形成高浓度N型掺杂区，如图4。
需要说明的是，两次掺入磷原子的条件可以相同，也可以不同，具体根据实际生产需要。
103、通过研磨方式，对所述晶圆进行减薄，以使所述晶圆的厚度为190um-195um，如图5；
104、在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底；
通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，以使所述衬底中硼原子的掺杂浓度大于或等于1020cm-3，形成P型掺杂区，如图6，由于温度越高，载流子浓度越高，则半导体的导电能力越高。
需要说明的是，也可以掺入其它与磷原子特性相似的P型原子(如三价元素，镓)，具体只要可以形成P型掺杂区，提高导电性即可，具体本文中均不作限定。
105、通过向所述衬底掺入磷原子和硼原子，以形成包含P+-N-N--N+结构的晶圆；
106、将所述晶圆加工为芯片，并将所述芯片封装为整流芯片。
本发明实施例中，通过分两个阶段将磷原子掺入衬底，以使磷原子的第二掺杂浓度为1018cm-3-1020cm-3，以提高衬底的导电率，通过对晶圆进行研磨，使所述晶圆的厚度为190um-195um，以降低芯片的导电电阻；在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，使所述衬底中硼原子的掺杂浓度大于或等于1020cm-3，进一步提高衬底的导电率，通过向衬底掺入磷原子和硼原子，形成高浓度的衬底，并形成包含P+-N-N--N+结构的晶圆，有效提高整流芯片的电导率以及降低正向压降。
可选的，在上述图1所对应的实施例的基础上，本发明实施例的第一个可选实施例中，所述第一预设温度的数值范围为1100℃-1150℃，所述第一掺杂时间为6h-8h；
所述第二预设温度的数值范围为1100℃-1150℃，所述第二掺杂时间为6h-8h。
可选的，在上述图1所对应的实施例、第一个可选实施例的基础上，本发明实施例的第二个可选实施例中，所述第三预设温度的数值范围为1250℃-1280℃，所述第三掺杂时间为12h-16h。
可选的，在上述图1所对应的实施例、第二个可选实施例的基础上，本发明实施例的第三个可选实施例中，所述整流芯片的正向压降为0.8V-0.9V。
可选的，在上述图1所对应的实施例、第一至第三个可选实施例的基础上，本发明实施例的第四个可选实施例中，所述衬底的电导率为0.0115S.m-1。
可选的，在上述图1所对应的实施例、第一至第三个可选实施例的基础上，本发明实施例的第五个可选实施例中，所述对所述晶圆进行研磨后，所述晶圆的电导率为0.23S.m-1。
上面对本发明实施例中一种制造整流芯片的方法进行了详细说明，下面对本发明实施例中一种整流芯片进行描述，请参阅图7，本发明实施例包括：
衬底1；
所述衬底包括P型掺杂区1-1、衬底N型区1-2、第一N型掺杂区1-3及第二N型掺杂区1-4；
所述第一N型掺杂区1-3中磷原子的第一掺杂浓度为1013cm-3-1018cm-3；
所述第二N型掺杂区1-4中磷原子的第二掺杂浓度为1018cm-3-1020cm-3；
所述整流芯片的厚度为190um-195um；
所述整流芯片为P+-N-N--N+结构。
所述P型掺杂区1-1中硼原子的掺杂浓度大于或等于1020cm-3。
本发明实施例中，在第一N型掺杂区1-3中磷原子的第一掺杂浓度为1013cm-3-1018cm-3，第二N型掺杂区1-4中磷原子的第二掺杂浓度为1018cm-3-1020cm-3，有效提高掺杂浓度及电导率，整流芯片的厚度为190um-195um，减小导电电阻，有效减少功耗，同时，P型掺杂区1-1中硼原子的掺杂浓度大于或等于1020cm-3，通过提高衬底中硼原子与磷原子各自的浓度，形成高浓度的衬底，以形成包含P+-N-N--N+结构的晶圆，有效提高整流芯片的电导率以及降低正向压降。
可选的，在上述图2所对应的实施例的基础上，本发明实施例的第一个可选实施例中，所述整流芯片的正向压降为0.8V-0.9V。
可选的，在上述图2所对应的实施例、第一个可选实施例的基础上，本发明实施例的第二个可选实施例中，所述衬底的电导率在0.0115S.m-1。
可选的，在上述图2所对应的实施例、第一个可选实施例的基础上，本发明实施例的第三个可选实施例中，所述整流芯片的电导率为0.23S.m-1。
以上对本发明所提供的一种制造整流芯片的方法及整流芯片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种制造整流芯片的方法，其特征在于，包括：
在第一预设温度、第一预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第一掺杂浓度为1013cm-3-1018cm-3；
在第二预设温度、第二预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第二掺杂浓度为1018cm-3-1020cm-3；
通过研磨方式，对所述晶圆进行减薄，以使所述晶圆的厚度为190um-195um；
在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，以使所述衬底中硼原子的掺杂浓度大于或等于1020cm-3；
通过向所述衬底掺入磷原子和硼原子，以形成包含P+-N-N--N+结构的晶圆；
将所述晶圆加工为芯片，并将所述芯片封装为整流芯片。
2.根据权利要求1所述的方法，其特征在于，所述第一预设温度的数值范围为1100℃-1150℃，所述第一掺杂时间为6h-8h；
所述第二预设温度的数值范围为1100℃-1150℃，所述第二掺杂时间为6h-8h。
3.根据权利要求2所述的方法，其特征在于，所述第三预设温度的数值范围为1250℃-1280℃，所述第三掺杂时间为12h-16h。
4.根据权利要求3所述的方法，其特征在于，所述整流芯片的正向压降为0.8V-0.9V。
5.根据权利要求1至4任一所述的方法，其特征在于，所述衬底的电导率为0.0115S.m-1。
6.根据权利要求1至4任一所述的方法，其特征在于，所述对所述晶圆进行研磨后，所述晶圆的电导率为0.23S.m-1。
7.一种整流芯片，其特征在于，包括：
衬底；
所述衬底包括P型掺杂区、衬底N型区、第一N型掺杂区及第二N型掺杂区；
所述第一N型掺杂区中磷原子的第一掺杂浓度为1013cm-3-1018cm-3；
所述第二N型掺杂区中磷原子的第二掺杂浓度为1018cm-3-1020cm-3；
所述整流芯片的厚度为190um-195um；
所述整流芯片为P+-N-N--N+结构；
所述P型掺杂区中硼原子的掺杂浓度大于或等于1020cm-3。
8.根据权利要求7所述的整流芯片，其特征在于，所述整流芯片的正向压降为0.8V-0.9V。
9.根据权利要求7或8所述的整流芯片，其特征在于，所述衬底的电导率在0.0115S.m-1。
10.根据权利要求7或8所述的整流芯片，其特征在于，所述整流芯片的电导率为0.23S.m-1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510030332.9A CN104538301A (zh) | 2015-01-21 | 2015-01-21 | 一种制造整流芯片的方法及整流芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510030332.9A CN104538301A (zh) | 2015-01-21 | 2015-01-21 | 一种制造整流芯片的方法及整流芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104538301A true CN104538301A (zh) | 2015-04-22 |
Family
ID=52853808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510030332.9A Pending CN104538301A (zh) | 2015-01-21 | 2015-01-21 | 一种制造整流芯片的方法及整流芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538301A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111916347A (zh) * | 2020-08-13 | 2020-11-10 | 中国电子科技集团公司第四十四研究所 | 一种用于soi片的磷扩散掺杂方法 |
| CN118380476A (zh) * | 2024-06-21 | 2024-07-23 | 杭州赛晶电子有限公司 | 内并联p+nn-n+型pn结的硅二极管、芯片及制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011139061A (ja) * | 2009-12-22 | 2011-07-14 | Abb Technology Ag | 新しいガード・リング終端デザインを備えた電力半導体デバイス及びそれを製造するための方法 |
| CN102820225A (zh) * | 2012-08-10 | 2012-12-12 | 清华大学 | 具有扩散缓冲层的高压快速软恢复二极管的制造方法 |
| CN102832121A (zh) * | 2011-06-17 | 2012-12-19 | 中国科学院微电子研究所 | 快恢复二极管制造方法 |
| US20130244411A1 (en) * | 2010-06-04 | 2013-09-19 | Texas Instruments Incorporated | Diodes with a dog bone or cap-shaped junction profile to enhance esd performance, and other substructures, integrated circuits and processes of manufacture and testing |
-
2015
- 2015-01-21 CN CN201510030332.9A patent/CN104538301A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011139061A (ja) * | 2009-12-22 | 2011-07-14 | Abb Technology Ag | 新しいガード・リング終端デザインを備えた電力半導体デバイス及びそれを製造するための方法 |
| US20130244411A1 (en) * | 2010-06-04 | 2013-09-19 | Texas Instruments Incorporated | Diodes with a dog bone or cap-shaped junction profile to enhance esd performance, and other substructures, integrated circuits and processes of manufacture and testing |
| CN102832121A (zh) * | 2011-06-17 | 2012-12-19 | 中国科学院微电子研究所 | 快恢复二极管制造方法 |
| CN102820225A (zh) * | 2012-08-10 | 2012-12-12 | 清华大学 | 具有扩散缓冲层的高压快速软恢复二极管的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111916347A (zh) * | 2020-08-13 | 2020-11-10 | 中国电子科技集团公司第四十四研究所 | 一种用于soi片的磷扩散掺杂方法 |
| CN118380476A (zh) * | 2024-06-21 | 2024-07-23 | 杭州赛晶电子有限公司 | 内并联p+nn-n+型pn结的硅二极管、芯片及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200047325A (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| US10770340B2 (en) | Isolation structure and manufacturing method thereof for high-voltage device in a high-voltage BCD process | |
| CN102543722A (zh) | 一种高电压瞬态电压抑制器芯片及生产工艺 | |
| CN105981145B (zh) | 具有扩散势垒区的晶体管 | |
| JP2013164808A (ja) | 基準電圧発生装置 | |
| CN104538301A (zh) | 一种制造整流芯片的方法及整流芯片 | |
| CN103035746A (zh) | 一种恒流二极管及其制造方法 | |
| CN104617157A (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| CN104617158A (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| CN105226091A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN103311278A (zh) | 快恢复二极管及制作该二极管的方法 | |
| CN103441074A (zh) | 一种制造集成有二极管的igbt器件的方法 | |
| CN103681842A (zh) | 一种vdmos管以及vdmos管的制造方法 | |
| CN102437199B (zh) | 台面型单向负阻二极管芯片及其制造方法 | |
| CN103311314B (zh) | 快恢复二极管及制作该二极管的方法 | |
| CN104616988A (zh) | 一种具有超深沟槽的瞬态电压抑制器结构的制造方法 | |
| CN204696123U (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| US9748221B2 (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| CN114374196A (zh) | 静电防护钳位电路、接口模块及电子设备 | |
| CN104616987A (zh) | 一种具有超深沟槽的瞬态电压抑制器结构的制造方法 | |
| CN202917496U (zh) | 机车用晶闸管 | |
| CN103730439B (zh) | Ic电源芯片 | |
| CN102842650A (zh) | N型太阳能电池板的制作方法以及n型太阳能电池板 | |
| CN203774290U (zh) | Ic电源芯片 | |
| CN203631565U (zh) | 恒流二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150422 |
|
| RJ01 | Rejection of invention patent application after publication |