CN104516610A - 单层多点电容屏及制造方法 - Google Patents

Abstract

本发明提供一种单层多点电容屏及制造方法，该单层多点电容屏包括：多个第一电极、多个第二电极、多个与第一电极连接的第一引线、多个和第二电极连接的第二引线以及多根跳线导线；位于最外侧的一例第二电极的第二引线分别与对应的跳线导线的末端电性连接，其他的第二引线与所述跳线导线相交，且相交的部分覆设有绝缘层；绝缘层上设有穿孔，穿孔正对所述其他的第二引线的末端，所述其他的第二引线通过所述穿孔与对应的所述跳线导线电性连接。本发明中，将多个第二引线连接到对应的跳线导线，通过跳线导线连接到驱动芯片，实现了与FPC直接连接的导线数量减小，从而可以减小绑定区，以便进一步减小FPC面积，这样即节省了空间，同时又降低了成本。

Description

单层多点电容屏及制造方法

技术领域

本发明涉及电子技术，尤其涉及一种单层多点电容屏及制造方法。

背景技术

触摸屏是可接受触摸等输入信息的感应式装置。在用户接触屏幕上的图形按钮时，触摸屏幕上的触觉反馈系统可以根据预先的设定的程序驱动各种连接装置，以取代机械式的按钮面板，并借由液晶显示画面制造出生动的影音效果。目前，触摸屏已经被越来越多的应用于各种电子设备，像手机、平板电脑等。

现有技术中，一种触摸屏，即单层多点电容屏的布线结构包括：驱动芯片、柔性电路板(Flexible Printed Circuit board，简称FPC)、多个第一电极、多个第二电极，每个第一电极、第二电极都分别需要单独的一根引线引出，再绑定到驱动芯片，导致绑定区很长，从而导致FPC面积很大，占空间多，成本高。

发明内容

本发明提供一种单层多点电容屏及制造方法，用于解决现有的单层多点电容屏绑定区很长，导致FPC面积很大，占空间多，成本高的问题。

本发明第一方面提供一种单层多点电容屏，包括：

多个第一电极、多个第二电极、多个与第一电极连接的第一引线、多个和第二电极连接的第二引线以及多根跳线导线，所述跳线导线与驱动芯片连接；

所述第一电极的数量和所述第一引线的数量相同，所述第二电极的数量与第二引线的数量相同；

所述多个第二电极分N列排列，每列包括M个所述第二电极；

位于最外侧的一列第二电极的第二引线分别与对应的所述跳线导线的末端电性连接，其他的第二引线与所述跳线导线相交，且相交的部分覆设有绝缘层；

所述绝缘层上设有穿孔，所述穿孔正对所述其他的第二引线的末端，所述其他的第二引线通过所述穿孔与对应的所述跳线导线电性连接；

其中，所述跳线导线的数量与每列所述M个第二电极对应的M根第二引线中与跳线导线电性连接的第二引线的数量相同。

本发明第二方面提供一种单层多点电容屏的制造方法，包括：

在压印胶上压印形成沟槽，并在所述沟槽中填充导电材料，形成多个第一电极、多个第二电极、多个与第一电极连接的第一引线、多个和第二电极连接的第二引线；

在所述第一引线和第二引线上需要与跳线导线相交的位置覆设绝缘层；

在所述绝缘层上所述第二引线需要与跳线导线相交的位置设置穿孔；

在所述压印胶上设置跳线导线，其中，将位于最外侧的一列第二电极的第二引线分别与对应的所述跳线导线的末端电性连接，其他的第二引线与所述跳线导线相交；

其中，所述第一电极的数量和所述第一引线的数量相同，所述第二电极的数量与第二引线的数量相同；

所述多个第二电极分N列排列，每列包括M个所述第二电极；

所述跳线导线的数量与每列所述M个第二电极对应的M根第二引线中与跳线导线电性连接的第二引线的数量相同。

本发明提供的单层多点电容屏及制造方法，将多个第二引线中连接到对应的跳线导线，通过跳线导线连接到FPC，实现了与FPC直接连接的导线数量减小，从而可以减小绑定区，以便进一步减小FPC面积，这样即节省了空间，同时又降低了成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的单层多点电容屏一实施例的结构示意图；

图2为图1中引线与跳线导线相交部分的结构示意图；

图3为图2中虚线内的局部放大结构示意图；

图4为本发明提供的单层多点电容屏另一实施例的结构示意图；

图5为本发明提供的单层多点电容屏另一实施例的结构示意图；

图6为本发明提供的单层多点电容屏另一实施例的结构示意图；

图7为本发明提供的单层多点电容屏另一实施例的结构示意图；

图8为本发明提供的单层多点电容屏另一实施例的网格示意图；

图9为本发明提供的单层多点电容屏另一实施例的网格示意图；

图10为本发明提供的单层多点电容屏另一实施例的网格示意图；

图11为本发明提供的单层多点电容屏另一实施例的沟槽示意图；

图12为本发明提供的单层多点电容屏另一实施例的网格示意图；

图13为本发明提供的单层多点电容屏另一实施例的网格示意图；

图14为本发明提供的单层多点电容屏另一实施例的网格示意图；

图15为本发明提供的单层多点电容屏制造方法一实施例的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明提供的单层多点电容屏一实施例的结构示意图，图2为图1中引线与跳线导线相交部分的结构示意图，图3为图2中虚线内的局部放大结构示意图。

如图1所示，该单层多点电容屏包括：多个第一电极1、多个第二电极2、多个与第一电极1连接的第一引线3、多个和第二电极连接的第二引线4以及多根跳线导线5。

第一电极1的数量与第一引线3的数量相同，第二电极2的数量与第二引线4的数量相同。

其中，第一电极1和第二电极2按列间隔排布。上述多个第二电极2分N列排列，每列包括M个第二电极2。

参照图1、图2、图3，位于最外侧的一列第二电极2的第二引线4分别与对应的跳线导线5的末端电性连接，其他的第二引线4与跳线导线5相交，且相交的部分覆设有绝缘层7。

具体地，绝缘层7上设有穿孔6，穿孔6正对上述其他的第二引线4，这样，上述其他的第二引线4通过穿孔6与对应的跳线导线5电性连接。

可选地，该穿孔6的边长大于或等于0.1毫米(mm)。

其中，跳线导线5的数量与每列M个第二电极2对应的M根第二引线4中与跳线导线电性连接的第二引线4的数量相同。

具体实现过程中，第二引线可以全部与跳线导线电性连接，也可以只是其中的部分与跳线导线电性连接。跳线导线5的数量是小于或等于M的，如果多个第二引线4中的部分分别与对应的跳线导线5电性连接，那么跳线导线5的数量小于M，例如每列有4个第二电极的第二引线4与跳线导线5电性连接，则一共包括4根跳线导线5。如果多个第二引线4中的全部分别与对应的跳线导线5电性连接，则跳线导线5的数量等于M。

需要说明的是，绝缘层7为图1、图2中示出的整个方框，即方框包含的部分全部覆设有绝缘层7。这样可以避免第二引线4与不需要电性连接的跳线导线5电性连接，而导致短路。也就是说，各第二引线4只与对应的跳线导线5电性连接，与其它跳线导线5相交的部分一定要通过绝缘层7进行隔离。具体制造过程中，可以在覆设绝缘层7之后，采用丝网印刷等方式设置跳线导线5，使跳线导线5与对应的引线相连接。跳线导线5可以为氧化铟锡(Indium Tim Oxides，简称ITO)、导电银浆、钼铝合金等导电材料，其可以为透明材质，也可以为不透明材质。

上述绝缘层7可以使绝缘树脂等有机材料，也可以是二氧化硅等无机物。

图1中的示例仅示出了多个第二引线4全部与对应的跳线导线5电性连接的实施例，多个第二引线4中的部分与对应的跳线导线5电性连接的实施例会在下文中示出。

本实施例中，通过将多个第二引线电性连接到对应的跳线导线，通过跳线导线连接到FPC，由于跳线导线的数量远小于第二引线的数量，实现了与FPC直接连接的导线数量减小，从而可以减小绑定区，以便进一步减小FPC面积，这样即节省了空间，同时又降低了成本。

在上述实施例的基础上，第一引线3与跳线导线5相交的部分也覆设有绝缘层，以避免发生短路。

为了降低跳线导线5的断线风险，绝缘层7的厚度一般设为大于或等于0.1微米(um)且小于或等于30微米。更为优选地，绝缘层7的厚度可以设为大于或等于2微米且小于或等于20微米。

图4为本发明提供的单层多点电容屏另一实施例的结构示意图，上述绝缘层7可以有多种覆盖方式，可以是如图1所示的方式，即绝缘层7包括多个子绝缘层，图1中每个小方框为1个子绝缘层，各子绝缘层分别覆设在第二引线4与跳线导线5相交的多个位置。或者，如图4所示，绝缘层7为一整块绝缘层，该一整块绝缘层覆盖所有第二引线4与跳线导线5相交的部分。

图5为本发明提供的单层多点电容屏另一实施例的结构示意图，图1所示的实施例中，多个第二引线4中的全部分别与对应的跳线导线5电性连接。参照图5，该实施例中，多个第二引线4中的部分分别与对应的跳线导线5电性连接。其中，不与跳线导线5连接的第二引线4可以按照现有技术直接与FPC连接。

图6为本发明提供的单层多点电容屏另一实施例的结构示意图，图1、图4、图5所示的实施例中，M根跳线导线5全部布设在第一电极1和第二电极2的同侧。如图6所示的实施例中，具体布设跳线导线5时，M根跳线导线5中的一部分布设在第一电极1和第二电极2的一侧，如图6中第一电极1和第二电极2的上方，M根导线5中的另一部分布设在第一电极1和第二电极2的另一侧，如图6中第一电极1和第二电极2的下方。具体布设时，还可以有别的布设方法，并不以上述实施例为限。

图7为本发明提供的单层多点电容屏另一实施例的结构示意图，如图7所示，在上述实施例的基础上，上述单层多点电容屏还可以包括：基板8和压印胶9。

压印胶9上包括沟槽10。具体地，该沟槽10是根据所需的图案，采用压印的方式获得的。该沟槽10中填充导线材料，该导电材料用于形成上述第一电极1、第二电极2、第一引线3以及第二引线4。其中，填充过程中，该导电材料可以使金属与树脂的复合物，具备连续导通的电学特性，在后续烧结过程中，导电材料中的树脂部分或全部烧烤挥发。其中，上述金属可选地为金、银、铜、铝和锌，或者这些金属中一种或多种的合金。本实施例中，较为优选的金属为银。其中填充导电材料的厚度大于或等于0.1um且小于或等于10um，较为优选地，填充导电材料的厚度大于或等于0.5um且小于或等于5um。

图8为本发明提供的单层多点电容屏另一实施例的网格示意图，图9为本发明提供的单层多点电容屏另一实施例的网格示意图，图10为本发明提供的单层多点电容屏另一实施例的网格示意图，图11为本发明提供的单层多点电容屏另一实施例的沟槽示意图。

上述压印胶9上由沟槽10划分的网格可以为正多边形或随机网格。如图8、图9、图10所示沟槽10划分的网格为正多边形，图11所示的沟槽10划分的网格为随机网格。

图12为本发明提供的单层多点电容屏另一实施例的网格示意图，图13为本发明提供的单层多点电容屏另一实施例的网格示意图。沟槽10划分的网格之间需要相互绝缘，如图12所示，可以通过断线的方式形成相互绝缘的网格图案，即将沟槽中某些部分不填充导电材料，实现绝缘。如图13所示，还可以通过错位的方式形成相互绝缘的网格图案。具体地，在需要将一些网格划分为独立模块的时候需要进行绝缘。

图14为本发明提供的单层多点电容屏另一实施例的网格示意图，如图14所示，上述由沟槽10划分出的网格宽度记为d，两个沟槽间的距离记为w1，沟槽10的宽度记为w2，其中，沟槽10划分的网格是不透光的，可以通过减小网格的宽度d，增加沟槽10的宽度w2来增加透光面积。w1大于或等于10um且小于或等于800um。w2大于或等于0.2um且小于或等于10um，较为优选地，w2大于或等于0.5um且小于或等于5um，更为优选地，w2大于或等于1.5um且小于或等于3.5um。具体实现过程中，网格的密度以及上述沟槽中填充导电材料的厚度可以根据需要的透光率以及网格的电阻值来具体确定。

图15为本发明提供的单层多点电容屏制造方法一实施例的流程示意图，如图15所示，该方法包括：

S151、在压印胶上压印形成沟槽，并在沟槽中填充导电材料，形成多个第一电极、多个第二电极、多个与第一电极连接的第一引线、多个和第二电极连接的第二引线。

单层多点电容屏包括：基板和压印胶，通过压印在压印胶上形成沟槽。

S152、在上述第一引线和第二引线上需要与跳线导线相交的位置覆设绝缘层。

这样可以避免第一引线和第二引线与不需要电性连接的跳线导线电性连接，而导致短路。绝缘层可以使绝缘树脂等有机材料，也可以是二氧化硅等无机物。

S153、在上述绝缘层上第二引线需要与跳线导线相交的位置设置穿孔。第二引线通过穿孔与对应的跳线导线电性连接。

可选地，该穿孔6的边长大于或等于0.1毫米(mm)。

S154、在上述压印胶上设置跳线导线，其中，将位于最外侧的一列第二电极的第二引线分别与对应的上述跳线导线的末端电性连接，其他的第二引线与跳线导线相交。具体地，跳线导线与FPC直接连接。

具体地，可以采用丝网印刷设置跳线导线，但并不以此为限。其中，跳线导线可以为ITO、导电银浆、钼铝合金等导电材料，其可以为透明材质，也可以为不透明材质。

需要说明的是，上述第一电极的数据和上述第一引线的数量相同，第二电极的数量与第二引线的数量相同。即一个第一电极与对应的一条第一引线连接，一个第二电极与一条对应的第二引线连接。

第一电极和第二电极按列间隔排布。上述多个第二电极分N列排列，每列包括M个上述第二电极。跳线导线的数量与每列上述M各第二电极对应的M根第二引线中与跳线导线电性连接的第二引线的数量相同。

本实施例中，通过将多个第二引线电性连接到对应的跳线导线，通过跳线导线连接到FPC，由于跳线导线的数量远小于第二引线的数量，实现了与FPC直接连接的导线数量减小，从而可以减小绑定区，以便进一步减小FPC面积，这样即节省了空间，同时又降低了成本。

另一实施例中，上述绝缘层可以包括多块子绝缘层，各子绝缘层分别覆设在上述第二引线与上述跳线导线相交的多个位置。或者，

可选地，上述绝缘层为一整块绝缘层，这一整块绝缘层覆盖所有上述第二引线与上述跳线导线相交的部分。

进一步地，又一实施例中，M根跳线导线全部布设在上述第一电极和第二电极的同侧。或者，

可选地，M根跳线导线的一部分布设在第一电极和第二电极的一侧，M根跳线导线的另一部分布设在第一电极和第二电极的另一侧。

具体地可以参照前述结构实施例，在此不再赘述。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种单层多点电容屏，其特征在于，包括：

多个第一电极、多个第二电极、多个与第一电极连接的第一引线、多个和第二电极连接的第二引线以及多根跳线导线；

所述第一电极的数量和所述第一引线的数量相同，所述第二电极的数量与第二引线的数量相同；

所述多个第二电极分N列排列，每列包括M个所述第二电极；

位于最外侧的一列第二电极的第二引线分别与对应的所述跳线导线的末端电性连接，其他的第二引线与所述跳线导线相交，且相交的部分覆设有绝缘层；

所述绝缘层上设有穿孔，所述穿孔正对所述其他的第二引线的末端，所述其他的第二引线通过所述穿孔与对应的所述跳线导线电性连接；

其中，所述跳线导线的数量与每列所述M个第二电极对应的M根第二引线中与跳线导线电性连接的第二引线的数量相同。

2.根据权利要求1所述的单层多点电容屏，其特征在于，所述第一引线与所述跳线导线相交的部分覆设有绝缘层。

3.根据权利要求1或2所述的单层多点电容屏，其特征在于，所述绝缘层的厚度大于或等于0.1微米且小于或等于30微米。

4.根据权利要求3所述的单层多点电容屏，其特征在于，所述绝缘层的厚度大于或等于2微米且小于或等于20微米。

5.根据权利要求3或4所述的单层多点电容屏，其特征在于，所述绝缘层包括多块子绝缘层，各所述子绝缘层分别覆设在所述第二引线与所述跳线导线相交的多个位置；或者，

所述绝缘层为一整块绝缘层，所述一整块绝缘层覆盖所有所述第二引线与所述跳线导线相交的部分。

6.根据权利要求1所述的单层多点电容屏，其特征在于，所述M根跳线导线全部布设在所述第一电极和所述第二电极的同侧，或者，

所述M根导线中的一部分布设在所述第一电极和所述第二电极的一侧，所述M根导线中的另一部分布设在所述第一电极和所述第二电极的另一侧。

7.根据权利要求1-6任一项所述的单层多点电容屏，其特征在于，还包括：

基板和压印胶；

所述压印胶上包括沟槽；

所述沟槽中填充导电材料，所述导电材料用于形成所述第一电极、所述第二电极、所述第一引线、所述第二引线。

8.根据权利要求7所述的单层多点电容屏，其特征在于，所述压印胶上由沟槽划分的网格为正多边形或随机网格。

9.根据权利要求1所述的单层多点电容屏，其特征在于，所述穿孔的边长大于或等于0.1毫米。

10.一种单层多点电容屏的制造方法，其特征在于，包括：

在压印胶上压印形成沟槽，并在所述沟槽中填充导电材料，形成多个第一电极、多个第二电极、多个与第一电极连接的第一引线、多个和第二电极连接的第二引线；

在所述第一引线和第二引线上需要与跳线导线相交的位置覆设绝缘层；

在所述绝缘层上所述第二引线需要与跳线导线相交的位置设置穿孔；

在所述压印胶上设置跳线导线，其中，将位于最外侧的一列第二电极的第二引线分别与对应的所述跳线导线的末端电性连接，其他的第二引线与所述跳线导线相交；

其中，所述第一电极的数量和所述第一引线的数量相同，所述第二电极的数量与第二引线的数量相同；

所述多个第二电极分N列排列，每列包括M个所述第二电极；

所述跳线导线的数量与每列所述M个第二电极对应的M根第二引线中与跳线导线电性连接的第二引线的数量相同。

11.根据权利要求10所述的方法，其特征在于，所述绝缘层包括多块子绝缘层，各所述子绝缘层分别覆设在所述第二引线与所述跳线导线相交的多个位置；或者，

所述绝缘层为一整块绝缘层，所述一整块绝缘层覆盖所有所述第二引线与所述跳线导线相交的部分。

12.根据权利要求10所述的方法，其特征在于，所述M根跳线导线全部布设在所述第一电极和所述第二电极的同侧，或者，

所述M根导线中的一部分布设在所述第一电极和所述第二电极的一侧，所述M根导线中的另一部分布设在所述第一电极和所述第二电极的另一侧。

13.根据权利要求10所述的方法，其特征在于，所述设置跳线导线，包括：

采用丝网印刷设置跳线导线。