CN104488331B - 低功率本地振荡器信号生成 - Google Patents

低功率本地振荡器信号生成 Download PDF

Info

Publication number
CN104488331B
CN104488331B CN201380039221.3A CN201380039221A CN104488331B CN 104488331 B CN104488331 B CN 104488331B CN 201380039221 A CN201380039221 A CN 201380039221A CN 104488331 B CN104488331 B CN 104488331B
Authority
CN
China
Prior art keywords
frequency mixer
circuit
signal
power
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380039221.3A
Other languages
English (en)
Other versions
CN104488331A (zh
Inventor
L·刘
P·S·S·古德姆
F·波苏
C·纳拉斯隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104488331A publication Critical patent/CN104488331A/zh
Application granted granted Critical
Publication of CN104488331B publication Critical patent/CN104488331B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/101—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof
    • H04B17/102—Power radiated at antenna
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

描述了一种用于在发射机/接收机电路内提供振荡信号的方法和装置。该发射机/接收机电路可包括生成振荡信号的振荡器，该振荡信号可沿较短电路路径被提供给该发射机/接收机电路的低功率、低增益混频器，该较短电路路径包括低功率电路系统，诸如低功率缓冲器和低功率分频器。该振荡信号还可沿较长电路路径被提供给高功率、高增益混频器，该较长电路路径包括高功率电路系统，诸如高功率缓冲器和高功率分频器。具体而言，与处于开启状态的高功率电路系统相比，低功率电路系统被适配成在开启状态下消耗较少功率，并且较短电路路径具有比较长电路路径更短的电路径长度。

Description

低功率本地振荡器信号生成
背景技术
领域
各个特征涉及本地振荡器信号生成，并且更具体地涉及用于单频带和多频带收发机的低功率本地振荡器信号生成的系统、装置及方法。
背景
图1解说了现有技术中的集成电路(IC)多频带接收机100的功能框图。在这一示例中，多频带接收机100是用于移动设备的三频带接收机(例如，接收850MHz、1900MHz以及2100MHz频带中的信号)。频带A 110包括低噪声放大器(LNA)112，高功率、高增益混频器114，以及本地振荡器信号路径电路系统116。类似地，频带B 120和频带C 130也包括LNA122、132，高功率、高增益混频器124、134，以及本地振荡器信号路径电路系统126、136。频带A 110、B 120及C 130可在LNA 112、122、132的一个或多个输入端子处接收射频(RF)输入信号SIZ。
LNA 112、122、132(若需要则)放大接收到的RF信号，并且混频器114、124、134将RF信号下变频到基带(BB)或中频。接收机100还包括压控振荡器(VCO)102，其向混频器114、124、134提供本地振荡(LO)信号以用于执行下变频。图2解说了现有技术中的可包括一个或多个有源缓冲器202、206和/或分频器204的LO信号路径电路系统200的功能框图。LO信号路径电路系统200可以代表将来自VCO 102的LO信号提供给混频器114、124、134的电路系统116、126、136。
参考图1，LNA 112、122、132的物理位置(即，在芯片上的放置和布局)常常要求尽可能靠近集成电路接收机100的RF输入信号引脚(负责接收RF输入信号SIZ)以便最小化导线长度，并且因此最小化注入到接收到的RF信号上的噪声。例如，LNA 112、122、132可被放置(例如，布局)在IC接收机100上靠近它们各自相应的RF输入信号引脚。类似地，混频器114、124、134可被放置成靠近它们对应的LNA 112、122、132。然而，由于尺寸和/或成本约束，接收机100可能只具有一个VCO 102。结果，VCO 102可能在IC接收机100上被放置成离某些频带的混频器比离其他频带的混频器更远。
在所解说的示例中，VCO 102被放置成靠近频带A的混频器114，但更加远离频带B和频带C的混频器124、134。从VCO 102到频带B 120和频带C 130的较长电路路径意味着频带B的LO信号路径电路系统126和频带C的LO信号路径电路系统136可能需要消耗更多功率才能将来自VCO 102的LO信号传播到频带B 120和频带C 130的各自相应的混频器124、134。例如，频带B和频带C的LO路径电路系统126、136可能需要被缩放成比频带A的LO路径电路系统116的缓冲器和/或(诸)分频器更大的缓冲器202、206和/或(诸)分频器204，以便将来自VCO 102的LO信号适当地供应给混频器124、134。较大和/或附加的缓冲器和分频器造成增加的电流和功率消耗。
实际上，现有技术的收发机不期望地消耗了大量功率以便将来自VCO的LO信号传播到与其他混频器相比被放置成更加远离VCO的某些片上混频器。因此，需要降低与向混频器(其中这些混频器被放置成相对远离IC收发机的VCO)提供LO信号相关联的功耗。
概述
一个特征提供了一种用于在接收机电路(例如，集成电路等等)内提供振荡信号的方法，其中该方法包括：在接收机电路的振荡器处生成振荡信号，确定数据信号具有大于、等于还是小于预定义阈值的功率电平，在功率电平大于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，在功率电平大于该预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用该第一混频器来对该数据信号进行下变频，在功率电平等于或小于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及在功率电平等于或小于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用该第二混频器来对该数据信号进行下变频。根据本公开的一个方面，与处于功率开启状态下的第二电路系统相比，第一电路系统被适配成在功率开启状态下消耗较少功率。根据本公开的另一方面，该方法进一步包括：在数据信号具有等于或小于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统，以及在数据信号具有大于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统。
根据本公开的一个方面，第一电路系统的电路组件被缩放成小于第二电路系统的电路组件。根据本公开的另一方面，第一电路系统的电路组件包括第一分频前缓冲器、第一分频器、和/或第一分频后缓冲器中的至少一个，并且第二电路系统的电路组件包括第二分频前缓冲器、第二分频器、和/或第二分频后缓冲器中的至少一个。根据本公开的一个方面，与处于开启状态下的第二混频器相比，第一混频器被适配成在开启状态下消耗较少功率。根据本公开的另一方面，第一混频器被缩放成小于第二混频器。根据本公开的又一方面，接收机电路是多频带接收机。根据本公开的另一方面，与第二混频器距离振荡器相比，第一混频器在接收机电路上被放置成更靠近振荡器。根据本公开的又一方面，第一电路径长度小于第二电路径长度的一半。根据一个方面，第一电路径长度小于第二电路径长度的百分之十(10％)。根据另一方面，该方法还包括在接收机电路的放大器处接收数据信号，其中所接收到的数据信号是射频(RF)信号。根据又一方面，与第一混频器距离放大器相比，第二混频器在接收机电路上被放置成更靠近放大器。根据本公开的另一方面，第二混频器与放大器之间的第三电路径长度小于第一混频器与放大器之间的第四电路径长度的一半。
另一特征提供了一种接收机电路，该接收机电路包括：适配成生成振荡信号的振荡器，以及通信地耦合到该振荡器的处理电路，该处理电路适配成：确定数据信号具有大于、等于还是小于预定义阈值的功率电平，在功率电平大于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，在功率电平大于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对该数据信号进行下变频，在功率电平等于或小于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及在功率电平等于或小于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行下变频。根据本公开的一个方面，该处理电路进一步被适配成：在数据信号具有等于或小于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统，以及在数据信号具有大于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统。
另一特征提供了一种接收机电路，该接收机电路包括：用于生成振荡信号的装置，用于确定数据信号具有大于、等于还是小于预定义阈值的功率电平的装置，用于在功率电平大于预定义阈值的情况下，激活第一混频器和第一电路系统的装置，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，用于在功率电平大于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行下变频的装置，用于在功率电平等于或小于预定义阈值的情况下，激活第二混频器和第二电路系统的装置，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及用于在功率电平等于或小于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行下变频的装置。根据本公开的一个方面，该接收机电路进一步包括：用于在该数据信号具有等于或小于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统的装置，以及用于在数据信号具有大于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统的装置。
另一特征提供了一种其上存储有用于在接收机电路内提供振荡信号的指令的非瞬态处理器可读介质，该指令在由至少一个处理器执行时使该处理器：生成振荡信号，确定数据信号具有大于、等于还是小于预定义阈值的功率电平，在功率电平大于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，在功率电平大于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行下变频，在功率电平等于或小于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及在功率电平等于或小于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行下变频。根据一个方面，该指令在由该处理器执行时进一步使该处理器：在数据信号具有等于或小于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统，以及在数据信号具有大于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统。
另一特征提供了一种用于在发射机电路(例如，集成电路)内提供振荡信号的方法，其中该方法包括：在发射机电路的振荡器处生成振荡信号，确定数据信号具有大于、等于还是小于预定义阈值的功率电平，在功率电平小于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，在功率电平小于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行上变频，在功率电平等于或大于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及在功率电平等于或大于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行上变频。根据本公开的一个方面，该方法进一步包括：在数据信号具有等于或大于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统，以及在该数据信号具有小于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统。根据另一方面，发射机电路是多频带发射机。根据又一方面，与第二混频器距离振荡器相比，第一混频器在发射机电路上被放置成更靠近振荡器。根据一个方面，该方法进一步包括从发射机电路的处理电路接收数据信号，其中所接收到的数据信号是基带信号。根据另一方面，该方法进一步包括将经上变频数据信号提供给发射机电路的发射放大器。根据又一方面，第二混频器与发射放大器之间的第三电路径长度小于第一混频器与发射放大器之间的第四电路径长度的一半。
另一特征提供了一种发射机电路，该发射机电路包括：适配成生成振荡信号的振荡器，以及通信地耦合到该振荡器的处理电路，该处理电路适配成：确定数据信号具有大于、等于还是小于预定义阈值的功率电平，在功率电平小于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，在功率电平小于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行上变频，在功率电平等于或大于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及在功率电平等于或大于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对该数据信号进行上变频。根据一个方面，该处理电路被进一步适配成：在数据信号具有等于或大于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统，以及在数据信号具有小于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统。
另一特征提供了一种发射机电路，该发射机电路包括：用于在发射机电路的振荡器处生成振荡信号的装置，用于确定数据信号具有大于、等于还是小于预定义阈值的功率电平的装置，用于在功率电平小于预定义阈值的情况下，激活第一混频器和第一电路系统的装置，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，用于在功率电平小于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行上变频的装置，用于在功率电平等于或大于预定义阈值的情况下，激活第二混频器和第二电路系统的装置，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及用于在功率电平等于或大于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行上变频的装置。根据本公开的一个方面，该发射机电路进一步包括：用于在数据信号具有等于或大于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统的装置，以及用于在数据信号具有小于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统的装置。
另一特征提供了一种其上存储有用于在发射机电路内提供振荡信号的指令的非瞬态处理器可读介质，该指令在由至少一个处理器执行时使该处理器：在发射机电路的振荡器处生成振荡信号，确定数据信号具有大于、等于还是小于预定义阈值的功率电平，在功率电平小于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度，在功率电平小于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行上变频，在功率电平等于或大于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度，以及在功率电平等于或大于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行上变频。根据一个方面，该指令在由该处理器执行时进一步使该处理器：在数据信号具有等于或大于预定义阈值的功率电平的情况下，停用第一混频器和第一电路系统，以及在数据信号具有小于预定义阈值的功率电平的情况下，停用第二混频器和第二电路系统。
附图简述
图1解说了现有技术中的集成电路(IC)多频带接收机的功能框图。
图2解说了现有技术中的可包括一个或多个有源缓冲器和/或分频器的LO信号路径电路系统的功能框图。
图3解说了集成电路(IC)多频带接收机的功能框图。
图4更详细地解说了频带B接收机模块的功能框图。
图5解说了用于向低功率接收机提供低功率LO信号的流程图。
图6解说了包括低功率接收机模块的集成电路接收机的功能框图。
图7解说了用于在集成电路接收机内提供振荡信号的低功率方法的流程图。
图8解说了集成电路发射机的功能框图。
图9解说了用于向低功率发射机提供低LO信号的流程图。
图10解说了包括低功率频带D发射机模块的集成电路发射机的功能框图。
图11解说了用于在集成电路发射机内提供振荡信号的低功率方法的流程图。
图12解说了包括低功率接收机和低功率发射机的电子通信设备的功能框图。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免使本公开的这些方面不明朗。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。本文所使用的术语“布置”和“放置”指的是电路组件(例如，混频器、LNA、缓冲器、分频器、VCO，等等)在集成电路上的物理位置。例如，如果混频器被“放置”成相对靠近VCO，则该混频器被布局在片上，使得它到该混频器的电路径长度相对短。
综览
表征了一种用于在发射机/接收机电路内提供振荡信号的方法和装置。该发射机/接收机电路(例如，集成电路)包括生成振荡信号的振荡器，该振荡信号可沿较短电路路径被提供给发射机/接收机电路的低功率、低增益混频器，该较短电路路径包括低功率电路系统，诸如低功率缓冲器和低功率分频器。振荡信号还可沿较长电路路径被提供给高功率、高增益混频器，该较长电路路径包括高功率电路系统，诸如高功率缓冲器和高功率分频器。具体而言，与处于开启状态下的高功率电路系统相比，低功率电路系统被适配成在开启状态下消耗较少功率，并且较短电路路径具有比较长电路路径更短的电路径长度。
根据一个示例，接收机电路是具有处理电路的集成电路接收机，该处理电路在RF数据信号具有大于阈值的功率电平的情况下激活低功率混频器和低功率电路系统以对该数据信号下变频。相反，该处理电路在RF数据信号具有等于或小于阈值的功率电平的情况下激活高功率混频器和高功率电路系统以对该数据信号下变频。
根据另一示例，发射机电路是具有处理电路的集成电路发射机，该处理电路在基带数据信号具有小于阈值的功率电平的情况下激活低功率混频器和低功率电路系统以对该数据信号上变频。相反，该处理电路在基带数据信号具有等于或大于阈值的功率电平的情况下激活高功率混频器和高功率电路系统以对该数据信号上变频。
图3解说了根据本公开的一个方面的集成电路(IC)多频带接收机300的功能框图。在这一示例中，多频带接收机300是双频带接收机(例如，接收850MHz和1900MHz频带中的信号)。接收机300包括压控振荡器(VCO)302、处理电路304(例如，一个或多个处理器)(诸如基带处理器等)、频带A接收机模块310、以及频带B接收机模块320。在图3中解说的示例中，处理电路304是IC接收机300的一部分，然而在其他方面，处理电路304可以是通信耦合到IC接收机300的独立集成电路。
频带A接收机模块310包括低噪声放大器(LNA)312、高增益混频器314、以及本地振荡器(LO)信号路径A 316。频带A接收机模块310在其LNA 312的一个或多个输入端子处接收频带A内的射频(RF)输入信号SIX。LNA 312(若需要则)放大接收到的RF信号，并且高增益混频器314将该RF信号下变频到基带(BB)或中频。LO信号路径A 316将用于下变频的LO信号从VCO302提供给混频器314。在所解说的示例中，频带A的LNA 312和混频器314被放置成相对靠近VCO 302，因为频带A的与LNA 312相关联的RF信号输入引脚也在物理上靠近VCO 302。结果，因为需要较少功率就能将LO信号驱动到混频器314，LO信号路径A 316可包括可被缩小的组件，诸如缓冲器和分频器。
作为对比，频带B接收机模块320包括与频带A的LNA 312相比被放置成显著更加远离VCO 302的LNA 322。例如，频带B的与LNA 322相关联的RF信号输入引脚可被放置成远离VCO 302。频带B接收机模块320进一步包括混频器模块B1324(例如，“第一混频器模块”)和混频器模块B2325(例如，“第二混频器模块”)。混频器模块B1324包括通过LO信号路径B1327(例如，“第一路径”)电耦合到VCO 302的相对低功率、低增益混频器326(例如，“第一混频器”)。混频器模块B2325包括通过LO信号路径B2329(例如，“第二路径”)耦合到VCO 302的相对高功率、高增益混频器328(例如，“第二混频器”)。
频带B接收机模块320在LNA 322的一个或多个输入端子处接收频带B内的RF输入信号SI。LNA 322(若需要则)放大接收到的RF信号，并且混频器326、328将该RF信号下变频到基带(BB)或中频。LO信号路径B1327将用于下变频的LO信号从VCO 302提供给低增益混频器326，并且LO信号路径B2329将用于下变频的LO信号从VCO 302提供给高增益混频器328。处理电路304可以将一个或多个控制信号传送给控制混频器326、328和LO信号路径327、329的操作的模块324、325。
在所解说的示例中，低增益混频器326被放置成相对靠近VCO 302，并且高增益混频器328被放置成相对靠近LNA 322，LNA 322相对远离VCO 302。因此，与从VCO 302到低增益混频器326(即，LO信号路径B1327)相比，LO信号从VCO 302到高增益混频器328必须行进较长路径(即，LO信号路径B2329)。结果，因为需要较少功率就能将LO信号驱动到低增益混频器326，LO信号路径B1327可包括可被缩小的电路系统，诸如缓冲器和分频器。作为对比，因为需要较多功率才能将LO信号从VCO 302驱动到高增益混频器328，因此LO信号路径B2329可包括可被缩放成比LO信号路径B1327电路系统的各组件大的电路系统，诸如缓冲器和分频器。为了更好地在概念上解说VCO 302与混频器326、328之间的路径长度的差异，图3中的LO信号路径B1327框被示为短于LO信号路径B2329框。
参考图4，更详细地解说了根据本公开的一个方面的频带B接收机模块320的功能框图。图4解说了包括例如相对低功率电路系统(例如，“第一电路系统”)的较短LO信号路径B1327，该相对低功率电路系统包括分频前缓冲器402、相对低功率分频器404、和/或相对低功率分频后缓冲器406。较长LO信号路径B2329包括例如相对高功率电路系统(例如，“第二电路系统”)，该相对高功率电路系统包括分频前缓冲器412、相对高功率分频器414、和/或相对高功率分频后缓冲器416。缓冲器402、406、412、416可以是例如向信号路径提供驱动能力并帮助增加信号强度和转换速率的互补金属氧化物半导体(CMOS)反相器缓冲器。分频器404、414将由VCO 302生成的LO信号频率划分成期望频率以供混频器326、328用于下变频。在功率开启状态期间，高功率缓冲器412、416和高功率分频器414分别比低功率缓冲器402、406和低功率分频器404消耗更多功率。类似地，根据本公开的一个方面，高增益混频器328在开启状态下比低增益混频器326消耗更多电流和功率。图4还解说了在VCO 302与混频器模块B1和B2324、325之间缓冲LO信号的VCO缓冲器408。VCO缓冲器408可以放大LO信号并提供VCO 302与后续级(例如，混频器模块B1和B2324、325)之间的隔离。
如上所讨论的，低增益混频器326被布局成相对靠近VCO 302，而高增益混频器328被布局成相对靠近LNA 322。因此，与从VCO 302到低增益混频器326相比，由VCO 302生成的LO信号必须沿较长、较多电阻的路径从VCO 302行进到高增益混频器328。结果，LO信号路径B1327的缓冲器402、406和分频器404可被缩放成小于LO信号路径B2329的缓冲器412、416和分频器414，因为需要较少功率就能沿较短LO路径B1将LO信号驱动到混频器326。为了更好地在概念上解说缓冲器402、404、412、416和分频器404、414之间在缩放大小中的差异，低功率缓冲器402、406框和低功率分频器404框被示为分别小于高功率缓冲器412、416框和高功率分频器414框。
如将在下文更详细地描述的，与现有技术IC接收机架构相比，图4中解说了的频带B接收机模块320可以消耗显著更少功率。
频带B的LNA 322接收并放大(若需要)在LNA 322的一个或多个输入端子处接收到的、具有频带B内的频率的RF输入信号SI。在接收到的RF信号功率较低(例如，它小于预定义阈值)时，处理电路304可以传送将混频器模块B2325激活并加电(即，功率开启状态)的一个或多个控制信号422。同时，处理电路304可以传送将混频器模块B1324停用并断电(即，功率关闭状态)的一个或多个控制信号424。控制信号422可以将包括缓冲器412、416和分频器414的较长LO信号路径B2329电路系统以及高增益混频器328加电(即，功率开启状态)。控制信号422还可激活开关426，开关426将接收到的RF信号SI从LNA 322提供给高增益混频器328。一旦混频器模块B2325被激活并加电，频带B接收机模块320可以利用高功率、高增益混频器328来对接收到的RF信号SI下变频。利用高功率、高增益混频器328来将弱的低功率RF信号下变频可能是重要的，因为它通过使在下变频期间由混频器注入的信号失真最小化来促进在后来各级中接收到的RF信号的准确解调。
作为对比，在接收到的RF信号功率较高(例如，它大于预定义阈值)时，处理电路304可以传送将混频器模块B1324激活并加电(即，功率开启状态)的一个或多个控制信号424。同时，处理电路304可以传送将混频器模块B2325停用并断电(即，功率关闭状态)的一个或多个控制信号422。控制信号424可以将包括缓冲器402、406和分频器404的较短LO信号路径B1327电路系统以及低增益混频器326加电。控制信号424还可激活开关428，开关428将接收到的RF信号SI从LNA 322提供给低增益混频器326。一旦混频器模块B1324被激活并加电，频带B接收机模块320就可以利用低功率、低增益混频器326来对接收到的RF信号SI下变频。利用与高增益混频器328相比可将更多噪声注入到RF信号SI上的低功率、低增益混频器326可能仍然是令人满意的，因为信号质量的稍微降级将不会显著影响后来各级中对接收到的信号的准确解调。具体而言，因为接收到的RF信号功率相对高，因此该信号的稍微失真可证明对于解调期间的准确数据恢复是无关紧要的。
例如，频带B接收机模块320可以在LNA 322处接收具有小于预定义阈值的功率电平的输入RF信号SI。作为响应，处理电路304将控制信号422传送给混频器模块B2325，以将较长LO信号路径B2329电路系统和高功率、高增益混频器328激活并加电。处理电路304还可将控制信号424传送给混频器模块B1324，以将较短LO信号路径B1327电路系统和低功率、低增益混频器326停用和断电。控制信号422还可闭合开关426，以使得接收到的RF信号SI可被提供给高增益混频器328。高增益混频器328从LNA 322接收RF信号SI，并经由LO信号路径B2329从VCO 302接收LO信号。高增益混频器328将接收到的RF信号SI下变频到例如基带信号，并将该基带信号提供给处理电路304用于附加处理，包括解调、滤波，等等。根据一个方面，接收到的RF信号SI的功率电平可在处理电路304将控制信号422传送给混频器模块B2325之前由处理电路304测量。
接着，在LNA 322处接收到的输入RF信号SI的功率电平可增加，使得它大于阈值。作为响应，处理电路304将控制信号424传送给混频器模块B1324，以将较短LO信号路径B1327电路系统和低功率、低增益混频器326激活并加电。处理电路304还可将控制信号422传送给混频器模块B2325，以将较长LO信号路径B2329电路系统和高功率、高增益混频器328停用和断电。控制信号424还可闭合开关428，以使得接收到的RF信号SI可被提供给低增益混频器326。低增益混频器326从LNA 322接收RF信号SI，并经由LO信号路径B1327从VCO 302接收LO信号。低增益混频器326将接收到的RF信号SI下变频到例如基带信号，并将该基带信号提供给处理电路304用于附加处理，包括解调、滤波，等等。通过利用低功率电路组件(包括缓冲器402、406，分频器404，以及低增益混频器326)，频带B接收机模块320能够节省功率。
因此，接收机300在由频带B LNA 322接收到的RF信号的功率较高的时间期间节省功率，因为执行下变频的混频器模块B1324组件(包括缓冲器402、406，分频器404，以及低增益混频器326)与它们在混频器模块B2325中的高功率对应组件相比消耗较少电流和功率。在接收到的RF信号的相对高输入功率不需要使用高增益、低噪声混频器328来进行下变频时，接收机300利用低功率、低增益混频器326。此外，接收机300通过利用混频器模块B1324组件(包括缓冲器402、406，分频器404，以及低增益混频器326)靠近VCO 302的放置来节省功率。如上所述，因为需要较少电流驱动就能将LO信号驱动到低增益混频器326，因此将低功率、低增益混频器326放置/布局成靠近VCO 302允许LO信号路径B1327电路系统(包括缓冲器402、406，以及分频器404)被缩放成显著小于LO信号路径B2329电路系统(即，它们消耗较少电流和功率)。在本公开的其他方面中，将低功率、低增益混频器326放置/布局成靠近VCO 302允许LO信号路径B1327电路系统包括较少缓冲器和/或其他电路组件，由此进一步降低了LO信号路径B1327电路系统的功耗。
因此，频带B接收机模块320对具有大于激活混频器模块B1所需的预定义阈值的功率电平的RF信号进行下变频的时间比例越高，接收机300节省的功率就越多。在其中接收机300被实现在移动设备(诸如移动电话)中的某些应用中，接收到的RF信号SI在大部分时间可具有大于预定义阈值的功率(例如，移动设备邻近基站并且接收到频带B内的相对高功率的信号)，并且作为结果，接收机300通过使用低功率混频器模块B1324来执行下变频而节省了大量功率。
图5解说了根据本公开的一个方面的用于向低功率接收机提供低功率LO信号的流程图500。参考图3-5，在步骤502，在与低功率接收机300的频带(例如，频带B)相关联的LNA322处接收RF输入信号SI(例如，“数据信号”)。在步骤504，处理电路304可以确定RF输入信号SI的功率是否大于预定义阈值。如果确定SI的功率大于预定义阈值，则在步骤506，低功率混频器模块B1324被激活并且高功率混频器模块B2325被停用。例如，处理电路304可以将激活混频器模块B1324的控制信号424传送给低功率混频器模块B1324，并且停用混频器模块B2325的另一控制信号422可被传送给高功率混频器模块B2325。激活混频器模块B1324可包括将包括缓冲器402、406和分频器404的LO信号路径B1327电路系统加电，将低增益混频器326加电，以及闭合开关428以将输入信号SI提供给低增益混频器326。停用混频器模块B2325可包括将包括缓冲器412、416和分频器414的LO信号路径B2329电路系统断电，将高增益混频器328断电，以及断开开关426以将输入信号SI从高增益混频器328断开。
在步骤508，可通过短的低功率LO信号路径B1327以及相关联的电路系统(包括低功率缓冲器402、406和低功率分频器404)将LO信号从VCO 302提供给低增益混频器326。在步骤510，低增益混频器326将RF信号SI下变频到中频或基带信号。在步骤518，来自低增益混频器326的经下变频输出信号被提供给处理电路304。
然而，如果在步骤504确定SI的功率小于或等于预定义阈值，则在步骤512，高功率混频器模块B2325被激活并且低功率混频器模块B1324被停用。例如，处理电路304可以将激活混频器模块B2325的控制信号422传送给高功率混频器模块B2325，并且停用混频器模块B1324的另一控制信号424可被传送给低功率混频器模块B1324。激活混频器模块B2325可包括将包括缓冲器412、416和分频器414的LO信号路径B2329电路系统加电，将高增益混频器328加电，以及闭合开关426以将输入信号SI提供给高增益混频器328。停用混频器模块B1324可包括将包括缓冲器402、406和分频器404的LO信号路径B1327电路系统断电，将低增益混频器326断电，以及断开开关428以将输入信号SI从低增益混频器326断开。
在步骤514，可通过长的高功率LO信号路径B2329以及相关联的电路系统(包括高功率缓冲器412、416和高功率分频器414)将LO信号从VCO 302提供给高增益混频器328。在步骤516，高增益混频器328将RF信号SI下变频到中频或基带信号。在步骤518，来自高增益混频器328的经下变频输出信号被提供给处理电路304。
图6解说了根据本公开的一个方面的包括低功率频带B接收机模块320的集成电路接收机300的功能框图。如在该所解说的示例中示出的，路径长度LVCO-M1(例如，“第一电路径长度”)定义VCO 302与低增益混频器326之间的片上电路径长度(例如，第一路径的路由长度)。因此，电路径长度LVCO-M1直接影响从VCO 302提供/分发给低增益混频器326的LO信号所经历的电阻、电容、以及信号损失。类似地，路径长度LVCO-M2(例如，“第二电路径长度”)定义VCO 302与高增益混频器328之间的片上电路径长度(例如，第二路径的路由长度)。因此，电路径长度LVCO-M2直接影响从VCO 302提供/分发给高增益混频器328的LO信号所经历的电阻、电容、以及信号损失。图6清楚地示出了电路径长度LVCO-M1短于电路径长度LVCO-M2，并且因此LO信号路径B2电路系统329可能需要较大电路组件(例如，缓冲器、分频器，等等)来将LO信号从VCO 302驱动到高增益混频器328。
在本公开的一个方面，路径长度LVCO-M1在路径长度LVCO-M2的1％与10％之间。在本公开的另一方面，路径长度LVCO-M1在路径长度LVCO-M2的10％与25％之间。在本公开的又一方面，路径长度LVCO-M1在路径长度LVCO-M2的25％与50％之间。在本公开的又一方面，路径长度LVCO-M1在路径长度LVCO-M2的50％与75％之间。在本公开的又一方面，路径长度LVCO-M1在路径长度LVCO-M2的75％与99％之间。仅作为一个示例，路径长度LVCO-M1可等于或小于200微米和/或路径长度LVCO-M2可大于或等于2000微米。作为另一示例，路径长度LVCO-M1可等于或小于500微米和/或路径长度LVCO-M2可大于或等于1000微米。
如在该所解说的示例中示出的，路径长度LLNA-M1(例如，“第三电路径长度”)定义LNA 322与低增益混频器326之间的片上电路径长度(例如，路由长度)。类似地，路径长度LLNA-M2(例如，“第四电路径长度”)定义LNA 322与高增益混频器328之间的片上电路径长度(例如，路由长度)。图6示出了电路径长度LLNA-M1长于电路径长度LLNA-M2。
在本公开的一个方面，路径长度LLNA-M2在路径长度LLNA-M1的1％与10％之间。在本公开的另一方面，路径长度LLNA-M2在路径长度LLNA-M1的10％与25％之间。在本公开的又一方面，路径长度LLNA-M2在路径长度LLNA-M1的25％与50％之间。在本公开的又一方面，路径长度LLNA-M2在路径长度LLNA-M1的50％与75％之间。在本公开的又一方面，路径长度LLNA-M2在路径长度LLNA-M1的75％与99％之间。仅作为一个示例，路径长度LLNA-M2可等于或小于200微米和/或路径长度LLNA-M1可大于或等于2000微米。作为另一示例，路径长度LLNA-M2可等于或小于500微米和/或路径长度LLNA-M1可大于或等于1000微米。
参考图4和6，在本公开的一个方面，LO路径B1327电路系统可被缩放成使得它小于LO路径B2329电路系统的大小(例如，晶体管宽度、驱动能力，等等)的34％。例如，LO路径B1327电路系统的一个或多个组件(包括分频前缓冲器402、分频器404、和/或分频后缓冲器406)可被缩放成使得它们小于LO路径B2329电路系统中的对应组件(例如，分频前缓冲器412、分频器414、和/或分频后缓冲器416)的大小(例如，晶体管宽度、驱动能力，等等)的34％。在本公开的另一方面，LO路径B1327电路系统可被缩放成使得它在LO路径B2329电路系统的大小的34％与67％之间。例如，LO路径B1327电路系统的一个或多个组件(包括分频前缓冲器402、分频器404、和/或分频后缓冲器406)可被缩放成使得它们在LO路径B2329电路系统的对应组件(例如，分频前缓冲器412、分频器414、和/或分频后缓冲器416)的大小的34％与67％之间。在本公开的又一方面，LO路径B1327电路系统可被缩放成使得它在LO路径B2329电路系统的大小的67％与95％之间。例如，LO路径B1327电路系统的一个或多个组件(包括分频前缓冲器402、分频器404、和/或分频后缓冲器406)可被缩放成使得它们在LO路径B2329电路系统的对应组件(例如，分频前缓冲器412、分频器414、和/或分频后缓冲器416)的大小的67％与95％之间。
在本公开的又一方面，低增益、低功率混频器326可被缩放成使得它小于高功率、高增益混频器328的大小(例如，晶体管宽度、驱动能力，等等)的34％。在本公开的又一方面，低增益、低功率混频器326可被缩放成使得它在高功率、高增益混频器328的大小的34％与67％之间。在本公开的又一方面，低增益、低功率混频器326可被缩放成使得它在高功率、高增益混频器328的大小的67％与95％之间。在本公开的另一方面，分集缓冲器408的大小也可被缩小，以匹配于低增益混频器326与高增益混频器328之比。即，如果低增益混频器326被缩小到高增益混频器328的大小的33％，则分集缓冲器408可被缩小到其原始大小的33％(例如，原始大小是在不以混频器模块B1为特征的接收机的一方面中使用的分集缓冲器的大小)。在本公开的另一方面，分集缓冲器408的大小也可被缩小，以匹配于LO信号路径B1327电路系统与LO信号路径B2329电路系统之比。即，如果LO信号路径B1327电路系统被缩小到LO信号路径B2329电路系统的大小的33％，则分集缓冲器408可被缩小到其原始大小的33％(例如，原始大小是在不以混频器模块B1为特征的接收机的一方面中使用的分集缓冲器的大小)。在其他方面，分集缓冲器408可被缩小不同的量。
根据一个方面，高功率分频前缓冲器412、高功率分频器414、高功率分频后缓冲器416以及高功率高增益混频器328可各自被缩放成使得它们四(4)倍大于(晶体管宽度、驱动能力，等等)它们对应的低功率对应组件：分频前缓冲器402、分频器404、分频后缓冲器406、以及低功率低增益混频器326。
图7解说了根据本公开的一个方面的用于在集成电路接收机内提供振荡信号的低功率方法的流程图700。在步骤702，在集成电路接收机的振荡器处生成振荡信号。在步骤704，确定数据信号具有大于、等于还是小于预定义阈值的功率电平。在步骤706，在功率电平大于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，且该第一路径具有第一电路径长度。在步骤708，在功率电平大于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行下变频。在步骤710，在功率电平等于或小于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，且该第二路径具有第二电路径长度。此外，第一电路径长度短于第二电路径长度。在步骤712，在功率电平等于或小于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器对数据信号进行下变频。在本公开的至少一个方面，激活第一混频器、第一电路系统、第二混频器、和/或第二电路系统包括将第一混频器、第一电路系统、第二混频器、和/或第二电路系统加电到功率开启状态。在本公开的至少一个方面，停用第一混频器、第一电路系统、第二混频器、和/或第二电路系统包括将第一混频器、第一电路系统、第二混频器、和/或第二电路系统断电到功率关闭状态。
以上关于集成电路接收机(诸如图3中所示的接收机300)描述的功率节省技术可同样适用于集成电路发射机。
图8解说了根据本公开的一个方面的集成电路发射机800的功能框图。该发射机800可包括VCO 852、VCO缓冲器854、处理电路856、以及频带D发射机模块858。频带D发射机模块858包括混频器模块D1832、混频器模块D2836、以及用于传送输出RF信号(Txout)的发射放大器810。在所解说的示例中，频带D的发射放大器810被放置成相对远离VCO 852。例如，发射机800可包括与其他频带相关联的其他发射放大器(未示出)，这些其他发射放大器与频带D的发射放大器810相比可被放置成更靠近VCO 852。
频带D的混频器模块D1832包括通过短LO信号路径D1834(例如，“第一路径”)电耦合到VCO 852的相对低功率、低增益混频器808(例如，“第一混频器”)。混频器模块D2836包括通过长LO信号路径D2838(例如，“第二路径”)电耦合到VCO 852的相对高功率、高增益混频器818(例如，“第二混频器”)。
频带D发射机模块858在发射放大器810的一个或多个输出端子处传送频带D内的射频(RF)输出信号Txout。混频器808、818将基带(BB)或中频(IF)信号(例如，处理电路856提供的基带信号SO)上变频到RF信号，并且发射放大器810放大RF信号以供传输。短LO信号路径D1834将用于上变频的LO信号从VCO 852提供给低增益混频器808，并且长LO信号路径D2电路系统838将用于上变频的LO信号从VCO 852提供给高增益混频器818。处理电路856可以将一个或多个控制信号822、824传送给控制混频器808、818和LO信号路径834、838的操作的模块832、836。
短LO信号路径D1834包括例如相对低功率电路系统(例如，“第一电路系统”)，该相对低功率电路系统包括分频前缓冲器802、相对低功率分频器804、和/或相对低功率分频后缓冲器806。长LO信号路径D2838包括例如相对高功率电路系统(例如，“第二电路系统”)，该相对高功率电路系统包括分频前缓冲器812、相对高功率分频器814、和/或相对高功率分频后缓冲器816。缓冲器802、806、812、816可以是例如向LO信号路径提供驱动能力并帮助增加信号强度和转换速率的互补金属氧化物半导体(CMOS)反相器缓冲器。分频器804、814将由VCO 852生成的LO信号频率划分成期望频率以供混频器808、818用于上变频。在功率开启状态期间，高功率缓冲器812、816和高功率分频器814分别比低功率缓冲器802、806和低功率分频器804消耗更多功率。类似地，根据本公开的一个方面，高增益混频器818在功率开启状态下可比低增益混频器808消耗更多电流和功率。图8还解说了在VCO 852与混频器模块D1和D2832、836之间缓冲LO信号的VCO缓冲器854。VCO缓冲器854可以放大LO信号并提供VCO852与后续级(例如，混频器模块D1和D2832、836)之间的隔离。
在所解说的示例中，低增益混频器808被放置成相对靠近VCO 852，并且高增益混频器818被放置成相对靠近发射放大器810，发射放大器810相对远离VCO 852。因此，与从VCO 852到低增益混频器808(它是较短、较少电阻的路径)相比，LO信号从VCO 852到高增益混频器818必须行进较长、较大电阻的路径。结果，LO信号路径D1834电路系统(诸如缓冲器802、806和分频器804)可被缩小，因为需要较少功率就能将LO信号驱动到低增益混频器808。作为对比，LO信号路径D2838电路系统(诸如缓冲器812、816和分频器814)可被缩放成比LO信号路径D1834的各组件大，因为需要较多功率才能将LO信号从VCO 852驱动到高增益混频器818。为了更好地在概念上解说VCO 852与混频器808、818之间的路径长度的差异以及缓冲器802、804、812、816和分频器804、814之间的缩放大小的差异，图8中的LO信号路径D1834框被示为短于LO信号路径D2838框，并且低功率缓冲器802、806框和低功率分频器804框被示为小于高功率缓冲器812、816框和高功率分频器814框。
如将在下文更详细地描述的，与现有技术IC发射机架构相比，图8中解说的频带D发射机模块858可以消耗显著更少功率。
根据一个示例，处理电路856生成基带信号SO，其要被上变频到RF并传送给一个或多个接收站(未示出)。在一些情形中，要传送的输出RF信号可以是旨在去往如下接收站的低功率信号：该接收站位于从发射机800到该接收站的相对低信号损失路径沿线(例如，接收站相对靠近发射机800和/或该路径遭受相对低的干扰)。在其他情形中，要传送的输出RF信号可以是旨在去往如下接收站的高功率信号：该接收站位于从发射机800到该接收站的相对高信号损失路径沿线(例如，接收站相对远离发射机800和/或该路径遭受相对高的干扰)。
在基带信号SO功率电平较低(例如，它小于预定义阈值)时，处理电路856可以传送将混频器模块D1832激活并加电(即，功率开启状态)的一个或多个控制信号824。同时，处理电路856可以传送将混频器模块D2836停用并断电(即，功率关闭状态)的一个或多个控制信号822。控制信号824可以将包括缓冲器802、806和分频器804的短LO信号路径D1834电路系统以及低增益混频器808加电(即，功率开启状态)。控制信号824还可激活开关828，开关828将要被上变频的基带信号SO从处理电路856提供给低增益混频器808。一旦混频器模块D1832被激活并加电，频带D发射机模块856就可以利用低功率、低增益混频器808来对基带信号SO上变频。利用低功率、低增益混频器808将要在低功率电平传送的RF信号上变频会节省功率。在一些情形中，与高功率、高增益混频器818相比，低功率、低增益混频器808可以将较多噪声注入到输出RF信号Txout上。然而，由低增益混频器808注入到RF信号Txout上的任何附加噪声可仍然是令人满意的，因为信号质量的稍微降级将不显著影响位于输出RF信号Txout的低损失路径沿线的接收站对RF信号Txout的准确解调。
相反，在基带信号SO功率电平较高(例如，它高于预定义阈值)时，处理电路856可以传送将混频器模块D2836激活并加电(即，功率开启状态)的一个或多个控制信号822。同时，处理电路856可以传送将混频器模块D1832停用并断电(即，功率关闭状态)的一个或多个控制信号824。控制信号822可以将包括缓冲器812、816和分频器814的长LO信号路径D2838电路系统以及高增益混频器818加电。控制信号822还可激活开关826，开关826将要被上变频的基带信号SO从处理电路856提供给高增益混频器818。一旦混频器模块D2836被激活并加电，频带D发射机模块858就可以利用高功率、高增益混频器818来对基带信号SO上变频。利用高功率、高增益混频器818帮助确保输出RF信号Txout以足够高的功率电平传送(且信号失真保持最小)，使得接收RF信号Txout的站可准确地接收并解调该信号。
例如，频带D发射机模块858可能希望将基带信号SO上变频、放大、并传送到一个或多个接收站(未示出)。基带信号SO可由处理电路856生成并具有低于阈值的功率电平。结果，处理电路856将控制信号824传送给混频器模块D1832，以将短LO信号路径D1834(包括任何相关联的电路系统)和低功率、低增益混频器808激活并加电。处理电路856还可将控制信号822传送到混频器模块D2836，以将长LO信号路径D2838(包括任何相关联的电路系统)和高功率、高增益混频器818停用和断电。控制信号824还可闭合开关828，使得要被上变频的基带信号SO被提供给低增益、低功率混频器808。混频器808从处理电路856接收基带信号SO，并经由LO信号路径D1834从VCO 852接收LO信号。混频器808将基带信号SO上变频例如到RF信号，并且发射放大器810放大RF信号以传送输出RF信号Txout。因此，通过利用低功率电路组件(包括缓冲器802、806，分频器804，以及低增益混频器808)，频带D发射机模块858能够节省功率。
接着，频带D发射机模块858可能希望将另一基带信号SO上变频、放大、并传送到一个或多个接收站(未示出)。基带信号SO可由处理电路856生成并具有在阈值以上的功率电平。结果，处理电路856将控制信号822传送给混频器模块D2836，以将长LO信号路径D2838(包括任何相关联的电路系统)和高功率、高增益混频器818激活并加电。处理电路856还可将控制信号824传送到混频器模块D1832，以将短LO信号路径D1834(包括任何相关联的电路系统)和低功率、低增益混频器808停用和断电。控制信号822还可闭合开关826，使得要被上变频的基带信号SO被提供给高增益、高功率混频器818。混频器818从处理电路856接收基带信号SO，并经由LO信号路径D2838从VCO852接收LO信号。混频器818将基带信号SO上变频例如到RF信号，并且发射放大器810放大RF信号以传送输出RF信号Txout。
因此，发射机800在基带信号SO功率电平低时节省功率，因为执行上变频的混频器模块D1832组件(包括缓冲器802、806，分频器804以及低增益混频器808)与它们在混频器模块D2836中的高功率对应组件相比消耗较少电流和功率。在要传送的RF信号的相对低输出功率不需要使用高增益、低噪声混频器818来进行上变频时，发射机800利用低功率、低增益混频器808。此外，发射机800通过利用混频器模块D1832组件(包括缓冲器802、806，分频器804，以及低增益混频器808)靠近VCO 852的放置来节省功率。如上所述，将低功率、低增益混频器808放置/布局成靠近VCO 852允许LO信号路径D1电路系统834(包括缓冲器802、806，以及分频器804)被缩放成显著小于(即，它们消耗较少电流和功率)LO信号路径D2电路系统838，因为需要较少电流驱动就能将LO信号驱动到低增益混频器808。在本公开的其他方面，将低功率、低增益混频器808放置/布局成靠近VCO 852允许LO信号路径D1834电路系统包括较少缓冲器和/或其他电路组件，从而进一步降低了LO信号路径D1834的功耗。因此，频带D发射机模块858使用混频器模块D1对基带信号进行上变频的时间的比例越高，发射机800节省的功率就越多。
图9解说了根据本公开的一个方面的用于向低功率发射机提供低功率LO信号的流程图900。参考图8和9，在步骤902，处理电路856生成基带信号SO(例如，“数据信号”)。在步骤904，处理电路856可以确定基带信号SO的功率是否大于预定义阈值。如果确定SO的功率大于预定义阈值，则在步骤906，低功率混频器模块D1832被激活且高功率混频器模块D2836被停用。例如，处理电路856可以将激活混频器模块D1832的控制信号824传送给低功率混频器模块D1832，并且停用混频器模块D2836的另一控制信号822可被传送给高功率混频器模块D2836。激活混频器模块D1832可包括将包括缓冲器802、806和分频器804的LO信号路径D1834电路系统加电，将低增益混频器808加电，以及闭合开关828以将基带信号SO提供给低增益混频器808。停用混频器模块D2836可包括将包括缓冲器812、816和分频器814的LO信号路径D2838电路系统断电，将高增益混频器818断电，以及端开开关826以将基带信号SO从高增益混频器818断开连接。
在步骤908，可通过短的低功率LO信号路径D1834(包括低功率缓冲器802、806和低功率分频器804)将LO信号从VCO 852提供给低增益混频器808。在步骤910，低增益混频器808将基带信号SO上变频到RF。在步骤918，来自低增益混频器808的经上变频输出信号被提供给发射放大器810以供传输(并且在必要时放大)作为RF输出信号Txout。
然而，如果在步骤904确定SO的功率大于预定义阈值，则在步骤912，高功率混频器模块D2836被激活且低功率混频器模块D1832被停用。例如，处理电路856可以将激活混频器模块D2836的控制信号822传送给高功率混频器模块D2836，并且停用混频器模块D1832的另一控制信号824可被传送给低功率混频器模块D1832。激活混频器模块D2836可包括将包括缓冲器812、816和分频器814的LO信号路径D2838电路系统加电，将高增益混频器818加电，以及闭合开关826以将基带信号SO提供给高增益混频器818。停用混频器模块D1832可包括将包括缓冲器802、806和分频器804的LO信号路径D1834电路系统断电，将低增益混频器808断电，以及断开开关828以将输出基带信号SO从低增益混频器808断开。
在步骤914，可通过长的高功率LO信号路径D2838(包括高功率缓冲器812、816和高功率分频器814)将LO信号从VCO 852提供给高增益混频器818。在步骤916，高增益混频器818将基带信号SO上变频到RF。在步骤918，来自高增益混频器818的经上变频输出信号被提供给发射放大器810以供传输(并且在必要时放大)作为RF输出信号Txout。
图10解说了根据本公开的一个方面的包括低功率频带D发射机模块858的集成电路发射机800的功能框图。如在该所解说的示例中示出的，路径长度LVCO-M3(例如，“第一电路径长度”)定义VCO 852与低增益混频器808之间的片上电路径长度(例如，第一路径的路由长度)。因此，电路径长度LVCO-M3直接影响从VCO 852提供/分发给低增益混频器808的LO信号所经历的电阻、电容、以及信号损失。类似地，路径长度LVCO-M4(例如，“第二电路径长度”)定义VCO 852与高增益混频器818之间的片上电路径长度(例如，第二路径的路由长度)。因此，电路径长度LVCO-M4直接影响从VCO 852提供/分发给高增益混频器818的LO信号所经历的电阻、电容、以及信号损失。图10清楚地示出了电路径长度LVCO-M3短于电路径长度LVCO-M4，并且因此电路径长度LVCO-M4可能需要较大电路组件(例如，缓冲器、分频器，等等)来将LO信号从VCO852驱动到高增益混频器818。
在本公开的一个方面，路径长度LVCO-M3在路径长度LVCO-M4的1％与10％之间。在本公开的另一方面，路径长度LVCO-M3在路径长度LVCO-M4的10％与25％之间。在本公开的又一方面，路径长度LVCO-M3在路径长度LVCO-M4的25％与50％之间。在本公开的又一方面，路径长度LVCO-M3在路径长度LVCO-M4的50％与75％之间。在本公开的又一方面，路径长度LVCO-M3在路径长度LVCO-M4的75％与99％之间。仅作为一个示例，路径长度LVCO-M3可等于或小于200微米和/或路径长度LVCO-M4可大于或等于2000微米。作为另一示例，路径长度LVCO-M3可等于或小于500微米和/或路径长度LVCO-M4可大于或等于1000微米。
如在该所解说的示例中示出的，路径长度LTXA-M3(例如，“第三电路径长度”)定义发射放大器810与低增益混频器808之间的片上电路径长度(例如，路由长度)。类似地，路径长度LTXA-M4(例如，“第四电路径长度”)定义发射放大器810与高增益混频器818之间的片上电路径长度(例如，路由长度)。图10示出了电路径长度LTXA-M3长于电路径长度LTXA-M4。
在本公开的一个方面，路径长度LTXA-M4在路径长度LTXA-M3的1％与10％之间。在本公开的另一方面，路径长度LTXA-M4在路径长度LTXA-M3的10％与25％之间。在本公开的又一方面，路径长度LTXA-M4在路径长度LTXA-M3的25％与50％之间。在本公开的又一方面，路径长度LTXA-M4在路径长度LTXA-M3的50％与75％之间。在本公开的又一方面，路径长度LTXA-M4在路径长度LTXA-M3的75％与99％之间。仅作为一个示例，路径长度LTXA-M4可等于或小于200微米和/或路径长度LTXA-M3可大于或等于2000微米。作为另一示例，路径长度LTXA-M4可等于或小于500微米和/或路径长度LTXA-M3可大于或等于1000微米。
参考图8和10，在本公开的一个方面，LO路径D1834电路系统可被缩放成使得它小于LO路径D2838电路系统的大小(晶体管宽度、驱动能力，等等)的34％。例如，LO路径D1834电路系统的一个或多个组件(包括分频前缓冲器802、分频器804、和/或分频后缓冲器806)可被缩放成使得它们小于LO路径D2838电路系统的对应组件(例如，分频前缓冲器812、分频器814、和/或分频后缓冲器816)的大小(晶体管宽度、驱动能力，等等)的34％。在本公开的另一方面，LO路径D1834电路系统可被缩放成使得它在LO路径D2838电路系统的大小的34％与67％之间。例如，LO路径D1834电路系统的一个或多个组件(包括分频前缓冲器802、分频器804、和/或分频后缓冲器806)可被缩放成使得它们在LO路径D2838电路系统中的对应组件(例如，分频前缓冲器812、分频器814、和/或分频后缓冲器816)的大小的34％与67％之间。在本公开的又一方面，LO路径D1834电路系统可被缩放成使得它在LO路径D2838电路系统的大小的67％与95％之间。例如，LO路径D1834电路系统的一个或多个组件(包括分频前缓冲器802、分频器804、和/或分频后缓冲器806)可被缩放成使得它们在LO路径D2838电路系统中的对应组件(例如，分频前缓冲器812、分频器814、和/或分频后缓冲器816)的大小的67％与95％之间。
在本公开的另一方面，低增益、低功率混频器808可被缩放成使得它小于高功率、高增益混频器818的大小(晶体管宽度、驱动能力，等等)的34％。在本公开的另一方面，低增益、低功率混频器808可被缩放成使得它在高功率、高增益混频器818的大小的34％与67％之间。在本公开的另一方面，低增益、低功率混频器808可被缩放成使得它在高功率、高增益混频器818的大小的67％与95％之间。参考图8，在本公开的另一方面，分集缓冲器854的大小也可被缩小，以匹配于低增益混频器808与高增益混频器818之比。即，如果低增益混频器808被缩小到高增益混频器818的大小的33％，则分集缓冲器854可被缩小到其原始大小的33％(例如，原始大小是在不以混频器模块D1为特征的接收机的一方面中使用的分集缓冲器的大小)。在本公开的另一方面，分集缓冲器854的大小也可被缩小，以匹配于LO信号路径D1834电路系统与LO信号路径D2838电路系统之比。即，如果LO信号路径D1834电路系统被缩小到LO信号路径D2838电路系统的大小的33％，则分集缓冲器854可被缩小到其原始大小的33％(例如，原始大小是在不以混频器模块D1为特征的接收机的一方面中使用的分集缓冲器的大小)。在其他方面，分集缓冲器854可被缩小不同的量。
根据一个方面，高功率分频前缓冲器812、高功率分频器814、高功率分频后缓冲器816以及高功率高增益混频器818可各自被缩放成使得它们四(4)倍大于(晶体管宽度、驱动能力，等等)它们对应的低功率对应组件：分频前缓冲器802、分频器804、分频后缓冲器806、以及低功率低增益混频器808。
图11解说了根据本公开的一个方面的用于在集成电路发射机内提供振荡信号的低功率方法的流程图1100。在步骤1102，在集成电路发射机的振荡器处生成振荡信号。在步骤1104，确定数据信号具有大于、等于还是小于预定义阈值的功率电平。在步骤1106，在功率电平小于预定义阈值的情况下，激活第一混频器和第一电路系统，其中第一混频器沿具有第一电路系统的第一路径电耦合到该振荡器，且该第一路径具有第一电路径长度。在步骤1108，在功率电平小于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行上变频。在步骤1110，在功率电平等于或大于预定义阈值的情况下，激活第二混频器和第二电路系统，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，且该第二路径具有第二电路径长度。此外，第一电路径长度短于第二电路径长度。在步骤1112，在功率电平等于或大于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行上变频。在本公开的至少一个方面，激活第一混频器、第一电路系统、第二混频器、和/或第二电路系统包括将第一混频器、第一电路系统、第二混频器、和/或第二电路系统加电到功率开启状态。在本公开的至少一个方面，停用第一混频器、第一电路系统、第二混频器、和/或第二电路系统包括将第一混频器、第一电路系统、第二混频器、和/或第二电路系统断电到功率关闭状态。
图12解说了根据本公开的一个方面的以接收机300(参见图3)和/或发射机800(参见图8)为特征的电子通信设备1200的功能框图。参考图12，通信设备1200可以是能够进行无线和/或有线通信的任何通信设备，包括但不限于移动电话、智能电话、计算机、膝上型计算机、平板、无线电装置、基站、B节点、演进型B节点(e-Node B)，等等。通信设备1200可包括处理电路1202、存储器电路1204、输入/输出(I/O)接口1206、和/或通信接口1208。处理电路1202、存储器电路1204、输入/输出(I/O)接口1206、和/或通信接口1208可通过总线1210彼此通信地耦合。通信接口1208包括发射机800和/或接收机300。
处理电路1202(例如，处理器、一个或多个处理模块，等等)可以向接收机300传送控制接收机300中的各混频器326、328以及LO路径327、329电路系统的操作的控制信号。例如，处理电路1202可以传送图4中所解说的控制信号422、424。处理电路1202还可向发射机800传送控制发射机800中的各混频器808、818以及LO路径834、838电路系统的操作的控制信号。例如，处理电路1202可以传送图8中所解说的控制信号822、824。参考图12，处理电路1202还可从接收机300接收经下变频信号以供附加处理，包括滤波、解调，等等。处理电路1202还可向发射机800提供基带信号SO以供上变频和RF传输。
根据一个方面，处理电路1202可以是仅担当以下各项的一个示例的专用处理器(例如，专用集成电路(ASIC))：用于确定数据信号具有大于、等于还是小于预定义阈值的功率电平的装置；用于在功率电平大于预定义阈值的情况下，激活第一混频器和第一电路系统的装置，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度；用于在功率电平大于预定义阈值的情况下，经由第一路径将振荡信号提供给第一混频器并使用第一混频器来对数据信号进行下变频的装置；用于在功率电平等于或小于预定义阈值的情况下，激活第二混频器和第二电路系统的装置，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度；以及用于在功率电平等于或小于预定义阈值的情况下，经由第二路径将该振荡信号提供给第二混频器并使用第二混频器来对数据信号进行下变频的装置。
根据另一方面，处理电路1202可以是仅担当以下各项的一个示例的专用处理器(例如，ASIC)：用于在功率电平小于预定义阈值的情况下，激活第一混频器和第一电路系统的装置，其中第一混频器沿具有第一电路系统的第一路径电耦合到振荡器，该第一路径具有第一电路径长度；用于在功率电平小于预定义阈值的情况下，经由第一路径将该振荡信号提供给第一混频器并使用第一混频器来对数据信号进行上变频的装置；用于在功率电平等于或大于预定义阈值的情况下，激活第二混频器和第二电路系统的装置，其中第二混频器沿具有第二电路系统的第二路径电耦合到振荡器，该第二路径具有第二电路径长度，其中第一电路径长度短于第二电路径长度；以及用于在功率电平等于或大于预定义阈值的情况下，经由第二路径将振荡信号提供给第二混频器并使用第二混频器来对数据信号进行上变频的装置。
存储器电路1204(例如，存储器)可以是例如易失性或非易失性存储器，包括但不限于闪存、易失性RAM、磁硬盘、光学硬盘，等等。存储器电路1204可以存储可由处理器1202执行的一个或多个计算机可读指令。I/O接口1206可包括但不限于键盘、按键板、触摸屏显示器、指针、跟踪球、显示器，等等。通信接口1208可以是允许通信设备1200与其他设备无线地通信的无线通信接口。通信接口1208可包括接收机300和/或发射机800，并且因此，通信设备1200可通过利用低功率接收机300和/或低功率发射机800的功率节省方面来节省功率。
图1、2、3、4、5、6、7、8、9、10、11、和/或12中解说的组件、步骤、特征和/或功能之中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本发明。图3、4、6、8、10和/或12中解说的装置、设备、和/或组件可以被配置成执行图5、7、9和/或11中描述的方法、特征、或步骤中的一个或多个。本文中描述的算法也可以高效地实现在软件中和/或嵌入在硬件中。尽管本文的各个示例和/或解说可能引用集成电路，但应当清楚，所描述的各个特征不限于集成电路且适用于各种其他类型的电路。
此外，在本公开的一个方面，图3和4中解说的处理电路304可以是专门设计和/或硬连线成执行图5和/或7中描述的算法、方法、和/或步骤的专用处理器(例如，专用集成电路(例如，ASIC))。因此，此类专用处理器(例如，ASIC)可以是用于执行图5和/或7中描述的算法、方法、和/或步骤的装置的一个示例。在本公开的另一方面，图8中解说的处理电路856可以是专门设计和/或硬连线成执行图9和/或11中描述的算法、方法、和/或步骤的专用处理器(例如，专用集成电路(例如，ASIC))。因此，此类专用处理器(例如，ASIC)可以是用于执行图9和/或11中描述的算法、方法、和/或步骤的装置的一个示例。在本公开的另一方面，图12中解说的处理电路1202可以是专门设计和/或硬连线成执行图5、7、9和/或11中描述的算法、方法、和/或步骤的专用处理器(例如，ASIC)。因此，此类专用处理器(例如，ASIC)可以是用于执行图5、7、9和/或11中描述的算法、方法、和/或步骤的装置的一个示例。存储器电路1204还可存储处理器1202可读指令，其在由专用处理器(例如，ASIC)执行时使该专用处理器执行图5、7、9和/或11中描述的算法、方法、和/或步骤。
还应注意，本公开的各方面可作为被描绘为流程图、流图、结构图、或框图的过程来描述。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
此外，存储介质可表示用于存储数据的一个或多个设备，包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存设备和/或其他用于存储信息的机器可读介质、以及处理器可读介质、和/或计算机可读介质。术语“机器可读介质”、“计算机可读介质”和/或“处理器可读介质”可包括，但不限于非瞬态介质，诸如便携或固定的存储设备、光学存储设备，以及能够存储、包含或承载(诸)指令和/或数据的各种其他介质。因此，本文中描述的各种方法可全部或部分地由可存储在“机器可读介质”、“计算机可读介质”和/或“处理器可读介质”中并由一个或多个处理器、机器和/或设备执行的指令和/或数据来实现。
此外，本公开的各方面可以由硬件、软件、固件、中间件、微代码、或其任何组合来实现。当在软件、固件、中间件或微码中实现时，执行必要任务的程序代码或代码段可被存储在诸如存储介质之类的机器可读介质或其它存储中。处理器可以执行这些必要的任务。代码段可表示规程、函数、子程序、程序、例程、子例程、模块、软件包、类，或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，一代码段可被耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包括存储器共享、消息传递、令牌传递、网络传输等的任何合适的手段被传递、转发、或传输。
结合本文中公开的示例描述的各个解说性逻辑块、模块、电路、元件和/或组件可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以实现为计算组件的组合，例如DSP与微处理器的组合、数个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的示例描述的方法或算法可直接在硬件中、在能由处理器执行的软件模块中、或在这两者的组合中以处理单元、编程指令、或其他指示的形式实施，并且可包含在单个设备中或跨多个设备分布。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
本领域技术人员将可进一步领会，结合本文中公开的各方面描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (38)

1.一种用于在接收机电路内提供振荡信号的方法，所述方法包括：
在所述接收机电路的振荡器处生成所述振荡信号；
确定数据信号具有大于、等于还是小于预定义阈值的功率电平；
在所述功率电平大于所述预定义阈值的情况下，激活第一混频器和第一电路系统，其中所述第一混频器沿具有所述第一电路系统的第一路径电耦合到所述振荡器，所述第一路径具有第一电路径长度；
在所述功率电平大于所述预定义阈值的情况下，经由所述第一路径将所述振荡信号提供给所述第一混频器并使用所述第一混频器来对所述数据信号进行下变频；
在所述功率电平等于或小于所述预定义阈值的情况下，激活第二混频器和第二电路系统，其中所述第二混频器沿具有所述第二电路系统的第二路径电耦合到所述振荡器，所述第二路径具有第二电路径长度，其中所述第一电路径长度短于所述第二电路径长度；以及
在所述功率电平等于或小于所述预定义阈值的情况下，经由所述第二路径将所述振荡信号提供给所述第二混频器并使用所述第二混频器来对所述数据信号进行下变频，
其中与处于开启状态下的所述第二混频器相比，所述第一混频器被适配成在开启状态下消耗较少功率。
2.如权利要求1所述的方法，其特征在于，与处于功率开启状态下的所述第二电路系统相比，所述第一电路系统被适配成在功率开启状态下消耗较少功率。
3.如权利要求1所述的方法，其特征在于，进一步包括：
在所述数据信号具有等于或小于所述预定义阈值的功率电平的情况下，停用所述第一混频器和所述第一电路系统；以及
在所述数据信号具有大于所述预定义阈值的功率电平的情况下，停用所述第二混频器和所述第二电路系统。
4.如权利要求1所述的方法，其特征在于，所述第一电路系统的电路组件被缩放成小于所述第二电路系统的电路组件。
5.如权利要求4所述的方法，其特征在于，所述第一电路系统的所述电路组件包括第一分频前缓冲器、第一分频器、和/或第一分频后缓冲器中的至少一个，并且所述第二电路系统的所述电路组件包括第二分频前缓冲器、第二分频器、和/或第二分频后缓冲器中的至少一个。
6.如权利要求1所述的方法，其特征在于，所述第一混频器被缩放成小于所述第二混频器。
7.如权利要求1所述的方法，其特征在于，所述接收机电路是多频带集成电路接收机。
8.如权利要求1所述的方法，其特征在于，与所述第二混频器距离所述振荡器相比，所述第一混频器在所述接收机电路上被放置成更靠近所述振荡器。
9.如权利要求1所述的方法，其特征在于，所述第一电路径长度小于所述第二电路径长度的一半。
10.如权利要求1所述的方法，其特征在于，所述第一电路径长度小于所述第二电路径长度的百分之十(10％)。
11.如权利要求1所述的方法，其特征在于，进一步包括：
在所述接收机电路的放大器处接收所述数据信号，其中所接收到的所述数据信号是射频(RF)信号。
12.如权利要求11所述的方法，其特征在于，与所述第一混频器距离所述放大器相比，所述第二混频器在所述接收机电路上被放置成更靠近所述放大器。
13.如权利要求11所述的方法，其特征在于，所述第二混频器与所述放大器之间的第三电路径长度小于所述第一混频器与所述放大器之间的第四电路径长度的一半。
14.一种接收机电路，包括：
适配成生成振荡信号的振荡器；以及
通信地耦合到所述振荡器的处理电路，所述处理电路适配成：
确定数据信号具有大于、等于还是小于预定义阈值的功率电平，
在所述功率电平大于所述预定义阈值的情况下，激活第一混频器和第一电路系统，其中所述第一混频器沿具有所述第一电路系统的第一路径电耦合到所述振荡器，所述第一路径具有第一电路径长度，
在所述功率电平大于所述预定义阈值的情况下，经由所述第一路径将所述振荡信号提供给所述第一混频器并使用所述第一混频器来对所述数据信号进行下变频，
在所述功率电平等于或小于所述预定义阈值的情况下，激活第二混频器和第二电路系统，其中所述第二混频器沿具有所述第二电路系统的第二路径电耦合到所述振荡器，所述第二路径具有第二电路径长度，其中所述第一电路径长度短于所述第二电路径长度，以及
在所述功率电平等于或小于所述预定义阈值的情况下，经由所述第二路径将所述振荡信号提供给所述第二混频器并使用所述第二混频器来对所述数据信号进行下变频，
其中与处于开启状态下的所述第二混频器相比，所述第一混频器被适配成在开启状态下消耗较少功率。
15.如权利要求14所述的接收机电路，其特征在于，与处于功率开启状态下的所述第二电路系统相比，所述第一电路系统被适配成在功率开启状态下消耗较少功率。
16.如权利要求14所述的接收机电路，其特征在于，所述处理电路被进一步适配成：
在所述数据信号具有等于或小于所述预定义阈值的功率电平的情况下，停用所述第一混频器和所述第一电路系统；以及
在所述数据信号具有大于所述预定义阈值的功率电平的情况下，停用所述第二混频器和所述第二电路系统。
17.一种接收机电路，包括：
用于生成振荡信号的装置；
用于确定数据信号具有大于、等于还是小于预定义阈值的功率电平的装置；
用于在所述功率电平大于所述预定义阈值的情况下，激活第一混频器和第一电路系统的装置，其中所述第一混频器沿具有所述第一电路系统的第一路径电耦合到所述用于生成所述振荡信号的装置，所述第一路径具有第一电路径长度；
用于在所述功率电平大于所述预定义阈值的情况下，经由所述第一路径将所述振荡信号提供给所述第一混频器并使用所述第一混频器来对所述数据信号进行下变频的装置；
用于在所述功率电平等于或小于所述预定义阈值的情况下，激活第二混频器和第二电路系统的装置，其中所述第二混频器沿具有所述第二电路系统的第二路径电耦合到所述用于生成所述振荡信号的装置，所述第二路径具有第二电路径长度，其中所述第一电路径长度短于所述第二电路径长度；以及
用于在所述功率电平等于或小于所述预定义阈值的情况下，经由所述第二路径将所述振荡信号提供给所述第二混频器并使用所述第二混频器来对所述数据信号进行下变频的装置，
其中与处于开启状态下的所述第二混频器相比，所述第一混频器被适配成在开启状态下消耗较少功率。
18.如权利要求17所述的接收机电路，其特征在于，与处于功率开启状态下的所述第二电路系统相比，所述第一电路系统被适配成在功率开启状态下消耗较少功率。
19.如权利要求17所述的接收机电路，其特征在于，进一步包括：
用于在所述数据信号具有等于或小于所述预定义阈值的功率电平的情况下，停用所述第一混频器和所述第一电路系统的装置；以及
用于在所述数据信号具有大于所述预定义阈值的功率电平的情况下，停用所述第二混频器和所述第二电路系统的装置。
20.一种用于在发射机电路内提供振荡信号的方法，所述方法包括：
在所述发射机电路的振荡器处生成所述振荡信号；
确定数据信号具有大于、等于还是小于预定义阈值的功率电平；
在所述功率电平小于所述预定义阈值的情况下，激活第一混频器和第一电路系统，其中所述第一混频器沿具有所述第一电路系统的第一路径电耦合到所述振荡器，所述第一路径具有第一电路径长度；
在所述功率电平小于所述预定义阈值的情况下，经由所述第一路径将所述振荡信号提供给所述第一混频器并使用所述第一混频器来对所述数据信号进行上变频；
在所述功率电平等于或大于所述预定义阈值的情况下，激活第二混频器和第二电路系统，其中所述第二混频器沿具有所述第二电路系统的第二路径电耦合到所述振荡器，所述第二路径具有第二电路径长度，其中所述第一电路径长度短于所述第二电路径长度；以及
在所述功率电平等于或大于所述预定义阈值的情况下，经由所述第二路径将所述振荡信号提供给所述第二混频器并使用所述第二混频器来对所述数据信号进行上变频，
其中与处于开启状态下的所述第二混频器相比，所述第一混频器被适配成在开启状态下消耗较少功率。
21.如权利要求20所述的方法，其特征在于，与处于功率开启状态下的所述第二电路系统相比，所述第一电路系统被适配成在功率开启状态下消耗较少功率。
22.如权利要求20所述的方法，其特征在于，进一步包括：
在所述数据信号具有等于或大于所述预定义阈值的功率电平的情况下，停用所述第一混频器和所述第一电路系统；以及
在所述数据信号具有小于所述预定义阈值的功率电平的情况下，停用所述第二混频器和所述第二电路系统。
23.如权利要求20所述的方法，其特征在于，所述第一电路系统的电路组件被缩放成小于所述第二电路系统的电路组件。
24.如权利要求23所述的方法，其特征在于，所述第一电路系统的所述电路组件包括第一分频前缓冲器、第一分频器、和/或第一分频后缓冲器中的至少一个，并且所述第二电路系统的所述电路组件包括第二分频前缓冲器、第二分频器、和/或第二分频后缓冲器中的至少一个。
25.如权利要求20所述的方法，其特征在于，所述第一混频器被缩放成小于所述第二混频器。
26.如权利要求20所述的方法，其特征在于，所述发射机电路是多频带发射机。
27.如权利要求20所述的方法，其特征在于，与所述第二混频器距离所述振荡器相比，所述第一混频器在所述发射机电路上被放置成更靠近所述振荡器。
28.如权利要求20所述的方法，其特征在于，所述第一电路径长度小于所述第二电路径长度的一半。
29.如权利要求20所述的方法，其特征在于，所述第一电路径长度小于所述第二电路径长度的百分之十(10％)。
30.如权利要求20所述的方法，其特征在于，进一步包括：
从所述发射机电路的处理电路接收所述数据信号，其中所接收到的所述数据信号是基带信号。
31.如权利要求20所述的方法，其特征在于，进一步包括：
将所述经上变频数据信号提供给所述发射机电路的发射放大器。
32.如权利要求31所述的方法，其特征在于，所述第二混频器与所述发射放大器之间的第三电路径长度小于所述第一混频器与所述发射放大器之间的第四电路径长度的一半。
33.一种发射机电路，包括：
适配成生成振荡信号的振荡器；以及
通信地耦合到所述振荡器的处理电路，所述处理电路被适配成：
确定数据信号具有大于、等于还是小于预定义阈值的功率电平，
在所述功率电平小于所述预定义阈值的情况下，激活第一混频器和第一电路系统，其中所述第一混频器沿具有所述第一电路系统的第一路径电耦合到所述振荡器，所述第一路径具有第一电路径长度，
在所述功率电平小于所述预定义阈值的情况下，经由所述第一路径将所述振荡信号提供给所述第一混频器并使用所述第一混频器来对所述数据信号进行上变频，
在所述功率电平等于或大于所述预定义阈值的情况下，激活第二混频器和第二电路系统，其中所述第二混频器沿具有所述第二电路系统的第二路径电耦合到所述振荡器，所述第二路径具有第二电路径长度，其中所述第一电路径长度短于所述第二电路径长度，以及
在所述功率电平等于或大于所述预定义阈值的情况下，经由所述第二路径将所述振荡信号提供给所述第二混频器并使用所述第二混频器对所述数据信号进行上变频，
其中与处于开启状态下的所述第二混频器相比，所述第一混频器被适配成在开启状态下消耗较少功率。
34.如权利要求33所述的发射机电路，其特征在于，与处于功率开启状态下的所述第二电路系统相比，所述第一电路系统被适配成在功率开启状态下消耗较少功率。
35.如权利要求33所述的发射机电路，其特征在于，所述处理电路被进一步适配成：
在所述数据信号具有等于或大于所述预定义阈值的功率电平的情况下，停用所述第一混频器和所述第一电路系统；以及
在所述数据信号具有小于所述预定义阈值的功率电平的情况下，停用所述第二混频器和所述第二电路系统。
36.一种发射机电路，包括：
用于生成振荡信号的装置；
用于确定数据信号具有大于、等于还是小于预定义阈值的功率电平的装置；
用于在所述功率电平小于所述预定义阈值的情况下，激活第一混频器和第一电路系统的装置，其中所述第一混频器沿具有所述第一电路系统的第一路径电耦合到所述用于生成所述振荡信号的装置，所述第一路径具有第一电路径长度；
用于在所述功率电平小于所述预定义阈值的情况下，经由所述第一路径将所述振荡信号提供给所述第一混频器并使用所述第一混频器来对所述数据信号进行上变频的装置；
用于在所述功率电平等于或大于所述预定义阈值的情况下，激活第二混频器和第二电路系统的装置，其中所述第二混频器沿具有所述第二电路系统的第二路径电耦合到所述用于生成所述振荡信号的装置，所述第二路径具有第二电路径长度，其中所述第一电路径长度短于所述第二电路径长度；以及
用于在所述功率电平等于或大于所述预定义阈值的情况下，经由所述第二路径将所述振荡信号提供给所述第二混频器并使用所述第二混频器来对所述数据信号进行上变频的装置，
其中与处于开启状态下的所述第二混频器相比，所述第一混频器被适配成在开启状态下消耗较少功率。
37.如权利要求36所述的发射机电路，其特征在于，与处于功率开启状态下的所述第二电路系统相比，所述第一电路系统被适配成在功率开启状态下消耗较少功率。
38.如权利要求36所述的发射机电路，其特征在于，进一步包括：
用于在所述数据信号具有等于或大于所述预定义阈值的功率电平的情况下，停用所述第一混频器和所述第一电路系统的装置；以及
用于在所述数据信号具有小于所述预定义阈值的功率电平的情况下，停用所述第二混频器和所述第二电路系统的装置。
CN201380039221.3A 2012-07-25 2013-06-12 低功率本地振荡器信号生成 Expired - Fee Related CN104488331B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/557,382 2012-07-25
US13/557,382 US8787854B2 (en) 2012-07-25 2012-07-25 Low power local oscillator signal generation
PCT/US2013/045381 WO2014018179A1 (en) 2012-07-25 2013-06-12 Low power local oscillator signal generation

Publications (2)

Publication Number Publication Date
CN104488331A CN104488331A (zh) 2015-04-01
CN104488331B true CN104488331B (zh) 2018-04-03

Family

ID=48746109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380039221.3A Expired - Fee Related CN104488331B (zh) 2012-07-25 2013-06-12 低功率本地振荡器信号生成

Country Status (4)

Country Link
US (1) US8787854B2 (zh)
EP (1) EP2878159B1 (zh)
CN (1) CN104488331B (zh)
WO (1) WO2014018179A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102073903B1 (ko) * 2013-10-31 2020-03-02 삼성전자주식회사 무선 송신 장치에서 신호 이득을 제어하기 위한 장치 및 방법
GB2560121B (en) * 2015-10-21 2021-06-23 Ford Global Tech Llc Boundary detection system utilizing wireless signals
CN105720974A (zh) * 2016-01-20 2016-06-29 深圳市同创国芯电子有限公司 一种振荡器电路、锁相环电路及设备
US9729119B1 (en) * 2016-03-04 2017-08-08 Atmel Corporation Automatic gain control for received signal strength indication
EP3376666A1 (fr) * 2017-03-14 2018-09-19 STMicroelectronics (ALPS) SAS Dispositif d'oscillateur local à faible consommation
JP6929203B2 (ja) * 2017-11-15 2021-09-01 旭化成エレクトロニクス株式会社 ダイレクトコンバージョン受信機
US11601147B2 (en) 2020-10-30 2023-03-07 Mediatek Inc. Semiconductor chip with local oscillator buffer reused for loop-back test and associated loop-back test method
US11695439B2 (en) * 2020-10-30 2023-07-04 Mediatek Inc. Semiconductor chip with local oscillator buffer reused for signal transmission and associated transmission method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101803180A (zh) * 2007-09-14 2010-08-11 高通股份有限公司 具有高输出功率准确性和低本地振荡器泄漏的混频器
CN102469051A (zh) * 2010-11-16 2012-05-23 索尼公司 信号接收装置、信号接收方法以及电子装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105739B2 (ja) 1993-06-08 1995-11-13 日本電気株式会社 受信機
US6147543A (en) 1996-01-19 2000-11-14 Motorola, Inc. Method and apparatus for selecting from multiple mixers
SE508415C2 (sv) 1997-01-09 1998-10-05 Ericsson Telefon Ab L M Högfrekvenskrets för en radiomottagare
JP2002118483A (ja) 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 無線回路装置及び無線回路装置の制御方法
US7394505B2 (en) 2002-02-19 2008-07-01 Sige Semiconductor Inc. High linearity, low noise figure tuner front end circuit
JP3586260B2 (ja) 2002-04-10 2004-11-10 株式会社東芝 半導体集積回路装置
US7209720B2 (en) 2003-08-26 2007-04-24 Freescale Semiconductor, Inc. Multiband and multimode transmitter and method
JP2005295348A (ja) 2004-04-02 2005-10-20 Sharp Corp 受信機
US8472890B2 (en) * 2007-11-20 2013-06-25 Qualcomm Incorporated Adjustable local oscillator path in a communication device with a transmitter
US8639205B2 (en) 2008-03-20 2014-01-28 Qualcomm Incorporated Reduced power-consumption receivers
US8140047B2 (en) 2009-03-11 2012-03-20 Infineon Technologies Ag System including receiver front ends
WO2011056009A2 (ko) * 2009-11-04 2011-05-12 주식회사 케이엠더블유 무선 주파수 송신기 및 그 신호 증폭 방법
EP2387159A1 (en) 2010-05-12 2011-11-16 Imec Reconfigurable receiver architectures
US8442462B2 (en) 2010-07-29 2013-05-14 Marvell World Trade Ltd. Modular frequency divider and mixer configuration
US9344100B2 (en) 2010-10-05 2016-05-17 Qualcomm Incorporated Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101803180A (zh) * 2007-09-14 2010-08-11 高通股份有限公司 具有高输出功率准确性和低本地振荡器泄漏的混频器
CN102469051A (zh) * 2010-11-16 2012-05-23 索尼公司 信号接收装置、信号接收方法以及电子装置

Also Published As

Publication number Publication date
EP2878159A1 (en) 2015-06-03
CN104488331A (zh) 2015-04-01
US20140030991A1 (en) 2014-01-30
WO2014018179A1 (en) 2014-01-30
EP2878159B1 (en) 2018-02-21
US8787854B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
CN104488331B (zh) 低功率本地振荡器信号生成
US8639205B2 (en) Reduced power-consumption receivers
US9014648B2 (en) Diversity receiver with shared local oscillator signal in diversity mode
EP2188891B1 (en) Local oscillator buffer and mixer having adjustable size
Yoon et al. A new approach to low-power and low-latency wake-up receiver system for wireless sensor nodes
US8774742B2 (en) High efficiency transmitter
US9379722B2 (en) Frequency divider with duty cycle adjustment within feedback loop
US8330547B2 (en) Gain control linearity in an RF driver amplifier transmitter
US20140197886A1 (en) Amplifier with switchable common gate gain buffer
US11044671B2 (en) Communication system including a wake-up radio
US8344765B2 (en) Frequency divider with a configurable dividing ratio
Banerjee et al. Real-time use-aware adaptive RF transceiver systems for energy efficiency under BER constraints
US9628070B2 (en) Radio frequency switch circuit and control method thereof
KR20190052673A (ko) 구성가능한 믹서
US8781411B2 (en) Baseband filter and upconverter with configurable efficiency for wireless transmitters
CN101938254A (zh) 混频器
US8442472B2 (en) Technique to generate divide by two and 25% duty cycle
US8855588B2 (en) Power amplifying apparatus and wireless signal transmitter utilizing the same
WO2020236801A1 (en) Multi-mode mixer
CN102684725A (zh) 缓冲电路、传送电路及无线通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180403

Termination date: 20210612

CF01 Termination of patent right due to non-payment of annual fee