CN104486249A - 一种提高rapidio传输网络报文效率的方法 - Google Patents
一种提高rapidio传输网络报文效率的方法 Download PDFInfo
- Publication number
- CN104486249A CN104486249A CN201410801169.7A CN201410801169A CN104486249A CN 104486249 A CN104486249 A CN 104486249A CN 201410801169 A CN201410801169 A CN 201410801169A CN 104486249 A CN104486249 A CN 104486249A
- Authority
- CN
- China
- Prior art keywords
- message
- rapidio
- network message
- internal storage
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种提高RAPIDIO传输网络报文效率的方法，该方法的步骤如下：通过报文长度解析逻辑得到待传递报文长度信息，将此信息作为参数传递给内存初始化逻辑，初始化逻辑依据参数信息对固定地址的内存进行初始化；之后，第一个报文通过数据交换通道传输由RapidIO发送；在此同时，内存初始化逻辑会根据下一个报文的长度初始化对应的下一个内存空间，在第一个报文发送完毕后，直接可以发送下一个报文；待第一个内存空间空闲后，第三个报文会存放其中，以此类推一直到网络报文队列发送完毕。本发明的一种提高RAPIDIO传输网络报文效率的方法和现有技术相比，使得内存初始化与报文等长，降低内存初始化时间，提高RapidIO传输网络报文的效率，有效的提高了工作效率。
Description
技术领域
本发明涉及数据传输技术领域，具体地说是一种提高RAPIDIO传输网络报文效率的方法。
背景技术
RapidIO是一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。
RapidIO协议由逻辑层、传输层和物理层构成。逻辑层定义了所有协议和包格式。这是对终端进行初始化和完成传送的很有必要的信息。传输层为数据包从一个终端到另一个终端通道的必要信息。物理层描述了设备之间接口协议，例如包传装置，流量控制，电特性及低级错误管理等。Rapid IO分为并行Rapid IO标准和串行Rapid IO标准，串行RapidIO是指物理层采用串行差分模拟信号传输的RapidIO标准。
目前，RapidIO传输方式在现今社会应用广泛，而在针对网络等报文传输时，由于报文长度不均等问题，会使得内存初始化空间过分冗余，不仅造成存储空间浪费，同时会降低传输效率。
因此，一种提高RapidIO传输网络报文效率的方法具有广泛的市场应用价值。
发明内容
本发明的技术任务是提供一种提高RAPIDIO传输网络报文效率的方法。
本发明的技术任务是按以下方式实现的，该方法的步骤如下：
通过报文长度解析逻辑得到待传递报文长度信息，将此信息作为参数传递给内存初始化逻辑，初始化逻辑依据参数信息对固定地址的内存进行初始化；之后，第一个报文通过数据交换通道传输由RapidIO发送；在此同时，内存初始化逻辑会根据下一个报文的长度初始化对应的下一个内存空间，在第一个报文发送完毕后，直接可以发送下一个报文；待第一个内存空间空闲后，第三个报文会存放其中，以此类推一直到网络报文队列发送完毕。
所述的数据交换通道为DMA通道。
所述的固定地址的内存空间为等长的两个，用来乒乓的存放待传输网络报文。
本发明的一种提高RAPIDIO传输网络报文效率的方法和现有技术相比，使得内存初始化与报文等长，降低内存初始化时间，提高RapidIO传输网络报文的效率，有效的提高了工作效率。
附图说明
附图１为实施提高RAPIDIO传输网络报文效率的方法的实施例3的流程框图。
具体实施方式
实施例1：
通过报文长度解析逻辑得到待传递报文长度信息，将此信息作为参数传递给内存初始化逻辑，初始化逻辑依据参数信息对固定地址的内存进行初始化；之后，第一个报文通过DMA传输由RapidIO发送；在此同时，内存初始化逻辑会根据下一个报文的长度初始化对应的下一个内存空间，在第一个报文发送完毕后，直接可以发送下一个报文；待第一个内存空间空闲后，第三个报文会存放其中，以此类推一直到网络报文队列发送完毕。
实施例2：
通过报文长度解析逻辑得到待传递报文长度信息，将此信息作为参数传递给内存初始化逻辑，初始化逻辑依据参数信息对固定地址的内存进行初始化；固定地址的内存空间为等长的两个，用来乒乓的存放待传输网络报文；之后，第一个报文通过DMA传输由RapidIO发送；在此同时，内存初始化逻辑会根据下一个报文的长度初始化对应的下一个内存空间，在第一个报文发送完毕后，直接可以发送下一个报文；待第一个内存空间空闲后，第三个报文会存放其中，以此类推一直到网络报文队列发送完毕。
实施例3：
下面结合附图具体说明。如图1，网络报文队列中存在网络报文1到N，通过报文长度解析逻辑得到待传递报文长度，以此为参数传递给内存初始化逻辑，对内存空间A进行初始化，之后报文1通过DMA传输由RapidIO发送；在此同时，内存初始化逻辑会根据报文2的长度初始化内存空间B，在报文1发送完毕后，直接可以发送报文2；待内存空间A空闲后，报文3会存放其中，以此类推一直到网络报文队列发送完毕。
通过上述方法，使得内存初始化与报文等长，降低内存初始化时间，有效的利用存储空间，提高了RapidIO传输网络报文的效率。
名词解释：DMA是Direct Memory Access的英文缩写，翻译成中文为直接内存存取，是数字信号处理器(DSP)中用于快速数据交换的重要技术,它具有独立于CPU的后台批量数据传输能力,能够满足实时图像处理中高速数据传输要求。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的几种具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。
Claims (3)
1.一种提高RAPIDIO传输网络报文效率的方法，其特征在于，该方法的步骤如下：
通过报文长度解析逻辑得到待传递报文长度信息，将此信息作为参数传递给内存初始化逻辑，初始化逻辑依据参数信息对固定地址的内存进行初始化；之后，第一个报文通过数据交换通道传输由RapidIO发送；在此同时，内存初始化逻辑会根据下一个报文的长度初始化对应的下一个内存空间，在第一个报文发送完毕后，直接可以发送下一个报文；待第一个内存空间空闲后，第三个报文会存放其中，以此类推一直到网络报文队列发送完毕。
2.根据权利要求1所述的一种提高RAPIDIO传输网络报文效率的方法，其特征在于，所述的数据交换通道为DMA通道。
3.根据权利要求1所述的一种提高RAPIDIO传输网络报文效率的方法，其特征在于，所述的固定地址的内存空间为等长的两个，用来乒乓的存放待传输网络报文。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410801169.7A CN104486249A (zh) | 2014-12-22 | 2014-12-22 | 一种提高rapidio传输网络报文效率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410801169.7A CN104486249A (zh) | 2014-12-22 | 2014-12-22 | 一种提高rapidio传输网络报文效率的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104486249A true CN104486249A (zh) | 2015-04-01 |
Family
ID=52760754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410801169.7A Pending CN104486249A (zh) | 2014-12-22 | 2014-12-22 | 一种提高rapidio传输网络报文效率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104486249A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101163129A (zh) * | 2006-10-09 | 2008-04-16 | 北京航空航天大学 | 一种降低并行多数字信号处理器之间消息传递开销的方法 |
| CN101193055A (zh) * | 2006-11-30 | 2008-06-04 | 中兴通讯股份有限公司 | 间接实时流量控制数据发送方法 |
| CN102098214A (zh) * | 2010-12-17 | 2011-06-15 | 天津曙光计算机产业有限公司 | 一种采用轮询机制的高速报文接收方法 |
| CN103581181A (zh) * | 2013-10-28 | 2014-02-12 | 清华大学 | 数据包捕获、处理和发送方法及系统 |
-
2014
- 2014-12-22 CN CN201410801169.7A patent/CN104486249A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101163129A (zh) * | 2006-10-09 | 2008-04-16 | 北京航空航天大学 | 一种降低并行多数字信号处理器之间消息传递开销的方法 |
| CN101193055A (zh) * | 2006-11-30 | 2008-06-04 | 中兴通讯股份有限公司 | 间接实时流量控制数据发送方法 |
| CN102098214A (zh) * | 2010-12-17 | 2011-06-15 | 天津曙光计算机产业有限公司 | 一种采用轮询机制的高速报文接收方法 |
| CN103581181A (zh) * | 2013-10-28 | 2014-02-12 | 清华大学 | 数据包捕获、处理和发送方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10705974B2 (en) | Data processing method and NVME storage device | |
| WO2015197027A1 (zh) | 一种访问NVMe存储设备的方法和NVMe存储设备 | |
| JP5902834B2 (ja) | 暗示的なメモリの登録のための明示的なフロー制御 | |
| US20090138597A1 (en) | system and method for accessing memory | |
| WO2021052374A1 (zh) | 网络拥塞控制方法、节点、系统及存储介质 | |
| CN101409675A (zh) | 网络分组净荷压缩 | |
| US20200081850A1 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
| CN102185833B (zh) | 一种基于fpga的fc i/o并行处理方法 | |
| WO2021208734A1 (zh) | 一种串行总线的数据传输方法及通信装置 | |
| CN111641566B (zh) | 数据处理的方法、网卡和服务器 | |
| CN103744811A (zh) | 一种串行数据传输系统及方法 | |
| CN103986585A (zh) | 报文预处理方法及其装置 | |
| CN105635176A (zh) | 一种基于RapidIO的网络数据传输方法 | |
| US9485114B2 (en) | MAC abstraction sub-layer and MAC table for a communication system and related communication device | |
| CN103731364A (zh) | 基于x86平台实现万兆大流量快速收包的方法 | |
| CN104102550A (zh) | 一种多主机进程间通信的方法 | |
| WO2020248996A1 (zh) | QoS处理及控制方法及网络接口控制器 | |
| EP2929444B1 (en) | Apparatus and circuit for processing data | |
| Saadé et al. | A system-level overview and comparison of three High-Speed Serial Links: USB 3.0, PCI Express 2.0 and LLI 1.0 | |
| CN104714832A (zh) | 一种用于机载数据网络异步数据交互区的缓冲管理方法 | |
| CN104486249A (zh) | 一种提高rapidio传输网络报文效率的方法 | |
| CN102089750B (zh) | 将串行scsi阵列控制器连接至存储区域网络的系统 | |
| TW202306365A (zh) | 用於互連協定的訊框接收的資料處理的方法以及儲存裝置 | |
| US7752375B2 (en) | Input output control apparatus with a plurality of ports and single protocol processing circuit | |
| EP1971923A1 (en) | Method for managing under-runs and a device having under-run management capabilities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150401 |