CN104486183A - 一种收发自控制的三态rs485通讯方法 - Google Patents

Abstract

本发明提供了一种收发自控制的三态RS485通讯方法。该方法包括第一至第二PMOS管、第一至第二NMOS管；第一至第二恒流源；一逻辑驱动控制器分别与第一至第二PMOS管和第一至第二NMOS管连接，输出控制信号控制第一至第二PMOS管和第一至第二NMOS管的开关来实现收发自控制功能；一接收模块完成接收状态信号输出。本发明不仅实现了RS485的通讯功能，还实现了发送与接收状态自控制，从而减少了RS485通讯芯片的两个收发控制使能引脚，使芯片的封装尺寸变得更小，降低了芯片封装的成本，更重要的是，使RS485通讯的外围控制电路搭建变得更易实现，减少了光耦等元器件的使用，极大的降低了RS485通讯系统的成本。

Description

一种收发自控制的三态RS485通讯方法

技术领域

本发明涉及集成电路设计领域，具体是指适用于集成电路内部的一种收发自控制的三态RS485通讯方法。

背景技术

RS485是一种广泛应用于工业通信接口、基于差分信号传送的串行通信链路层协议。具有抗干扰能力强、传输距离远等优点，属于半双工通信。

目前常用的RS485通讯芯片基本是8脚封装，具有控制发送接收状态转换的2个使能引脚。在由单片机控制的RS485通讯系统中，需要使用光耦等元器件来完成发送和接收状态的转换以实现RS485通讯。这样的电路系统中，RS485通讯芯片封装管脚多、电路复杂、外围器件较多，导致RS485通讯系统的成本过高，越来越不适应现代电子发展的低成本要求。

发明内容

为解决上述现有RS485通讯系统中存在的问题，本发明提供了收发自控制的三态RS485通讯方法。该方法不仅实现了RS485的通讯功能，还实现了发送与接收状态自控制，从而减少了RS485通讯芯片的两个收发控制使能引脚，使芯片的封装尺寸变得更小，降低了芯片封装的成本，更重要的是，使RS485通讯的外围控制电路搭建变得更易实现，减少了光耦等元器件的使用，极大的降低了RS485通讯系统的成本。

本发明所述的一种收发自控制的三态RS485通讯方法，其特征在于，所述收发自控制的三态RS485通讯方法包括第一至第二PMOS管、第一至第二NMOS管、一逻辑驱动控制器、一接收模块和第一至第二恒流源。其中，

所述第一至第二PMOS管和第一至第二NMOS管分别接收逻辑驱动控制器的驱动信号。

所述逻辑驱动控制器接收外部输入信号DI，发送状态下该信号为PWM信号，接收状态下该信号始终保持高电平状态。该逻辑驱动控制器输出控制信号至第一与第二PMOS管和第一与第二NMOS管，控制第一至第二PMOS管与第一至第二NMOS管的开关来实现收发自控制功能。

所述接收模块接收A端与B端外部总线差分信号，输出信号Ro。

所述第一恒流源接至A端与电源VCC之间，第二恒流源接至B端与地GND之间。实现在DI信号为高电平，第一至第二PMOS管和第一至第二NMOS管全部关断时，保持VoutA和VoutB分别为高电平和低电平状态。

发送状态下，当DI由低电平跳变为高电平时，逻辑驱动控制器输出控制信号使第一PMOS管与第二NMOS管导通时间t1后关断，同时输出控制信号使第二PMOS管与第一NMOS管始终保持关断状态，t1时间内VoutA和VoutB分别输出高电平与低电平状态，t1之后时间内第一至第二PMOS管和第一至第二NMOS管全部关断，VoutA和VoutB输出由第一至第二恒流源分别保持高电平与低电平状态；当DI由高电平跳变为低电平时，逻辑驱动控制器输出控制信号使第一PMOS管与第二NMOS管始终保持关断状态，同时输出控制信号使第二PMOS管与第一NMOS管始终处于导通状态，VoutA和VoutB跟随DI信号分别输出低电平与高电平状态。

接收状态下，DI始终处于高电平状态，逻辑驱动控制器输出控制信号使第一至第二PMOS管和第一至第二NMOS管全部关断。接收模块接收A端与B端外部总线差分信号，输出信号Ro。在A端接收低电平信号、B端接收高电平信号的情况下，该电平信号的驱动电流值必须远大于第一至第二恒流源的值。

发送高电平信号状态下，第一PMOS管与第二NMOS管导通时间t1的设定，应保证在总线寄生参数的影响下A端和B端能够稳定输出高电平和低电平状态，且不能大于DI输入高电平信号的时间，以免影响信号的正常解调。

本发明的工作原理如下：

1、RS485通讯发送状态下：

逻辑驱动控制器接收外部输入信号DI，该信号为PWM信号，输出控制信号与和C1与C2分别至第一与第二PMOS管及第二与第一NMOS管。当DI由低电平跳变为高电平时，逻辑驱动控制器输出控制信号与C1使第一PMOS管与第二NMOS管导通时间t1后关断，同时输出控制信号与C2使第二PMOS管与第一NMOS管始终保持关断状态，t1时间内VoutA和VoutB分别输出高电平与低电平状态，t1之后时间内第一至第二PMOS管和第一至第二NMOS管全部关断，VoutA和VoutB输出由第一至第二恒流源分别保持高电平与低电平状态；当DI由高电平跳变为低电平时，逻辑驱动控制器输出控制信号与C1使第一PMOS管与第二NMOS管始终保持关断状态，同时输出控制信号与C2使第二PMOS管与第一NMOS管始终处于导通状态，VoutA和VoutB跟随DI信号分别输出低电平与高电平状态。

时间t1的设定，应保证在总线寄生参数的影响下A端和B端能够稳定输出高电平和低电平状态，且不能大于DI输入信号的高电平时间，以免影响信号的正常解调。

2、RS485通讯接收状态下：

逻辑驱动控制器接收外部输入信号DI，该信号始终为高电平状态，输出控制信号与和C1与C2使第一至第二PMOS管与第二至第一NMOS管全部保持关断状态，接收模块接收A端与B端外部总线差分信号，输出信号Ro。

在A端接收低电平信号、B端接收高电平信号的情况下，该电平信号的驱动电流值必须远大于第一至第二恒流源的值。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为收发自控制的三态RS485通讯方法结构示意图。

图2为本发明一实施例的示意图。

图3为本发明一种逻辑驱动控制器的结构示意图。

图4为收发自控制的三态RS485通讯方法发送状态下工作时序示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合本发明实施例附图，对本发明实施例中的技术方案做进一步清楚、完整的描述，显然，所描述的实施例是本发明实施例的一种，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2所示，第一PMOS管1源端与电源VCC连接，栅端接收逻辑驱动控制器7输出信号漏端与第一NMOS管3漏端连接，连接处为A端；第二PMOS管2源端与电源VCC连接，栅端接收逻辑驱动控制器7输出信号，漏端与第二NMOS管4漏端连接，连接处为B端；第一NMOS管3源端与地GND连接，栅端接收逻辑驱动控制器7输出信号C2，漏端与第一PMOS管1漏端连接；第二NMOS管4源端与地GND连接，栅端接收逻辑驱动控制器7输出信号C1，漏端与第二PMOS管2漏端连接。第一恒流源5接电源VCC与A端之间，第二恒流源6接地GND与B端之间。逻辑驱动控制器7接收外部输入信号DI，输出与第一至第二PMOS管和第一至第二NMOS管的栅端连接。接收模块8接收A端与B端信号，输出信号Ro。

1、RS485通讯电路发送状态下：

逻辑驱动控制器7接收外部输入信号DI，该信号为PWM信号，输出控制信号与和C1与C2分别至第一与第二PMOS管1和2及第二与第一NMOS管4和3。当DI由低电平跳变为高电平时，逻辑驱动控制器7输出控制信号C与C1使第一PMOS管1与第二NMOS管4导通时间t1后关断，同时输出控制信号与C2使第二PMOS管2与第一NMOS管3始终保持关断状态，t1时间内VoutA和VoutB分别输出高电平与低电平状态，t1之后时间内第一至第二PMOS管1和2与第一至第二NMOS管3和4全部关断，VoutA和VoutB输出由第一至第二恒流源5和6分别保持高电平与低电平状态；当DI由高电平跳变为低电平时，逻辑驱动控制器7输出控制信号与C1使第一PMOS管1与第二NMOS管4始终保持关断状态，同时输出控制信号与C2使第二PMOS管2与第一NMOS管3始终处于导通状态，VoutA和VoutB跟随DI信号分别输出低电平与高电平状态。

时间t1的设定，应保证在总线寄生参数的影响下A端和B端能够稳定输出高电平和低电平状态，且不能大于DI输入信号的高电平时间，以免影响信号的正常解调。

2、RS485通讯电路接收状态下：

逻辑驱动控制器7接收外部输入信号DI，该信号始终为高电平状态，输出控制信号与和C1与C2使第一至第二PMOS管1和2与第二至第一NMOS管4和3全部保持关断状态，接收模块8接收A端与B端外部总线差分信号，输出信号Ro。

在A端接收低电平信号、B端接收高电平信号的情况下，该电平信号的驱动电流值必须远大于第一至第二恒流源5和6的值。

本实施例中一种接收模块8可由回差比较器实现，该回差比较器正向接收A端信号，负向接收B端信号，输出信号Ro。本实施例中一种逻辑驱动控制器7的结构如图3所示。延时模块9接收外部信号DI，将DI信号延时时间t1，输出信号DI'经一反相器10至与非门11的一输入端，与非门11的另一输入端接收外部信号DI，与非门11输出至或非门13的一输入端，或非门13的另一输入端接收控制信号C2，或非门13输出控制信号C1，经一反相器15输出控制信号外部信号DI经一反相器12输出控制信号C2，再经一反相器14输出控制信号

或非门13产生死区时间t2，避免DI由低电平跳变为高电平时出现C1与C2同时为高电平而导致第一PMOS管1与第一NMOS管3或第二PMOS管2与第二NMOS管4同时导通的情况。

本实施例中发送状态下工作时序如图4所示。当DI由低电平跳变为高电平时，控制信号C2由高电平跳变为低电平状态，经死区时间t2，控制信号C1由低电平跳变为高电平状态并保持t1时间高电平状态后变为低电平状态，控制信号C1与C2取反即可得控制信号与VoutA和VoutB输出为高电平和低电平状态；当DI由高电平跳变为低电平时，控制信号C1保持低电平状态，控制信号C2由低电平跳变为高电平状态，控制信号C1与C2取反即可得控制信号与VoutA和VoutB输出为低电平和高电平状态。

综上所述，本发明不仅实现了RS485的通讯功能，还实现了发送与接收状态自控制，从而减少了RS485通讯芯片的两个收发控制使能引脚，使芯片的封装尺寸变得更小，降低了芯片封装的成本，更重要的是，使RS485通讯的外围控制电路搭建变得更易实现，减少了光耦等元器件的使用，极大的降低了RS485通讯系统的成本。

最后需要说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (4)

1.一种收发自控制的三态RS485通讯方法，其特征在于，所述收发自控制的三态RS485通讯方法包括第一至第二PMOS管、第一至第二NMOS管、一逻辑驱动控制器、一接收模块和第一至第二恒流源，其中，

所述第一至第二PMOS管和第一至第二NMOS管分别接收逻辑驱动控制器的驱动信号；

所述逻辑驱动控制器接收外部输入信号DI，发送状态下该信号为PWM信号，接收状态下该信号始终保持高电平状态；该逻辑驱动控制器输出控制信号至第一与第二PMOS管和第一与第二NMOS管，通过控制第一至第二PMOS管与第一至第二NMOS管的开关来实现收发自控制功能；

所述接收模块接收A端与B端外部总线差分信号，输出信号Ro；

所述第一恒流源接至A端与电源VCC之间，第二恒流源接至B端与地GND之间，实现在DI信号为高电平，第一至第二PMOS管和第一至第二NMOS管全部关断时，保持VoutA和VoutB分别为高电平和低电平状态。

2.如权利要求1所述的一种收发自控制的三态RS485通讯方法，其特征在于，发送状态下，当DI由低电平跳变为高电平时，逻辑驱动控制器输出控制信号使第一PMOS管与第二NMOS管导通时间t1后关断，同时输出控制信号使第二PMOS管与第一NMOS管始终保持关断状态，t1时间内VoutA和VoutB分别输出高电平与低电平状态，t1之后时间内第一至第二PMOS管和第一至第二NMOS管全部关断，VoutA和VoutB输出由第一至第二恒流源分别保持高电平与低电平状态；当DI由高电平跳变为低电平时，逻辑驱动控制器输出控制信号使第一PMOS管与第二NMOS管始终保持关断状态，同时输出控制信号使第二PMOS管与第一NMOS管始终处于导通状态，VoutA和VoutB跟随DI信号分别输出低电平与高电平状态。

3.如权利要求1所述的一种收发自控制的三态RS485通讯方法，其特征在于，接收状态下，DI始终处于高电平状态，逻辑驱动控制器输出控制信号使第一至第二PMOS管和第一至第二NMOS管全部关断，接收模块接收A端与B端外部总线差分信号，输出信号Ro，在A端接收低电平信号、B端接收高电平信号的情况下，该电平信号的驱动电流值必须远大于第一至第二恒流源的值。

4.如权利要求1所述的一种收发自控制的三态RS485通讯方法，其特征在于，发送高电平信号状态下，第一PMOS管与第二NMOS管导通时间t1的设定，应保证在总线寄生参数的影响下A端和B端能够稳定输出高电平和低电平状态，且不能大于DI输入信号的高电平时间，以免影响信号的正常解调。