CN104484298A - 基于pci接口的apb总线访问方法 - Google Patents

基于pci接口的apb总线访问方法 Download PDF

Info

Publication number
CN104484298A
CN104484298A CN201410727824.9A CN201410727824A CN104484298A CN 104484298 A CN104484298 A CN 104484298A CN 201410727824 A CN201410727824 A CN 201410727824A CN 104484298 A CN104484298 A CN 104484298A
Authority
CN
China
Prior art keywords
signal
read
write
address
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410727824.9A
Other languages
English (en)
Other versions
CN104484298B (zh
Inventor
田园
李大鹏
李玉发
蒲恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AVIC No 631 Research Institute
Original Assignee
AVIC No 631 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC No 631 Research Institute filed Critical AVIC No 631 Research Institute
Priority to CN201410727824.9A priority Critical patent/CN104484298B/zh
Publication of CN104484298A publication Critical patent/CN104484298A/zh
Application granted granted Critical
Publication of CN104484298B publication Critical patent/CN104484298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)

Abstract

本发明属于计算机通信技术领域，针对PCI接口与APB接口进行相互通信的需求，提出了一种基于基于PCI接口的APB总线访问方法，首先通过PCI模块对将主机的PCI访问请求转换为内部用户信号，接着通过使用控制逻辑，对内部用户信号进行翻译，构建符合APB时序的读写操作时序并输出至APB接口，最后通过对APB接口的响应信号进行监测，完成PCI数据的传输。解决了两个接口之间无法相互访问的问题。通过在实际工程中的应用，该方法能够使PCI接口稳定的、正确的与APB接口进行访问。

Description

基于PCI接口的APB总线访问方法
技术领域
本发明属于计算机通信技术领域，涉及FPGA逻辑电路设计的相关技术，尤其涉及一种基于PCI接口的APB总线访问方法。
背景技术
在开发通信系统时，当主机为PCI(Peripheral Component Interconnect)接口，子板为APB(Advanced Peripheral Bus)接口时，板卡之间需要实现数据交互访问。。
PCI接口工作在33MHz或66MHz频率下，地址数据信号复用；而APB接口工作在80MHz或更高频率下，地址数据信号未复用，并且读操作数据及写操作数据也是未复用，读写操作均需要响应信号来结束操作。
综上所述，PCI接口和APB接口存在差异，PCI接口与APB接口不能正常交互访问，不能满足系统对于通信的要求。
发明内容
本发明提出了一种基于PCI接口的APB总线访问方法，该方法方便实现了的PCI接口对APB接口正常的读写访问，用来支持PCI主机与APB接口的板卡(设备)进行通信。
本发明的第一种技术解决方案如下：
基于PCI接口的APB总线访问方法，其特征在于：包括以下步骤，
1】PCI接口将PCI设备请求信号发送至PCI模块，所述请求信号是地址数据复用信号，地址数据复用信号的读写复用，地址数据复用信号的地址是32位；
2】PCI模块将请求信号转换为第一地址信号、数据信号和读写复用信号，再将转换得到的信号发送至信号产生模块；
3】信号产生模块接收到第一地址信号、数据信号和读写复用信号后，产生控制信号，
并根据读写复用信号产生读信号和写信号，读信号和写信号中的一个为有效信号；根据接收到的第一地址信号产生第二地址信号，第二地址信号是12位；
若第一地址信号中包括PCI设备设定的正确地址，则第二地址信号中包括该正确地址；
读信号用于读第二地址信号对应的数据，写信号用于将所述数据信号的信息写到第二地址信号对应的地址中；
所述控制信号包括读控制和写控制；
读控制用于控制读信号读包括正确地址的第二地址信号；
写控制用于控制写信号将数据信号写到包括正确地址的第二地址信号对应的地址中；
第二地址信号、数据信号、读信号、写信号、读控制和写控制是非复用信号，信号产生模块将第二地址信号、数据信号、读信号、写信号、读控制和写控制发送至同步模块
4】同步模块按照APB接口的时钟对接收到的第二地址信号、数据信号、读信号、写信号、读控制和写控制进行时钟同步，然后发送至转换模块；
5】转换模块按照APB接口的时序对接收到的经过时钟同步的第二地址信号、数据信号、读信号、写信号、读控制和写控制进行时序转换，然后通过APB接口发送至APB设备；
6】APB设备接收到经过时序转换的第二地址信号、数据信号、读信号、写信号、读控制和写控制后，
判断读信号和写信号中的有效信号，
若读信号有效，则进行以下操作：
a)根据读控制的信息，读取相应的第二地址信号的数据，读取完成后，得到相应的数据信息，然后通过APB接口向同步模块发送数据信息和读取完成的响应信号；
b)同步模块按照PCI接口的时钟对接收到的数据信息和响应信号进行时钟同步，然后发送至PCI模块；
c)PCI模块对接收到的数据信息和响应信号进行信号复用得到复用信号，然后按照PCI接口的时序对复用信号进行时序转换，然后发送至PCI设备；
若写信号有效，则进行以下操作：
a)根据写控制的信息，将数据信号写到第二地址信号对应的地址中，写完后，通过APB接口向同步模块发送写完的响应信号；
b)同步模块按照PCI接口的时钟对接收到的响应信号进行时钟同步，然后发送至PCI模块；
c)PCI模块按照PCI接口的时序对完成时钟同步的响应信号进行时序转换，然后发送至PCI设备。
上述步骤3】中的读控制还用于控制读信号的开始时间、控制读信号的次数以及控制读信号的持续时间。
上述步骤3】中的写控制还用于控制写信号的开始时间、控制写信号的次数以及控制写信号的持续时间。
本发明的第二种技术解决方案如下：
基于PCI接口的APB总线访问系统，其特征在于：包括PCI设备、设置在PCI设备上的PCI接口、与PCI接口通信连接的PCI模块、与PCI模块通信连接的信号产生模块、与信号产生模块通信连接的同步模块、与同步模块通信连接的转换模块、与转换模块通信连接的APB接口，所述APB接口设置在APB设备上；
所述PCI模块：用于将PCI设备对APB设备进行访问请求的请求信号转换为第一地址信号、数据信号和读写复用信号，所述请求信号是地址数据复用信号，地址数据复用信号的读写复用，地址数据复用信号的地址是32位；按照PCI接口的时序对由同步模块发送至PCI接口的信号进行时序转换；若由同步模块发送至PCI接口的信号包括至少两种信号，PCI模块用于对由同步模块发送至PCI接口的信号进行信号复用；
所述信号产生模块：根据接收到的由PCI模块发送至信号产生模块的第一地址信号、数据信号和读写复用信号，产生控制信号、读信号、写信号、第二地址信号；读信号和写信号中的一个为有效信号，第二地址信号对应的地址的位数是12位，若第一地址信号中包括PCI设备设定的正确地址，则第二地址信号中包括该正确地址；
读信号用于读第二地址信号对应的数据，写信号用于将所述数据信号的信息写到第二地址信号对应的地址中；
所述控制信号包括读控制和写控制；
读控制用于控制读信号读包括正确地址的第二地址信号；
写控制用于控制写信号将数据信号写到包括正确地址的第二地址信号对应的地址中；
第二地址信号、数据信号、读信号、写信号、读控制和写控制是非复用信号；
所述同步模块：按照APB接口的时钟对由信号产生模块发送至同步模块的非复用信号进行时钟同步；按照PCI接口的时钟对APB设备完成的访问请求信号进行时钟同步；
所述转换模块：按照APB接口时序的对时钟同步后的非复用信号进行时序转换；
所述APB设备：接收到经过时序转换后的非复用信号，对非复用信号中的读信号和写信号，判断读信号和写信号中的有效信号，
若读信号有效，则根据读控制的信息，读取相应的第二地址信号的数据，读取完成后，得到相应的数据信息，然后通过APB接口向同步模块发送数据信息和读取完成的响应信号，将数据信息和读取完成的响应信号称为APB设备完成的访问请求信号；
若写信号有效，则根据写控制的信息，将数据信号写到第二地址信号对应的地址中，写完后，通过APB接口向同步模块发送写完的响应信号，将该响应信号称为APB设备完成的访问请求信号。
上述读控制还用于控制读信号的开始时间、控制读信号的次数以及控制读信号的持续时间。
上述写控制还用于控制写信号的开始时间、控制写信号的次数以及控制写信号的持续时间。
本发明具有以下技术效果：
1、本发明实现了的PCI接口对APB接口正常的读写访问，控制简单，易
于硬件逻辑实现；
2、本发明通用性高，能够有效的简化使用者的设计；
3、本发明可保证PCI接口端能够正常的、稳定的、正确的对APB接口进
行读写访问。
附图说明
图1PCI读操作示意图；
图2PCI写操作示意图。
具体实施方式
本发明提出了一种采用FPGA逻辑电路设计的PCI接口与APB接口的访问方法，可以支持由主机接口作为PCI主设备对下层APB设备进行读写访问的功能。
本发明提供了一种基于PCI接口的APB总线访问方法，参见图1，PCI读操作示意图，包括以下步骤，
1、基于PCI接口的APB总线访问方法，其特征在于：包括以下步骤，
1】PCI接口将PCI设备请求信号发送至PCI模块，所述请求信号是地址数据复用信号，地址数据复用信号的读写复用，地址数据复用信号的地址是32位；
2】PCI模块将请求信号转换为第一地址信号、数据信号和读写复用信号，再将转换得到的信号发送至信号产生模块；
3】信号产生模块接收到第一地址信号、数据信号和读写复用信号后，产生控制信号，
并根据读写复用信号产生读信号和写信号，读信号和写信号中的一个为有效信号；根据接收到的第一地址信号产生第二地址信号，第二地址信号是12位；
若第一地址信号中包括PCI设备设定的正确地址，则第二地址信号中包括该正确地址；
读信号用于读第二地址信号对应的数据，写信号用于将所述数据信号的信息写到第二地址信号对应的地址中；
所述控制信号包括读控制和写控制；
读控制用于控制读信号读包括正确地址的第二地址信号；
写控制用于控制写信号将数据信号写到包括正确地址的第二地址信号对应的地址中；
第二地址信号、数据信号、读信号、写信号、读控制和写控制是非复用信号，信号产生模块将第二地址信号、数据信号、读信号、写信号、读控制和写控制发送至同步模块
4】同步模块按照APB接口的时钟对接收到的第二地址信号、数据信号、读信号、写信号、读控制和写控制进行时钟同步，然后发送至转换模块；
5】转换模块按照APB接口的时序对接收到的经过时钟同步的第二地址信号、数据信号、读信号、写信号、读控制和写控制进行时序转换，即将经过经过时钟同步的信号翻译为符合APB接口时序的APB接口信号、适合APB总线的读操作，然后通过APB接口发送至APB设备；
6】APB设备接收到经过时序转换的第二地址信号、数据信号、读信号、写信号、读控制和写控制后，
判断读信号和写信号中的有效信号，
若读信号有效，则进行以下操作：
a)根据读控制的信息，读取相应的第二地址信号的数据，读取完成后，得到相应的数据信息，然后通过APB接口向同步模块发送数据信息和读取完成的响应信号；
b)同步模块按照PCI接口的时钟对接收到的数据信息和响应信号进行时钟同步，然后发送至PCI模块；
c)PCI模块对接收到的数据信息和响应信号进行信号复用得到复用信号，然后按照PCI接口的时序对复用信号进行时序转换，然后发送至PCI设备；
若写信号有效，则进行以下操作：
a)根据写控制的信息，将数据信号写到第二地址信号对应的地址中，写完后，通过APB接口向同步模块发送写完的响应信号；
b)同步模块按照PCI接口的时钟对接收到的响应信号进行时钟同步，然后发送至PCI模块；
c)PCI模块按照PCI接口的时序对完成时钟同步的响应信号进行时序转换，然后发送至PCI设备。
其中，步骤3】中的读控制还用于控制读信号的开始时间、控制读信号的次数以及控制读信号的持续时间；写控制还用于控制写信号的开始时间、控制写信号的次数以及控制写信号的持续时间。
本发明还提供了基于PCI接口的APB总线访问系统，包括PCI设备、设置在PCI设备上的PCI接口、与PCI接口通信连接的PCI模块、与PCI模块通信连接的信号产生模块、与信号产生模块通信连接的同步模块、与同步模块通信连接的转换模块、与转换模块通信连接的APB接口，所述APB接口设置在APB设备上；
PCI模块：用于将PCI设备对APB设备进行访问请求的请求信号转换为第一地址信号、数据信号和读写复用信号，所述请求信号是地址数据复用信号，地址数据复用信号的读写复用，地址数据复用信号的地址是32位；按照PCI接口的时序对由同步模块发送至PCI接口的信号进行时序转换；若由同步模块发送至PCI接口的信号包括至少两种信号，PCI模块用于对由同步模块发送至PCI接口的信号进行信号复用；
信号产生模块：根据接收到的由PCI模块发送至信号产生模块的第一地址信号、数据信号和读写复用信号，产生控制信号、读信号、写信号、第二地址信号；读信号和写信号中的一个为有效信号，第二地址信号对应的地址的位数是12位，若第一地址信号中包括PCI设备设定的正确地址，则第二地址信号中包括该正确地址；
读信号用于读第二地址信号对应的数据，写信号用于将所述数据信号的信息写到第二地址信号对应的地址中；
控制信号包括读控制和写控制；
读控制用于控制读信号读包括正确地址的第二地址信号；
写控制用于控制写信号将数据信号写到包括正确地址的第二地址信号对应的地址中；
第二地址信号、数据信号、读信号、写信号、读控制和写控制是非复用信号；
同步模块：按照APB接口的时钟对由信号产生模块发送至同步模块的非复用信号进行时钟同步；按照PCI接口的时钟对APB设备完成的访问请求信号进行时钟同步；
转换模块：按照APB接口时序的对时钟同步后的非复用信号进行时序转换；
APB设备：接收到经过时序转换后的非复用信号，对非复用信号中的读信号和写信号，判断读信号和写信号中的有效信号，
若读信号有效，则根据读控制的信息，读取相应的第二地址信号的数据，读取完成后，得到相应的数据信息，然后通过APB接口向同步模块发送数据信息和读取完成的响应信号，将数据信息和读取完成的响应信号称为APB设备完成的访问请求信号；
若写信号有效，则根据写控制的信息，将数据信号写到第二地址信号对应的地址中，写完后，通过APB接口向同步模块发送写完的响应信号，将该响应信号称为APB设备完成的访问请求信号。
本发明的基于PCI接口的APB总线访问系统中，读控制还用于控制读信号的开始时间、控制读信号的次数以及控制读信号的持续时间；写控制还用于控制写信号的开始时间、控制写信号的次数以及控制写信号的持续时间。
本发明的原理：本发明将PCI设备的PCI请求数据通过PCI模块翻译为用户应用信号(即将复用信号转换为非复用信号)，用户应用信号包括数据传输状态、读写操作、地址片选择、地址、读数据、写数据等信号。并将用户应用信号通过同步模块进行同步，接着将同步后的信号通过转换模块后送往APB设备的APB接口，最后通过对APB接口的响应信号进行监测，完成PCI请求数据的传输。
本方法通过下述步骤实现，具体参照附图给出说明。
1.逻辑电路单元：
一个PCI模块①，用于将主机的PCI访问请求转换为内部用户信号；
一个信号产生模块②，用于将PCI模块①产生的信号规整为读写信号，同时还产生控制信号；
一个同步模块③，用于对流向APB接口的信号按照APB接口的时钟进行时钟同步，对由APB设备发出的流向PCI接口的信号；按照PCI接口的时钟进行时钟同步；
一个转换模块④，用于将同步模块③产生的流向APB设备的信号按照APB接口时序进行时序转换。
2.处理流程：
a、PCI读操作，如图1，
主机的PCI读操作通过PCI模块①，产生内部用户信号；
将上步骤中生成的信号通过读写信号产生模块②，产生易于操作的读请求、地址、控制信号等；
通过同步模块③，将上步骤产生的信号(读请求、地址、控制信号)同步至APB时钟域；
通过转换模块④，将上步骤产生的信号翻译为适合APB总线的读操作；
将APB总线的响应信号和读数据通过同步模块③同步后，返回给PCI核。
b、PCI写操作，如图2，
主机的PCI写操作通过PCI模块①，产生内部用户信号；
将上步骤中生成的信号通过读写信号产生模块②，产生易于操作的写请求、地址、写数据、控制信号等；
通过同步模块③，将上步骤产生的信号(写请求、地址、写数据、控制信号)同步至APB时钟域；
通过转换模块④，将上步骤产生的信号翻译为适合APB总线的读操作；
将APB总线的响应信号通过同步模块③同步后，返回给PCI模块。

Claims (6)

1.基于PCI接口的APB总线访问方法，其特征在于：包括以下步骤，
1】PCI接口将PCI设备请求信号发送至PCI模块，所述请求信号是地址数据复用信号，地址数据复用信号的读写复用，地址数据复用信号的地址是32位；
2】PCI模块将请求信号转换为第一地址信号、数据信号和读写复用信号，再将转换得到的信号发送至信号产生模块；
3】信号产生模块接收到第一地址信号、数据信号和读写复用信号后，产生控制信号，
并根据读写复用信号产生读信号和写信号，读信号和写信号中的一个为有效信号；根据接收到的第一地址信号产生第二地址信号，第二地址信号是12位；
若第一地址信号中包括PCI设备设定的正确地址，则第二地址信号中包括该正确地址；
读信号用于读第二地址信号对应的数据，写信号用于将所述数据信号的信息写到第二地址信号对应的地址中；
所述控制信号包括读控制和写控制；
读控制用于控制读信号读包括正确地址的第二地址信号；
写控制用于控制写信号将数据信号写到包括正确地址的第二地址信号对应的地址中；
第二地址信号、数据信号、读信号、写信号、读控制和写控制是非复用信号，信号产生模块将第二地址信号、数据信号、读信号、写信号、读控制和写控制发送至同步模块
4】同步模块按照APB接口的时钟对接收到的第二地址信号、数据信号、读信号、写信号、读控制和写控制进行时钟同步，然后发送至转换模块；
5】转换模块按照APB接口的时序对接收到的经过时钟同步的第二地址信号、数据信号、读信号、写信号、读控制和写控制进行时序转换，然后通过APB接口发送至APB设备；
6】APB设备接收到经过时序转换的第二地址信号、数据信号、读信号、写信号、读控制和写控制后，
判断读信号和写信号中的有效信号，
若读信号有效，则进行以下操作：
a)根据读控制的信息，读取相应的第二地址信号的数据，读取完成后，得到相应的数据信息，然后通过APB接口向同步模块发送数据信息和读取完成的响应信号；
b)同步模块按照PCI接口的时钟对接收到的数据信息和响应信号进行时钟同步，然后发送至PCI模块；
c)PCI模块对接收到的数据信息和响应信号进行信号复用得到复用信号，然后按照PCI接口的时序对复用信号进行时序转换，然后发送至PCI设备；
若写信号有效，则进行以下操作：
a)根据写控制的信息，将数据信号写到第二地址信号对应的地址中，写完后，通过APB接口向同步模块发送写完的响应信号；
b)同步模块按照PCI接口的时钟对接收到的响应信号进行时钟同步，然后发送至PCI模块；
c)PCI模块按照PCI接口的时序对完成时钟同步的响应信号进行时序转换，然后发送至PCI设备。
2.根据权利要求1所述的基于PCI接口的APB总线访问方法，其特征在于：所述步骤3】中的读控制还用于控制读信号的开始时间、控制读信号的次数以及控制读信号的持续时间。
3.根据权利要求2所述的基于PCI接口的APB总线访问方法，其特征在于：所述步骤3】中的写控制还用于控制写信号的开始时间、控制写信号的次数以及控制写信号的持续时间。
4.基于PCI接口的APB总线访问系统，其特征在于：包括PCI设备、设置在PCI设备上的PCI接口、与PCI接口通信连接的PCI模块、与PCI模块通信连接的信号产生模块、与信号产生模块通信连接的同步模块、与同步模块通信连接的转换模块、与转换模块通信连接的APB接口，所述APB接口设置在APB设备上；
所述PCI模块：用于将PCI设备对APB设备进行访问请求的请求信号转换为第一地址信号、数据信号和读写复用信号，所述请求信号是地址数据复用信号，地址数据复用信号的读写复用，地址数据复用信号的地址是32位；按照PCI接口的时序对由同步模块发送至PCI接口的信号进行时序转换；若由同步模块发送至PCI接口的信号包括至少两种信号，PCI模块用于对由同步模块发送至PCI接口的信号进行信号复用；
所述信号产生模块：根据接收到的由PCI模块发送至信号产生模块的第一地址信号、数据信号和读写复用信号，产生控制信号、读信号、写信号、第二地址信号；读信号和写信号中的一个为有效信号，第二地址信号对应的地址的位数是12位，若第一地址信号中包括PCI设备设定的正确地址，则第二地址信号中包括该正确地址；
读信号用于读第二地址信号对应的数据，写信号用于将所述数据信号的信息写到第二地址信号对应的地址中；
所述控制信号包括读控制和写控制；
读控制用于控制读信号读包括正确地址的第二地址信号；
写控制用于控制写信号将数据信号写到包括正确地址的第二地址信号对应的地址中；
第二地址信号、数据信号、读信号、写信号、读控制和写控制是非复用信号；
所述同步模块：按照APB接口的时钟对由信号产生模块发送至同步模块的非复用信号进行时钟同步；按照PCI接口的时钟对APB设备完成的访问请求信号进行时钟同步；
所述转换模块：按照APB接口时序的对时钟同步后的非复用信号进行时序转换；
所述APB设备：接收到经过时序转换后的非复用信号，对非复用信号中的读信号和写信号，判断读信号和写信号中的有效信号，
若读信号有效，则根据读控制的信息，读取相应的第二地址信号的数据，读取完成后，得到相应的数据信息，然后通过APB接口向同步模块发送数据信息和读取完成的响应信号，将数据信息和读取完成的响应信号称为APB设备完成的访问请求信号；
若写信号有效，则根据写控制的信息，将数据信号写到第二地址信号对应的地址中，写完后，通过APB接口向同步模块发送写完的响应信号，将该响应信号称为APB设备完成的访问请求信号。
5.根据权利要求4所述的基于PCI接口的APB总线访问系统，其特征在于：所述读控制还用于控制读信号的开始时间、控制读信号的次数以及控制读信号的持续时间。
6.根据权利要求5所述的基于PCI接口的APB总线访问系统，其特征在于：所述写控制还用于控制写信号的开始时间、控制写信号的次数以及控制写信号的持续时间。
CN201410727824.9A 2014-12-03 2014-12-03 基于pci接口的apb总线访问方法 Active CN104484298B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410727824.9A CN104484298B (zh) 2014-12-03 2014-12-03 基于pci接口的apb总线访问方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410727824.9A CN104484298B (zh) 2014-12-03 2014-12-03 基于pci接口的apb总线访问方法

Publications (2)

Publication Number Publication Date
CN104484298A true CN104484298A (zh) 2015-04-01
CN104484298B CN104484298B (zh) 2017-10-24

Family

ID=52758841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410727824.9A Active CN104484298B (zh) 2014-12-03 2014-12-03 基于pci接口的apb总线访问方法

Country Status (1)

Country Link
CN (1) CN104484298B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107247677A (zh) * 2017-05-24 2017-10-13 联想(北京)有限公司 一种转换装置和电子设备
CN110377548A (zh) * 2019-06-28 2019-10-25 苏州浪潮智能科技有限公司 一种地址空间复用方法、装置及多路复用器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365060A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 多总线系统中提高桥接效率的方法与多端口pci桥结构
WO2005059765A1 (fr) * 2003-12-18 2005-06-30 Zte Corporation Convertisseur a interface bus apte a convertir un protocole de bus amba ahb en protocole de bus de type i960
CN102722457A (zh) * 2012-05-30 2012-10-10 中国科学院微电子研究所 总线接口转换方法及总线桥接装置
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365060A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 多总线系统中提高桥接效率的方法与多端口pci桥结构
WO2005059765A1 (fr) * 2003-12-18 2005-06-30 Zte Corporation Convertisseur a interface bus apte a convertir un protocole de bus amba ahb en protocole de bus de type i960
CN102722457A (zh) * 2012-05-30 2012-10-10 中国科学院微电子研究所 总线接口转换方法及总线桥接装置
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王瑞，周兆英: "《接口转换算法研究》", 《微计算机信息》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107247677A (zh) * 2017-05-24 2017-10-13 联想(北京)有限公司 一种转换装置和电子设备
CN107247677B (zh) * 2017-05-24 2020-12-18 联想(北京)有限公司 一种转换装置和电子设备
CN110377548A (zh) * 2019-06-28 2019-10-25 苏州浪潮智能科技有限公司 一种地址空间复用方法、装置及多路复用器

Also Published As

Publication number Publication date
CN104484298B (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
CN106708168B (zh) 多处理器系统及时钟同步方法
CN102262523B (zh) 显示卡、多屏幕显示系统、以及多屏幕同步显示方法
CN103605632A (zh) 一种axi总线与ahb总线的通信方法与装置
CN102298414A (zh) 服务器时间同步系统
CN112306146B (zh) 一种多pxie机箱内awg板卡输出波形同步的装置及方法
CN101790230B (zh) 精确时间协议节点、时戳操作方法及时间同步系统
KR101080114B1 (ko) 알지비 인터페이스를 이용한 듀얼 디스플레이 제어 장치 및 그 방법
CN103634094A (zh) 时钟同步控制方法和系统、正电子发射断层扫描仪
CN104484298A (zh) 基于pci接口的apb总线访问方法
CN103188211B (zh) 基于星载设备通信协议的配置方法
CN103412808B (zh) 一种基于fpga构架的星务分系统测试设备
CN101692632B (zh) 一种支持透传时钟的方法及装置
CN201548484U (zh) 通用多路数字图像模拟源
CN105610532B (zh) 信号的传输处理方法及装置、设备
CN106814596B (zh) 一种运载火箭控制系统半实物仿真试验地面设备时间同步方法
CN108134655A (zh) 一种确定通信链路状态的方法及控制器
CN112737801B (zh) 一种以太网数据采集器集中管理系统
Batista et al. Control and data acquisition ATCA/AXIE board designed for high system availability and reliability of nuclear fusion experiments
CN105022600B (zh) 计算机集群拼接显示系统中的图形同步设备及同步方法
CN206331418U (zh) 一种基于apci总线的二乘二取二安全控制装置
CN101964183B (zh) 显示处理设备和多屏显示系统
CN107666580B (zh) 背板装置和视频处理器
JP2021179768A (ja) シミュレーション装置およびシミュレーション方法
CN112788420A (zh) 多屏同步播放系统
JP6027739B2 (ja) 映像処理装置、映像処理方法、映像処理システムおよびプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant