CN104483849B - 多主控模块连接结构及其识别方法、拼接墙 - Google Patents
多主控模块连接结构及其识别方法、拼接墙 Download PDFInfo
- Publication number
- CN104483849B CN104483849B CN201410593438.5A CN201410593438A CN104483849B CN 104483849 B CN104483849 B CN 104483849B CN 201410593438 A CN201410593438 A CN 201410593438A CN 104483849 B CN104483849 B CN 104483849B
- Authority
- CN
- China
- Prior art keywords
- main control
- control module
- address
- coding
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
本发明实施例公开了一种多主控模块连接结构及其识别方法、拼接墙，用于实现对N个级联的主控模块进行地址递增的地址编码自动设置。本发明实施例方法包括：对编码清零后的N个主控模块按照预置时间段发送N个编码指令，编码指令为地址递增指令，且N个主控模块，由第1个主控模块至第N‑1个主控模块起，主控模块的输出端与下一个主控模块的输入端依次级联；判断主控模块的当前编码是否为零，若是，则将主控模块接收到的编码指令所携带的地址值设置为编码地址。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种多主控模块连接结构及其识别方法、拼接墙。
背景技术
拼接墙为多个显示单元拼接实现的大型在显示装置，拼接墙的拼接过程中，每个拼接的显示单元都需要一个地址码或唯一的识别码。利用这个地址码或识别码可以通过遥控或串口分别控制各个单元的亮度、色温、对比度、重显率等。
目前对于多个显示单元进行识别的方法有两种，其一，需要预先对每个显示单元编好唯一的地址，再安装到拼接墙体上。如果拼接墙已经安装到墙体内，上电后需要调试某个显示单元的色温，此时又发现各个显示单元又没有编地址或由于某些原因地址有冲突，这时候某个显示单元或整个拼接墙都需要拆下重新编码；其二，通过串口发命令让其产生识别码，由于识别码随机产生一串数字，有时不同显示单元会产生相同码，一串的数字码也不好记忆和识别相对应的位置关系。
然而，上述的两种识别方法，前者安装和调试拼接墙的工作的操作复杂，且效率低下，后者由于现在的显示单元的MCU通常只有两路串口，一路是为调试，另一路为通讯；如果将这两路串口都用于通讯，一路为外面控制信号输入，一路为转发，将会导致例如要加一个MCU的技术问题，从而大大地增加了成本。
发明内容
本发明实施例提供了一种多主控模块连接结构及其识别方法、拼接墙，用于实现对N个级联的主控模块进行地址递增的地址编码自动设置。
本发明实施例提供的一种多主控模块连接结构，包括N个主控模块，由第1个所述主控模块至第N-1个所述主控模块起，所述主控模块的TX输出端与下一个所述主控模块的TX输入端依次级联；
其中，N个所述主控模块，用于接收由预置时间段发送的N个编码指令，然后判断当前编码是否为零，若是，则将接收到的所述编码指令所携带的地址值设置为编码地址。
优选地，
N个所述主控模块包括：
N个具备TX输入端的MCU和N个所述开关，每一个所述MCU的所述TX输入端和一个I/O端与同一个所述开关连接；
其中，第2个至第N个所述MCU的所述TX输入端与第1个至第N-1个所述开关依次级联。
优选地，
所述MCU，用于在编码清零后控制所述开关断开，并接收由预置时间段发送的N个所述编码指令，并判断当前编码是否为零，若是，则将接收到的编码指令所携带的地址值设置为编码地址。
优选地，
所述MCU还用于通过输入端获取编码清零的指令，并执行编码清零。
优选地，
所述主控模块为具备TX输入端和TX输出端的MCU或CPU。
优选地，
第1个所述主控模块的所述输入端与外部控制端相连接形成回路。
优选地，
所述开关包括电子开关和/或继电器和/或机械开关；
所述电子开关包括三极管或MOS管，以及电阻。
本发明实施例中提供的一种多主控模块识别方法，包括：
对编码清零后的N个所述主控模块按照预置时间段发送N个编码指令，所述编码指令为地址递增指令；
判断所述主控模块的当前编码是否为零，若是，则将所述主控模块接收到的编码指令所携带的地址值设置为编码地址。
优选地，
对编码清零后的N个所述主控模块按照预置时间段发送N个编码指令具体包括：
对编码清零后的N个所述主控模块通过所述输入端发出断开开关指令，使得所述主控模块的所述开关断开；
对所述主控模块通过所述输入端按照预置时间段发送N个编码指令。
优选地，
对编码清零后的N个所述主控模块通过所述输入端发出关闭开关指令之前还包括：
通过所述输入端发送N次闭合所述开关指令，使得所述开关闭合；
通过所述输入端对N个所述主控模块发送编码清零的指令，使得N个所述主控模块的编码地址清零。
优选地，
则将所述主控模块接收到的编码指令设置为编码地址之后还包括：
通过所述输入端控制设置了所述编码地址后的所述主控模块的所述开关闭合。
本发明实施例中提供的一种拼接墙，包括N个显示单元，以及本实施例中提及的任意一种所述的多主控模块连接结构；
每个所述显示单元的主板对应安装有所述多主控模块连接结构中的一个主控模块。
从以上技术方案可以看出，本发明实施例具有以下优点：
本发明实施例中提供的一种多主控模块连接结构及其识别方法、拼接墙，其中，识别方法包括：对编码清零后的N个主控模块按照预置时间段发送N个编码指令，编码指令为地址递增指令；判断主控模块的当前编码是否为零，若是，则将主控模块接收到的编码指令所携带的地址值设置为编码地址。本实施例中，通过对编码清零后的N个主控模块通过TX输入端按照预置时间段发送N个地址递增的编码指令，再判断主控模块的当前编码是否为零，若是，则将主控模块接收到的编码指令所携带的地址值设置为编码地址，便实现了对N个级联的主控模块进行地址递增的地址编码设置，避免了当预先对每个显示单元编好唯一的地址，再安装到拼接墙体上，而产生的后期使用时由于地址冲突导致的安装和调试拼接墙的工作的操作复杂，及效率低下的技术问题，同时，解决了由于现在的显示单元的MCU两路串口都用于通讯，一路为外面控制信号输入，一路为转发，而导致的例如要加一个MCU的技术问题，进而降低了成本的多余支出，本发明实施例还提供了一种拼接墙，解决了现有的当预先对每个显示单元编好唯一的地址，再安装到拼接墙体上，而产生的后期使用时由于地址冲突导致的安装和调试拼接墙的工作的操作复杂，及效率低下的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例中提供的一种多主控模块连接结构的一个实施例的结构示意图；
图2为本发明实施例中提供的一种多主控模块连接结构的另一个实施例的结构示意图；
图3为本发明实施例中提供的一种多主控模块识别方法的一个实施例的流程示意图；
图4为本发明实施例中提供的一种多主控模块识别方法的另一个实施例的流程示意图；
图5为本发明实施例中提供的一种拼接墙的一个实施例的结构示意图。
具体实施方式
本发明实施例提供了一种多主控模块连接结构及其识别方法、拼接墙，用于实现对N个级联的主控模块进行地址递增的地址编码自动设置。
MCU(Micro Control Unit)中文名称为微控制单元，又称单片微型计算机(SingleChip Microcomputer)或者单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时计数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。
CPU，中央处理器(CPU，Central Processing Unit)是一块超大规模的集成电路，是一台计算机的运算核心(Core)和控制核心(Control Unit)。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例中提供的一种多主控模块连接结构的一个实施例包括：
N个主控模块11；
由第1个主控模块11至第N-1个主控模块11起，主控模块11的输出端与下一个主控模块11的输入端依次级联，需要说明的是，前述的主控模块11可以是主控模块为具备输入端和输出端的MCU或CPU。
其中，N个主控模块11，用于在编码清零后在编码清零后接收由预置时间段发送的N个编码指令，然后判断当前编码是否为零，若是，则将接收到的编码指令所携带的地址值设置为编码地址。
可以理解的是，前述的依次级联，例如可以是如图1所示的3×3个显示的单元有3×3个主控模块11，第一个主控模块11的输出端与第二个主控模块11的输入端连接，该连接为串口式相连模式，进一步，第二个主控模块11的输出端与第三个主控模块11的输入端连接，以此类推，将3×3个主控模块11进行串联。
本实施例中，通过将N个主控模块11由第1个主控模块11至第N-1个主控模块11起，主控模块11的输出端与下一个主控模块11的输入端依次级联，便实现了对N个级联的主控模块11进行地址递增的地址编码设置，避免了当预先对每个显示单元编好唯一的地址，再安装到拼接墙体上，而产生的后期使用时由于地址冲突导致的安装和调试拼接墙的工作的操作复杂，及效率低下的技术问题，同时，解决了由于现在的显示单元的MCU两路串口都用于通讯，一路为外面控制信号输入，一路为转发，而导致的例如要加一个MCU的技术问题，进而降低了成本的多余支出。
上面是对多主控模块连接结构进行详细的描述，下面将对主控模块由MCU和开关组成的连接结构进行详细的描述，请参阅图2，本发明实施例中提供的一种多主控模块连接结构的另一个实施例包括：
N个主控模块11；
进一步，主控模块11包括：
N个具备TX输出端的MCU12和N个开关13，每一个MCU12的TX输入端和一个I/O端与同一个开关13连接；
其中，如图2所示，第2个至第N个MCU12的TX输入端与第1个至第N-1个开关13依次级联，需要说明的是，第1个主控模块11的MCU12的TX输入端与外部控制端相连接形成回路。
需要说明的是，前述的开关13包括电子开关和/或继电器和/或机械开关，前述的电子开关可以是包括三极管或MOS管，以及电阻，例如由2个三极管和3个电阻组成，此处具体不做限定。
必须说明的是，前述的N个MCU12，用于在编码清零后控制开关13断开，并在预置时间段接收编码指令，然后判断当前编码是否为零，若是，则将接收到的编码指令所携带的地址值设置为编码地址，进一步地，前述的MCU12还可以进一步用于通过输入端获取编码清零的指令，并执行编码清零。
可以理解的是，前述的依次级联，例如可以是如图2所示的3×3个显示的单元有3×3个主控模块11，每个主控模块11的串口控制都串联在一起，PC控制端的串口TX输出一路到第一个主控模块11的MCU12的TX输入端，另一路输到第一个主控模块11的开关13；第二个主控模块11的开关13的TX输出端一路与第三个主控模块11的MCU12的TX输入端连接，另一路输到第三个主控模块11的开关13，以此类推直到最后一个主控模块11的MCU12，最后一个主控模块11的开关13与外部设备连接形成信号传递回路，此处具体不做限定。
必须说明的是，本实施例中的TX输入端还可以进一步用于控制分布式单屏系统，还可以是用于控制多屏显示组块。
本实施例中，通过主控模块11为具备TX输出端的MCU12和开关13，每一个MCU12的TX输入端和一个I/O端与同一个开关13连接，便实现了对N个级联的主控模块11进行地址递增的地址编码设置，避免了当预先对每个显示单元编好唯一的地址，再安装到拼接墙体上，而产生的后期使用时由于地址冲突导致的安装和调试拼接墙的工作的操作复杂，及效率低下的技术问题，同时，解决了由于现在的显示单元的MCU两路串口都用于通讯，一路为外面控制信号输入，一路为转发，而导致的例如要加一个MCU的技术问题，进而降低了成本的多余支出。
请参阅图3，本发明实施例中提供的一种多主控模块识别方法的一个实施例包括：
301、对编码清零后的N个主控模块按照预置时间段发送N个编码指令；
本实施例中，当需要对已经将N个显示单元安装成为拼接墙之后的显示单元进行地址编码时，需要对编码清零后的N个主控模块按照预置时间段发送N个编码指令，编码指令为地址递增指令，前述的拼接墙例如为拼接显示屏，可以是由多个LCD显示屏拼接而成，例如3×3的拼接显示屏，此处具体不做限定。
需要说明的是，前述的预置时间段为100—200毫秒，基于每次发出的编码指令到主控模块的编码完成需要几十毫秒的时间，与主控模块的执行速度和串口的波特率设置有关。
可以理解的是，前述的地址递增指令，例如3×3个显示的单元有3×3个主控模块，控制端如PC端，对第一个主控模块S1发送编码指令i例如i为1，使其进行地址i的设定，相隔预置时间段为100—200毫秒后发送基于第一个主控模块S1的编码指令i的递增指令i+1，例如2给第二个主控模块S2，以此类推，依次相隔预置时间段发送至第N个主控模块时，则第一个主控模块SN的编码指令为i+N-1，例如i为1时，则编码指令为N，此处具体不做限定。
302、判断主控模块的当前编码是否为零，若是，则执行步骤303，若否，则不做任何处理；
当对编码清零后的N个主控模块按照预置时间段发送N个编码指令之后，需要判断主控模块的当前编码是否为零，若是，则执行步骤303，若否，则不做任何处理。
需要说明的是，前述的判断主控模块的当前编码是否为零，可以是对步骤301的对编码清零后的N个主控模块中的每一个主控模块按照预置时间段发送N个编码指令进行本步骤的判断主控模块的当前编码是否为零的方式。
303、将主控模块接收到的编码指令设置所携带的地址值为编码地址。
当判断主控模块的当前编码为零时，需要将主控模块接收到的编码指令所携带的地址值设置为编码地址，例如当相隔预置时间段为100—200毫秒后发送基于第一个主控模块S1的编码指令i的递增指令i+1，例如2给第二个主控模块S2后，判断第二个主控模块S2的当前编码为零，则将i+1为2的编码所携带的地址值设置为第二个主控模块S2的编码地址。
本实施例中的主控模块可以是图1所示实施例中提及的主控模块。
本实施例中，通过对编码清零后的N个主控模块按照预置时间段发送N个地址递增的编码指令，再判断主控模块的当前编码是否为零，若是，则将主控模块接收到的编码指令所携带的地址值设置为编码地址，便实现了对N个级联的主控模块进行地址递增的地址编码设置，避免了当预先对每个显示单元编好唯一的地址，再安装到拼接墙体上，而产生的后期使用时由于地址冲突导致的安装和调试拼接墙的工作的操作复杂，及效率低下的技术问题，同时，解决了由于现在的显示单元的MCU两路串口都用于通讯，一路为外面控制信号输入，一路为转发，而导致的例如要加一个MCU的技术问题，进而降低了成本的多余支出。
上面是对多主控模块识别方法的过程进行详细的描述，下面将对对编码清零后的N个主控模块按照预置时间段发送N个编码指令的具体过程进行详细的描述，请参阅图4，本发明实施例中提供的一种多主控模块识别方法的另一个实施例包括：
401、通过输入端发送N次闭合开关指令；
本实施例中，当需要对已经将N个显示单元安装成为拼接墙之后的显示单元进行地址编码时，需要通过输入端发送N次闭合开关指令，使得开关闭合，可以理解的是，前述的开关由三极管和电阻组成的电子开关和/或继电器和/或机械开关。
可以理解的是，前述的N次闭合开关指令可以是与主控模块中的开关数量一致。
402、通过输入端对N个主控模块发送编码清零的指令；
当通过输入端发送N次闭合开关指令之后，需要通过输入端对N个主控模块发送编码清零的指令，使得N个主控模块的编码地址清零。
403、对编码清零后的N个主控模块通过输入端发出断开开关指令；
当通过输入端对N个主控模块发送编码清零的指令之后，对编码清零后的N个主控模块通过输入端发出断开开关指令，并使得主控模块的开关断开。
404、对主控模块通过输入端按照预置时间段发送N个编码指令；
本实施例中，当对编码清零后的N个主控模块通过输入端发出断开开关指令之后，需要对编码清零后的N个主控模块通过输入端按照预置时间段发送N个编码指令，编码指令为地址递增指令，前述的拼接墙例如为拼接显示屏，可以是由多个LCD显示屏拼接而成，例如3×3的拼接显示屏，此处具体不做限定。
需要说明的是，前述的预置时间段为100—200毫秒，基于每次发出的编码指令到主控模块的编码完成需要几十毫秒的时间，与主控模块的执行速度和串口的波特率设置有关。
可以理解的是，前述的地址递增指令，例如3×3个显示的单元有3×3个主控模块，控制端如PC端，对第一个主控模块S1发送编码指令i例如i为1，使其进行地址i的设定，相隔预置时间段为100—200毫秒后发送基于第一个主控模块S1的编码指令i的递增指令i+1，例如2给第二个主控模块S2，以此类推，依次相隔预置时间段发送至第N个主控模块时，则第一个主控模块SN的编码指令为i+N-1，例如i为1时，则编码指令为N，此处具体不做限定。
405、判断主控模块的当前编码是否为零，若是，则执行步骤406，若否，则不做任何处理；
当对编码清零后的N个主控模块通过输入端按照预置时间段发送N个编码指令之后，需要判断主控模块的当前编码是否为零，若是，则执行步骤406，若否，则不做任何处理。
需要说明的是，前述的判断主控模块的当前编码是否为零，可以是对步骤404的对编码清零后的N个主控模块中的每一个主控模块通过输入端按照预置时间段发送N个编码指令进行本步骤的判断主控模块的当前编码是否为零的方式。
406、将主控模块接收到的编码指令所携带的地址值设置为编码地址；
当判断主控模块的当前编码为零时，需要将主控模块接收到的编码指令所携带的地址值设置为编码地址，例如当相隔预置时间段为100—200毫秒后发送基于第一个主控模块S1的编码指令i的递增指令i+1，例如2给第二个主控模块S2后，判断第二个主控模块S2的当前编码为零，则将i+1为2的地址值设置为第二个主控模块S2的编码地址。
407、通过输入端控制设置了编码地址后的主控模块的开关闭合。
当将将主控模块接收到的编码指令所携带的地址值设置为编码地址之后，需要通过输入端控制编码指令设置为编码地址后的主控模块的开关闭合，使得步骤404对后续的主控模块的MCU进行编码设置时，可以继续进行。
可以理解的是，步骤405中提及的判断主控模块的当前编码是否为零，可以是对步骤404的对编码清零后的N个主控模块中的每一个主控模块通过输入端按照预置时间段发送N个编码指令进行本步骤的判断主控模块的当前编码是否为零的方式，进一步例如当对第一个主控模块完成编码设置之后，重复执行步骤404至407，每次重复过程相隔本实施例中提及的预置时间段，如100—200毫秒，每执行一次步骤404至407则意味着将进行编码设置的控模块的开关闭合。
本实施例中的主控模块可以是图2所示实施例中提及的主控模块，进一步地，本实施例中提及的输入端可以是TX输入端。
本实施例中，通过对编码清零后的N个主控模块通过输入端按照预置时间段发送N个地址递增的编码指令，再判断主控模块的当前编码是否为零，若是，则将主控模块接收到的编码指令所携带的地址值设置为编码地址，便实现了对N个级联的主控模块进行地址递增的地址编码设置，避免了当预先对每个显示单元编好唯一的地址，再安装到拼接墙体上，而产生的后期使用时由于地址冲突导致的安装和调试拼接墙的工作的操作复杂，及效率低下的技术问题，同时，解决了由于现在的显示单元的MCU两路串口都用于通讯，一路为外面控制信号输入，一路为转发，而导致的例如要加一个MCU的技术问题，进而降低了成本的多余支出。
请参阅图5，本发明实施例中提供了一种拼接墙的一个实施例包括：
N个显示单元51，以及图1和图2所示的实施例中提及的多主控模块连接结构，前述的多主控模块连接结构的主控模块52的数量与显示单元51一致，每个显示单元51的主板对应安装有一个多主控模块连接结构中的主控模块52。
需要说明的是，前述的显示单元51可以是LCD显示器等，此处具体不做限定。
本实施例中，通过在每个显示单元51的主板安装有一个主控模块52，且主控模块的连接方式如图1和图2所示的实施例中提及的多主控模块连接结构，便实现了对N个级联的主控模块进行地址递增的地址编码设置，避免了当预先对每个显示单元编好唯一的地址，再安装到拼接墙体上，而产生的后期使用时由于地址冲突导致的安装和调试拼接墙的工作的操作复杂，及效率低下的技术问题。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种多主控模块连接结构，其特征在于，包括：
N个主控模块，由第1个所述主控模块至第N-1个所述主控模块起，所述主控模块的输出端与下一个所述主控模块的输入端依次级联；
其中，N个所述主控模块，用于在编码清零后接收由预置时间段发送的N个编码指令，然后判断当前编码是否为零，若是，则将接收到的所述编码指令所携带的地址值设置为编码地址；
N个所述主控模块包括：
N个具备TX输入端的MCU和N个开关，每一个所述MCU的所述TX输入端和一个I/O端与同一个所述开关连接；
其中，第2个至第N个所述MCU的所述TX输入端与第1个至第N-1个所述开关依次级联；
所述MCU，用于在编码清零后控制所述开关断开，并接收由预置时间段发送的N个所述编码指令，并判断当前编码是否为零，若是，则将接收到的编码指令所携带的地址值设置为编码地址。
2.根据权利要求1所述的多主控模块连接结构，其特征在于，所述MCU还用于通过输入端获取编码清零的指令，并执行编码清零。
3.根据权利要求1所述的多主控模块连接结构，其特征在于，所述主控模块为具备TX输入端和TX输出端的MCU或CPU；
第1个所述主控模块的所述输入端与外部控制端相连接形成回路。
4.根据权利要求1所述的多主控模块连接结构，其特征在于，所述开关包括电子开关和/或继电器和/或机械开关；
所述电子开关包括三极管或MOS管，以及电阻。
5.一种多主控模块识别方法，其特征在于，包括：
对编码清零后的N个主控模块按照预置时间段发送N个编码指令，所述编码指令为地址递增指令，且N个所述主控模块，由第1个所述主控模块至第N-1个所述主控模块起，所述主控模块的输出端与下一个所述主控模块的输入端依次级联；
判断所述主控模块的当前编码是否为零，若是，则将所述主控模块接收到的编码指令所携带的地址值设置为编码地址；
对编码清零后的N个所述主控模块按照预置时间段发送N个编码指令具体包括：
对编码清零后的N个所述主控模块通过所述输入端发出断开开关指令，使得所述主控模块的开关断开；
对所述主控模块通过所述输入端按照预置时间段发送N个编码指令；
对编码清零后的N个所述主控模块通过所述输入端发出断开开关指令之前还包括：
通过所述输入端发送N次闭合所述开关指令，使得所述开关闭合；
通过所述输入端对N个所述主控模块发送编码清零的指令，使得N个所述主控模块的编码地址清零。
6.根据权利要求5所述的多主控模块识别方法，其特征在于，将所述主控模块接收到的编码指令设置为编码地址之后还包括：
通过所述输入端控制设置了所述编码地址后的所述主控模块的所述开关闭合。
7.一种拼接墙，包括N个显示单元，其特征在于，还包括：
如权利要求1至4中任意一项所述的多主控模块连接结构；
每个所述显示单元的主板对应安装有所述多主控模块连接结构中的一个主控模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410593438.5A CN104483849B (zh) | 2014-10-28 | 2014-10-28 | 多主控模块连接结构及其识别方法、拼接墙 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410593438.5A CN104483849B (zh) | 2014-10-28 | 2014-10-28 | 多主控模块连接结构及其识别方法、拼接墙 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104483849A CN104483849A (zh) | 2015-04-01 |
| CN104483849B true CN104483849B (zh) | 2017-08-25 |
Family
ID=52758407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410593438.5A Active CN104483849B (zh) | 2014-10-28 | 2014-10-28 | 多主控模块连接结构及其识别方法、拼接墙 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104483849B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105549931B (zh) * | 2015-12-10 | 2020-02-07 | 四川长虹电子系统有限公司 | Usb视频拼接播放系统 |
| CN108966457A (zh) * | 2018-06-29 | 2018-12-07 | 中山市中大半导体照明技术研究有限公司 | 基于dali协议的总线耦合系统 |
| CN111475368A (zh) * | 2020-02-29 | 2020-07-31 | 新华三信息安全技术有限公司 | 一种串口级联调控方法及串口设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8253751B2 (en) * | 2005-06-30 | 2012-08-28 | Intel Corporation | Memory controller interface for micro-tiled memory access |
| CN102096991B (zh) * | 2010-12-13 | 2013-08-21 | 广东威创视讯科技股份有限公司 | 一种多个显示单元拼接显示系统的遥控系统 |
| CN102291524B (zh) * | 2011-08-31 | 2013-04-10 | 广东威创视讯科技股份有限公司 | 拼接墙系统 |
| CN102509542A (zh) * | 2011-10-21 | 2012-06-20 | 深圳市创凯电子有限公司 | 多台大屏幕拼接图像控制器之间的级联显示控制方法 |
| CN103412734B (zh) * | 2013-08-19 | 2016-03-30 | 四川长虹电子系统有限公司 | 一种自动设置拼接单元地址的方法 |
| CN103544916B (zh) * | 2013-10-30 | 2015-09-09 | 广东威创视讯科技股份有限公司 | 一种拼接显示控制方法及系统 |
-
2014
- 2014-10-28 CN CN201410593438.5A patent/CN104483849B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104483849A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104483849B (zh) | 多主控模块连接结构及其识别方法、拼接墙 | |
| CN207264377U (zh) | 可编程i2c多路选择器和交换机 | |
| CN104239175B (zh) | 芯片的调试系统、调试方法和调试装置 | |
| CN110569208B (zh) | 一种控制电路、信号控制装置、信号控制方法及系统 | |
| CN104881382A (zh) | 一种主从设备连接装置及其地址识别方法 | |
| CN103412734A (zh) | 一种自动设置拼接单元地址的方法 | |
| CN104464617B (zh) | 一种并联显示系统及其显示装置 | |
| CN105005545A (zh) | 线卡串口切换装置及方法 | |
| CN104168520A (zh) | 用于远程控制光通信设备的光线路选择设备及方法 | |
| CN102073521A (zh) | 一种插卡式机器软件升级系统及软件升级方法 | |
| CN105282904A (zh) | 一种基于dmx512协议的控制系统及其控制方法 | |
| WO2012069883A1 (en) | Method of debugging software and corresponding computer program product | |
| CN111203869B (zh) | 一种机器人系统维护方法、装置、机器人及可读存储介质 | |
| CN104332129B (zh) | 拼接单元数据回传方法、拼接单元及拼接显示器 | |
| CN105988404A (zh) | 一种伺服器控制系统 | |
| CN109493832A (zh) | 支持dsc压缩的vr显示装置及其控制方法 | |
| CN205091732U (zh) | Usb接口自动切换装置 | |
| CN110120877A (zh) | 一种交换芯片的配置电路及交换芯片的参数的配置方法 | |
| CN104635633A (zh) | 一种具有WiFi无线通讯的多总线式工业机器人控制系统 | |
| CN111078616A (zh) | Usb集线器的端口控制方法、装置、设备及存储介质 | |
| CN102331762A (zh) | 总机通过rs-485总线写入地址码的控制系统及其方法 | |
| CN205068372U (zh) | 一种主从设备连接装置 | |
| CN202563571U (zh) | 基于数字通信的游泳计时装置 | |
| CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 | |
| CN207008609U (zh) | 一种同步串行接口绝对值编码器的模拟装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |