CN110120877A - 一种交换芯片的配置电路及交换芯片的参数的配置方法 - Google Patents

Abstract

本发明公开了一种交换芯片的配置电路及交换芯片的参数的配置方法，所述电路包括：交换芯片和逻辑芯片，交换芯片包含至少一个接口；逻辑芯片包含配置模块，配置模块用于对至少一个接口进行参数配置，逻辑芯片通过第一通道、第二通道以及第三通道与交换芯片连接，配置模块通过第三通道与交换芯片连接；交换芯片接收由第一通道发送的模式配置信号后，确定使用第一模式对至少一个接口中的每个接口进行参数配置，第一模式为利用配置模块进行参数配置的模式；交换芯片在接收到由第二通道发送的复位信号后，将每个接口的参数设置为初始值；交换芯片在接收到由第三通道发送的配置参数信号后，将每个接口的参数设置为与配置信息对应的参数值。

Description

一种交换芯片的配置电路及交换芯片的参数的配置方法

技术领域

本发明涉及通信技术领域，尤其涉及一种交换芯片的配置电路及交换芯片的参数的配置方法。

背景技术

在简单的交换系统应用中，例如，电脑机房常用的五口交换机，交换芯片通常需要根据实际使用情况进行配置，例如，需要将交换芯片的某个端口配成百兆速率端口，也可能是需要将交换芯片的某个端口配上VLAN等等。

在现有技术中，交换芯片的配置方法一般分为以下两种：第一种，直接通过交换系统中的处理器对交换芯片进行管理配置；第二种，采用配置芯片EEPROM进行配置，即通过专用编程器，直接对配置芯片EEPROM完成编程后，由配置芯片EEPROM对交换芯片进行管理配置。由于在实际应用中，希望交换芯片的配置由硬件完成，软件不参与，因此，交换芯片的配置通常采用第二种方式。

请参考图1，为现有技术中采用第二种方式对交换芯片进行配置的电路图。交换芯片分别与板控逻辑芯片以及EEPROM芯片连接，板控逻辑向交换芯片提供模式配置信号以及复位信号，EEPROM芯片通过串行外设接口(Serial Peripheral Interface，SPI)总线与交换芯片连接。板控逻辑芯片通过模式配置信号通知交换芯片采用EEPROM芯片进行管理配置，从而，当交换芯片获取板控逻辑芯片发送的复位信号后，则通过EEPROM芯片读取所需配置参数，完成配置。

然而，在采用如图1所述的方式对交换芯片进行配置时，需要预先烧写板控逻辑以及EEPROM芯片的固件代码，且固件代码的版本需要维护，造成了交换芯片的配置流程复杂。

发明内容

本发明提供一种交换芯片的配置电路及交换芯片的参数的配置方法，用以解决现有技术中交换芯片的配置流程复杂的技术问题。

本发明第一方面提供了一种交换芯片的配置电路，应用于交换系统中，所述电路包括：

交换芯片，其中，所述交换芯片包含至少一个待配置接口；

逻辑芯片，其中，所述逻辑芯片包含配置模块，所述配置模块用于对所述至少一个待配置接口进行参数配置，所述逻辑芯片通过第一通道、第二通道以及第三通道与所述交换芯片连接，所述配置模块通过所述第三通道与所述交换芯片连接；

其中，所述交换芯片在接收到由所述第一通道发送的复位信号后，进入对所述至少一个待配置接口进行参数配置的状态；

所述交换芯片在接收到由所述第二通道发送模式配置信号后，确定使用第一模式对所述至少一个待配置接口中的每个待配置接口进行参数配置，所述交换芯片至少包含所述第一模式及第二模式，所述第一模式为利用所述配置模块进行参数配置的模式，所述第二模式为利用所述交换系统中的处理器进行参数配置的模式；

所述交换芯片在接收到由所述第三通道发送的配置参数信号后，将所述每个待配置接口的参数设置为与配置信息对应的参数值，所述配置参数信号包含所述每个待配置接口的配置信息。

可能的实施方式中，所述第三通道为连接于所述交换芯片与所述逻辑芯片之间的串行外设接口SPI总线构成的通道。

可能的实施方式中，所述逻辑芯片包含第一使能信号接口、第一时钟信号接口、第一主输出从输入接口以及第一主输入从输出接口，所述交换芯片包含第二使能信号接口、第二时钟信号接口、第二主输出从输入接口以及第二主输入从输出接口，所述第一使能信号接口通过所述SPI总线与所述第二使能信号接口连接，所述第一时钟信号接口通过所述SPI总线与所述第二时钟信号接口连接，所述第一主输出从输入接口通过所述SPI总线与所述第二主输出从输入接口连接，以及，所述第一主输入从输出接口通过所述SPI总线与所述第二主输入从输出接口连接；

其中，所述第一使能信号接口及所述第二使能信号接口用于传输使能信号，所述使能信号用于控制所述交换芯片进入参数配置的状态；所述第一时钟信号接口及所述第二时钟信号接口用于传输时钟信号，所述时钟信号用于控制所述交换芯片与所述配置模块同步，所述第一主输出从输入接口信号及所述第二主输出从输入接口信号用于传输所述每个待配置接口的配置信息，所述第一主输入从输出接口及所述第二主输入从输出接口用于传输所述第二使能信号接口、所述第二时钟信号接口、所述第二主输出从输入接口以及所述第二主输入从输出接口的状态信息，所述状态信息包括准备状态及非准备状态，当所述第二使能信号接口、所述第二时钟信号接口、所述第二主输出从输入接口以及所述第二主输入从输出接口中的每个接口处于所述准备状态时，所述逻辑芯片向所述交换芯片发送所述每个待配置接口的配置信息。

本发明第二方面提供一种交换芯片的参数的配置方法，所述方法包括：

逻辑芯片向交换芯片发送复位信号；其中，所述复位信号用于触发所述交换芯片包含的至少一个待配置接口进入参数配置的状态；

所述逻辑芯片向交换芯片发送模式配置信号；其中，所述模式配置信号用于确定使用第一模式对所述交换芯片每个待配置接口进行参数配置，所述交换芯片至少包含所述第一模式及第二模式，所述第一模式为利用所述配置模块进行参数配置的模式，所述第二模式为利用所述交换系统中的处理器进行参数配置的模式；

在所述逻辑芯片向交换芯片发送模式配置信号后，所述逻辑芯片向所述交换芯片发送配置参数信号；其中，所述配置参数信号包含所述每个待配置接口的配置信息，以使所述交换芯片根据所述配置参数信号，将所述每个待配置接口的参数设置为与所述配置信息对应的参数值。

可能的实施方式中，所述配置参数信号通过连接于所述交换芯片与所述逻辑芯片之间的串行外设接口SPI总线构成的通道发送，所述逻辑芯片向所述交换芯片发送配置参数信号，包括：

所述逻辑芯片获取所述交换芯片中的与所述SPI总线对应的SPI配置接口的状态信息；其中，所述状态信息包括准备状态及非准备状态，当所述每个SPI配置接口处于所述准备状态时，所述交换芯片能够接收所述逻辑芯片发送的所述配置参数信号；

所述逻辑芯片确定所述每个SPI配置接口的状态信息为所述准备状态，所述逻辑芯片向所述交换芯片发送所述配置参数信号。

可能的实施方式中，所述逻辑芯片获取所述交换芯片中的每个SPI配置接口的状态信息，包括：

所述逻辑芯片读取所述交换芯片的SPI配置接口状态寄存器的取值；其中，所述SPI配置接口状态寄存器的取值用于表征所述每个SPI配置接口的状态信息；

所述逻辑芯片根据所述SPI配置接口状态寄存器的取值，获取所述每个SPI配置接口的状态信息；其中，当所述取值为预设阈值时，表征所述每个SPI配置接口的状态信息为所述准备状态。

可能的实施方式中，所述逻辑芯片获取所述交换芯片中的每个SPI配置接口的状态信息之后，所述方法还包括：

所述逻辑芯片确定所述每个接口的状态信息为所述非准备状态；

所述逻辑芯片确定读取所述SPI配置接口状态寄存器的取值的过程是否超时；

在确定超时后，所述逻辑芯片中断对所述交换芯片的配置操作。

可能的实施方式中，所述逻辑芯片确定获取操作是否超时之后，所述方法还包括：

若确定未超时，所述逻辑芯片重复读取所述SPI配置接口状态寄存器的取值的过程，直至所述SPI配置接口状态的取值表征所述状态信息为准备状态。

可能的实施方式中，在所述逻辑芯片向所述交换芯片发送配置参数信号之前，所述方法还包括：

所述逻辑芯片在控制所述交换芯片进入参数配置的状态后，控制所述交换芯片与所述逻辑芯片同步；

在确定所述交换芯片与所述逻辑芯片同步后，所述逻辑芯片向所述交换芯片发送写操作的命令字，以使所述交换芯片进入写数据的状态；

在所述交换芯片进入所述写数据的状态后，所述逻辑芯片向所述交换芯片发送与所述写操作对应的寄存器地址；其中，所述寄存器地址为所述每个待配置接口对应的配置寄存器的地址；

相应地，所述逻辑芯片向所述交换芯片发送配置参数信号，包括：

所述逻辑芯片向所述交换芯片发送所述配置寄存器的配置参数信号。

可能的实施方式中，在所述逻辑芯片获取所述交换芯片的SPI配置接口状态寄存器的取值之前，所述方法还包括：

所述逻辑芯片向所述交换芯片发送读操作的命令字，以使所述交换芯片进入读数据的状态；

在所述交换芯片进入所述读数据的状态后，所述逻辑芯片向所述交换芯片发送所述SPI配置接口状态寄存器地址，以使所述交换芯片将所述SPI配置接口状态寄存器的取值发送至所述逻辑芯片。

本发明实施例中的技术方案具有如下有益效果：

将交换芯片的配置电路简化为仅包含逻辑芯片和交换芯片，所述逻辑芯片通过第一通道、第二通道以及第三通道与所述交换芯片连接，所述逻辑芯片中包含配置模块，所述配置模块通过所述第三通道与所述交换芯片连接，通过所述配置模块对所述交换芯片的至少一个接口进行参数配置；首先，所述逻辑芯片通过所述第一通道向所述交换芯片发送复位信号，所述交换芯片在接收到所述复位信号后，进入参数配置的状态，然后，所述逻辑芯片通过所述第二通过向所述交换芯片发送模式配置信号，所述交换芯片在接收到所述模式配置信号后，确定使用所述逻辑芯片中的配置模块对所述每个待配置接口进行参数配置，最后，所述逻辑芯片的配置模块则通过所述第三通道向所述交换芯片发送配置参数信号，从而使所述交换芯片在接收到所述配置参数信号后，将所述每个接口的参数设置为与所述配置参数信号对应的参数值，完成交换芯片的配置。可见，在本方案中，对交换芯片的配置过程仅由逻辑芯片完成，硬件电路简单，且省略了现有技术中对EEPROM芯片的固件烧写过程，从而可以简化交换芯片的配置流程。

附图说明

图1为现有技术中的交换芯片的配置电路的示意图；

图2为本发明实施例提供的一种交换芯片的配置电路的示意图；

图3为本发明实施例中第三通道的一种示例；

图4为本发明实施例中配置模块2021进行读操作的时序图；

图5为本发明实施例中配置模块2021进行写操作的时序图；

图6为本发明实施例中提供的一种交换芯片的参数的配置方法的流程图；

图7为本发明实施例中步骤603的具体实施方式示意图。

具体实施方式

本发明提供一种交换芯片的配置电路及交换芯片的参数的配置方法，用以解决现有技术中交换芯片的配置流程复杂的技术问题。

为了解决上述技术问题，本发明总体思路如下：

将交换芯片的配置电路简化为仅包含逻辑芯片和交换芯片，所述逻辑芯片通过第一通道、第二通道以及第三通道与所述交换芯片连接，所述逻辑芯片中包含配置模块，所述配置模块通过所述第三通道与所述交换芯片连接，通过所述配置模块对所述交换芯片的至少一个接口进行参数配置；首先，所述逻辑芯片通过所述第一通道向所述交换芯片发送复位信号，所述交换芯片在接收到所述复位信号后，进入参数配置的状态，然后，所述逻辑芯片通过所述第二通过向所述交换芯片发送模式配置信号，所述交换芯片在接收到所述模式配置信号后，确定使用所述逻辑芯片中的配置模块对所述每个待配置接口进行参数配置，最后，所述逻辑芯片的配置模块则通过所述第三通道向所述交换芯片发送配置参数信号，从而使所述交换芯片在接收到所述配置参数信号后，将所述每个接口的参数设置为与所述配置参数信号对应的参数值，完成交换芯片的配置。可见，在本方案中，对交换芯片的配置过程仅由逻辑芯片完成，硬件电路简单，且省略了现有技术中对EEPROM芯片的固件烧写过程，从而可以简化交换芯片的配置流程。

为了更好的了解上述技术方案，下面通过附图以及具体实施例对本发明技术方案进行详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。

在本发明实施例中，提供一种用于对交换系统中的交换芯片进行参数配置的配置电路，所述交换系统可以是以太网交换机、电话语音交换机或者光纤交换机等设备，在此就不一一列举了。请参考图2，所述配置电路包括交换芯片201以及逻辑芯片202，其中：

交换芯片201包含至少一个待配置接口；。

逻辑芯片202包含配置模块2021，配置模块2021用于对所述至少一个待配置接口进行参数配置，逻辑芯片202通过第一通道2022、第二通道2023以及第三通道2024与交换芯片201连接，配置模块2021通过第三通道2024与交换芯片201连接。

在具体实施过程中，交换芯片201即为交换系统中用于处理数据交换业务的芯片，逻辑芯片202具体可以是复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，当然也可以是其他的逻辑器件，在此不作限制。

在本发明实施例中，第一通道2022用于发送复位信号，第二通道2023用于发送模式配置信号，第三通道2024用于发送配置参数信号。下面对这三种信号的作用进行描述：

在交换芯片201中至少包含两种参数配置的模式，例如，第一模式及第二模式，所述第一模式为利用配置模块2021进行参数配置的模式，所述第二模式为利用所述交换系统中的处理器进行参数配置的模式，利用交换系统中用于完成板控功能的板控处理器对交换芯片201进行参数配置，即现有技术中的第一种配置方式。当然，交换芯片201中还可以其他的配置模式，在此不作限制。所述模式配置信号即用于通知交换芯片201采用何种配置模式对交换芯片的接口进行参数配置。具体来讲，以交换芯片201中包含前述的两种配置模式，预先设置高电平表征使用第一模式，低电平表征使用第二模式，则当交换芯片201在接收到由第二通道2023发送的模式配置信号后，确定该信号为高电平，则确定使用第一模式对所述至少一个接口中的每个接口进行参数配置。

所述复位信号即触发交换芯片201的各个待配置接口进入参数配置的状态，例如，该复位信号可以是一个由低变高的电平信号。当交换芯片201在接收到由第一通道2022发送的复位信号后，则进入对每个待配置接口进行参数配置的状态。

所述配置参数信号即用于对交换芯片201的接口进行参数配置的信号，该配置参数信号包含交换芯片201的每个待配置接口的配置信息。交换芯片201在接收到由第三通道2024发送的配置参数信号后，则将每个待配置接口的参数设置为与该接口对应的配置信息对应的参数值。当然，该配置参数信号中也可以只包含一部分待配置接口的配置信息，例如，在当前时刻只需要对交换芯片201中的一部分待配置接口进行参数配置，从而该参数配置信号中便可以只包含这一部分待配置接口的配置信息；或者，该配置参数信号也可以只包含一个待配置接口的配置信号，逻辑芯片202可以通过多次发送配置参数信号来完成对交换芯片201的多个待配置接口进行参数配置的过程，在本发明实施例中不对配置参数信号包含的配置信息进行限制。

在本发明实施例中，第三通道2024为连接于交换芯片201与逻辑芯片202之间的串行外设接口SPI总线构成的通道。

如图3所示，该SPI总线共形成四条子通道，第一子通道为逻辑芯片202包含的第一使能信号接口与交换芯片201包含的第二使能信号接口连接形成，用于传输使能信号，所述使能信号用于控制交换芯片201进入参数配置的状态，所述第一使能信号接口及所述第二使能信号接口可以是片选使能(Slave Select，SS)信号接口，标记为SS#接口或者SS#CS接口；第二子通道为逻辑芯片202包含的第一时钟信号接口与交换芯片201包含的第二时钟信号接口连接形成，用于传输时钟信号，所述时钟信号用于控制交换芯片201与配置模块2021同步，所述第一时钟信号接口及所述第二时钟信号接口可以是串行时钟(Serial Clock)信号接口，标记为SCK接口或者SCK/SK接口；第三子通道为逻辑芯片202包含的第一主输出从输入(Master Output Slave Input，MOSI)接口与交换芯片201包含的第二主输出从输入MOSI接口连接形成，用于向交换芯片201发送信号，例如，逻辑芯片201向交换芯片202传输所述每个待配置接口的配置信息，所述第二MOSI接口也可以标记为MOSI/DI接口；第四子通道为逻辑芯片202包含的第一主输入从输出(Master Input Slave Output，MISO)接口与交换芯片201包含的第二主输入从输出MISO接口连接形成，用于向逻辑芯片202发送信号，例如，交换芯片202向逻辑芯片201传输SS#CS接口、SCK/SK接口、MISO/DO接口以及MOSI/DI接口的状态信息，所述状态信息包括准备状态及非准备状态，当上述接口中的每个接口处于所述准备状态时，逻辑芯片202向交换芯片201发送所述每个待配置接口的配置信息，所述第二MISO接口也可以标记为MISO/DO接口。

在具体实施过程中，逻辑芯片202以及交换芯片201中的SS#接口、SCK接口、MOSI接口以及MISO接口的接口信号定义可以参考表1所示。例如，各个接口的信号位宽可以均为8位，SS#接口、SCK接口以及MOSI接口的信号类型为可读可写类型，MISO接口的信号类型为只读类型，各个接口信号的初始值为0xff，且当信号为低电平时控制该接口输出。

表1

信号名称	位宽	类型	初始值	含义
					SCK	8	R/W	0xff	Bit0控制SCK输出电平
SS#	8	R/W	0xff	Bit 0控制SS#输出电平
					MOSI	8	R/W	0xff	Bit 0控制MOSI输出电平
MISO	8	R	0xff	Bit 0表示MISO输入电平

需要说明的是，表1中的位宽和有效比特位可由用户自行定义，例如，有效比特位可以为表1中的Bit0，所使用的逻辑芯片202的SPI管脚资源也可由用户自行分配，在此不做限制。

下面，则对配置模块2021的工作原理进行描述。

配置模块2021通过对上述SPI接口信号赋值以完成读数据和写数据的操作。请参考图4，为配置模块2021通过上述SPI接口完成读数据的操作。首先将SS#接口信号赋值为Bit0，从而使交换芯片201处于参数配置状态，然后通过SCK#接口输出时钟信号，以使交换芯片201与配置模块2021同步，然后通过MOSI接口按照时钟信号的时序，向交换芯片输出读命令字，在图4中，该读命令字为0x60，然后通过MOSI接口按照时钟信号的时序，向交换芯片201输出进行读操作的寄存器地址，最后通过MISO接口接收到交换芯片201输出的与该寄存器地址对应的寄存器的取值，完成对读取交换芯片201的寄存器的取值的操作。

请参考图5，为配置模块2021通过上述SPI接口完成写数据的操作。首先将SS#接口信号赋值为Bit0，从而使交换芯片201处于参数配置状态，然后通过SCK#接口输出时钟信号，以使交换芯片201与配置模块2021同步，然后通过MOSI接口按照时钟信号的时序，向交换芯片输出写命令字，在图5中，该写命令字为0x61，然后通过MOSI接口按照时钟信号的时序，向交换芯片201输出进行写操作的寄存器地址，最后再次通过MOSI接口向交换芯片201输出对与该寄存器地址对应的寄存器的配置值，完成向交换芯片201的寄存器赋值的操作。

由图2所示的电路可知，本发明实施例提供的硬件电路的设计简单，且逻辑芯片的内部接口控制器易于集成，由于无需额外增加配置芯片EEPROM，从而可以节约硬件成本以及PCB资源，也简化了烧写固件步骤。进一步地，由于去掉了现有技术中的配置芯片EEPROM，将交换芯片的配置功能完全集成在逻辑芯片中，这样，在生产过程中，无需考虑配置芯片与逻辑芯片中的固件版本的管理和匹配，只需要关注逻辑芯片的固件版本管理即可，减少了出错的几率，提高可靠性。

基于与图1所示的配置电路相同的发明构思，本发明实施例还提供一种交换芯片的参数的配置方法，该方法应用于交换系统中，该交换系统可以是以太网交换机、电话语音交换机或者光纤交换机等设备，在此就不一一列举了。请参考图6，为本发明实施例提供的交换芯片的参数的配置方法的流程图，该流程图描述如下：

步骤601：逻辑芯片向交换芯片发送复位信号。

在本发明实施例中，所述复位信号用于触发所述交换芯片进入对每个待配置接口进入参数配置的状态，该复位信号可以是一个由低变高的电平信号，在此不作限制。

需要说明的是，在执行步骤601之前，还可以先确定配置电路的硬件以及固件是否处于如下状态：

a)逻辑芯片相关硬件电路已按图2所示硬件连接关系进行实现；

b)已为逻辑芯片烧入带有交换芯片配置功能的SPI接口模块的固件版本，并在交换系统中完成安装或焊接。

当配置电路满足上述状态后，则上电执行步骤601。

在执行完成步骤601之后，本发明实施例中的方法便执行步骤602，即：所述逻辑芯片向交换芯片发送模式配置信号。

在本发明实施例中，所述模式配置信号用于确定使用第一模式对所述交换芯片包含的至少一个待配置接口中的每个待配置接口进行参数配置，所述交换芯片至少包含所述第一模式及第二模式，所述第一模式为利用所述配置模块进行参数配置的模式，所述第二模式为利用所述交换系统中的处理器进行参数配置的模式。

在具体实施过程中，在交换芯片中至少包含两种参数配置的模式，例如，利用逻辑芯片进行参数配置的模式，以及利用所述交换系统中的处理器进行参数配置的模式，当然，交换芯片中还可以其他的配置模式，在此不作限制。所述模式配置信号即用于通知交换芯片采用逻辑芯片对交换芯片的接口进行参数配置。具体来讲，可以是预先设置好每个模式与信号电平高低的对应关系，例如，低电平采用处理器进行配置的模式，高电平采用逻辑芯片进行配置的模式，则逻辑芯片控制模式配置信号的电平为高电平，当交换芯片接收到该信号后，则确定采用逻辑芯片进行参数配置。

在执行完成步骤602之后，本发明实施例中的方法便执行步骤603，即：在所述逻辑芯片向交换芯片发送模式配置信号后，所述逻辑芯片向所述交换芯片发送配置参数信号。

在本发明实施例中，所述配置参数信号包含所述每个待配置接口的配置信息，以使所述交换芯片根据所述配置参数信号，将所述每个待配置接口的参数设置为与所述配置信息对应的参数值。当然，该配置参数信号中也可以只包含一部分待配置接口的配置信息，例如，在当前时刻只需要对交换芯片中的一部分待配置接口进行参数配置，从而该参数配置信号中便可以只包含这一部分待配置接口的配置信息；或者，该配置参数信号也可以只包含一个待配置接口的配置信号，逻辑芯片可以通过多次发送配置参数信号来完成对交换芯片的多个待配置接口进行参数配置的过程，在本发明实施例中不对配置参数信号包含的配置信息进行限制。

在下面的实施例中，将以该配置参数信号中包含所有的待配置接口的配置信息为例进行说明。

在本发明实施例中，所述配置参数信号通过连接于所述交换芯片201与所述逻辑芯片202之间的串行外设接口SPI总线构成的通道发送，如图3所示，在此不再赘述。其中，交换芯片201中与该SPI总线对应的SPI配置接口为SS#CS接口、SCK/SK接口、MISO/DO接口以及MOSI/DI接口。请参考图7，步骤603的具体实施方式如下：

步骤701：所述逻辑芯片获取所述交换芯片中的与所述SPI总线对应的SPI配置接口的状态信息；其中，所述状态信息包括准备状态及非准备状态，当所述每个SPI配置接口处于所述准备状态时，所述交换芯片能够接收所述逻辑芯片发送的所述配置参数信号；

步骤702：所述逻辑芯片确定所述每个SPI配置接口的状态信息为所述准备状态，所述逻辑芯片向所述交换芯片发送所述配置参数信号。

在本发明实施例中，步骤701的具体实现方式如下：

所述逻辑芯片读取所述交换芯片的SPI配置接口状态寄存器的取值；其中，所述SPI配置接口状态寄存器的取值用于表征所述每个接口的状态信息；

所述逻辑芯片根据所述SPI配置接口状态寄存器的取值，获取所述每个SPI配置接口的状态信息；其中，当所述取值为预设阈值时，表征所述每个SPI配置接口的状态信息为所述准备状态。

在具体实施过程中，交换芯片中可以设置一个寄存器，该寄存器中存储的值表征交换芯片的所有SPI配置接口的状态，例如，预先设置该寄存器的值为1时则表示交换芯片的所有SPI配置接口均处于准备状态，若为0，则表示为非准备状态。则逻辑芯片通过读取该寄存器的值表获知了交换芯片的所有SPI配置接口的状态。

当然，该接口状态寄存器也可以是与交换芯片的每个SPI配置接口一一对应的，即每一个SPI配置接口对应一个SPI配置接口状态寄存器，逻辑芯片通过读取与每个SPI配置接口对应的SPI配置接口状态寄存器的值，判断出每个SPI配置接口的状态，本领域技术人员可以根据实际使用进行设置，在此不作限制。在下面的描述中，以SPI配置接口状态寄存器对应该交换芯片的所有SPI配置接口的状态为例进行说明。

在本发明实施例中，在所述逻辑芯片获取所述交换芯片的SPI配置接口状态寄存器的取值之前，所述方法还包括：

所述逻辑芯片向所述交换芯片发送读操作的命令字，以使所述交换芯片进入读数据的状态；

在所述交换芯片进入所述读数据的状态后，所述逻辑芯片向所述交换芯片发送所述SPI配置接口状态寄存器地址，以使所述交换芯片将所述SPI配置接口状态寄存器的取值发送至所述逻辑芯片。

在具体实施过程中，所述逻辑芯片可以设置有SPI接口，例如，SS#接口、SCK接口、MOSI接口以及MISO接口，逻辑芯片在获取交换芯片的接口状态之前，首先通过MOSI接口向交换芯片输出读操作的命令字，例如，该读命令字为0x60，然后，向交换芯片输出SPI配置接口状态寄存器的地址，从而交换芯片则将与该SPI配置寄存器地址对应的SPI配置接口状态寄存器的取值，通过MISO接口输出到逻辑芯片，从而逻辑芯片根据该取值获取了交换芯片的SPI配置接口状态。

在完成步骤701之后，本发明实施例中的方法便执行步骤702，即：所述逻辑芯片确定所述每个SPI配置接口的状态信息为所述准备状态，所述逻辑芯片向所述交换芯片发送所述配置参数信号。

当逻辑芯片通过接口状态寄存器的值确定出交换芯片的SPI配置接口处于准备状态后，则向交换芯片发送配置参数信号。

在本发明实施例中，在所述逻辑芯片向所述交换芯片发送配置参数信号之前，所述方法还包括：

所述逻辑芯片在控制所述交换芯片进入参数配置的状态后，控制所述交换芯片与所述逻辑芯片同步；

在确定所述交换芯片与所述逻辑芯片同步后，所述逻辑芯片向所述交换芯片发送写操作的命令字，以使所述交换芯片进入写数据的状态；

在所述交换芯片进入所述写数据的状态后，所述逻辑芯片向所述交换芯片发送与所述写操作对应的寄存器地址；其中，所述寄存器地址为所述每个待配置接口对应的配置寄存器的地址。

在具体实施过程中，在逻辑芯片向交换芯片发送配置参数信号之前，首先可以将逻辑芯片的SS#接口信号赋值为Bit0，从而使交换芯片处于参数配置状态，然后通过逻辑芯片的SCK#接口输出时钟信号，以使交换芯片与逻辑芯片同步，然后通过逻辑芯片的MOSI接口按照时钟信号的时序，向交换芯片输出写命令字，例如，该写命令字为0x61，然后通过MOSI接口按照时钟信号的时序，向交换芯片输出要进行参数配置的接口的配置寄存器的地址，这样，交换芯片在接收到配置参数信号后，便直接使用该配置参数信号中的配置信息，对与该地址对应的待配置接口进行参数配置。

相应地，步骤702的具体实现方式为：

所述逻辑芯片向所述交换芯片发送所述配置寄存器的配置参数信号。

在具体实施过程中，逻辑芯片完成上述步骤后，则通过MOSI接口向交换芯片输出该配置寄存器的配置值，完成对交换芯片的接口进行参数配置的操作。

当然了，在本发明实施例中，请参考图7，在步骤701之后，所述方法还包括：

步骤703：所述逻辑芯片确定所述每个SPI配置接口的状态信息为所述非准备状态；

步骤704：所述逻辑芯片确定读取所述SPI配置接口状态寄存器的取值的过程是否超时；

步骤705：在确定超时后，所述逻辑芯片中断对所述交换芯片的配置操作。

步骤706：若确定未超时，所述逻辑芯片重复读取所述SPI配置接口状态寄存器的取值的过程，直至所述SPI配置接口状态的取值表征所述状态信息为准备状态。

在具体实施过程中，当逻辑芯片向交换芯片发送模式配置信号后，交换芯片可能无法立即进入准备状态，因此，逻辑芯片在获取交换芯片的SPI配置接口状态时，交换芯片的SPI配置接口状态可能为非准备状态，则逻辑芯片需要确定当前的读取交换芯片的SPI配置接口状态的操作是否超时，如果未超时，则继续获取交换芯片的SPI配置接口状态，直至接口状态为准备状态，则执行步骤702。如果超时，则逻辑芯片中断对交换芯片的配置操作，并可以发出警告信息，以告知用户该配置过程的结果以及检查出现的问题，以便下一次能够完成配置操作。

在上述技术方案中，对交换芯片的配置过程仅由逻辑芯片完成，硬件电路简单，且省略了现有技术中对EEPROM芯片的固件烧写过程，从而可以简化交换芯片的配置流程。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种交换芯片的配置电路，应用于交换系统中，其特征在于，所述电路包括：

交换芯片，其中，所述交换芯片包含至少一个待配置接口；

逻辑芯片，其中，所述逻辑芯片包含配置模块，所述配置模块用于对所述至少一个待配置接口进行参数配置，所述逻辑芯片通过第一通道、第二通道以及第三通道与所述交换芯片连接，所述配置模块通过所述第三通道与所述交换芯片连接；

其中，所述交换芯片在接收到由所述第一通道发送的复位信号后，进入对所述至少一个待配置接口进行参数配置的状态；

所述交换芯片在接收到由所述第二通道发送模式配置信号后，确定使用第一模式对所述至少一个待配置接口中的每个待配置接口进行参数配置，所述交换芯片至少包含所述第一模式及第二模式，所述第一模式为利用所述配置模块进行参数配置的模式，所述第二模式为利用所述交换系统中的处理器进行参数配置的模式；

所述交换芯片在接收到由所述第三通道发送的配置参数信号后，将所述每个待配置接口的参数设置为与配置信息对应的参数值，所述配置参数信号包含所述每个待配置接口的配置信息。

2.如权利要求1所述的电路，其特征在于，所述第三通道为连接于所述交换芯片与所述逻辑芯片之间的串行外设接口SPI总线构成的通道。

3.如权利要求2所述的电路，其特征在于，所述逻辑芯片包含第一使能信号接口、第一时钟信号接口、第一主输出从输入接口以及第一主输入从输出接口，所述交换芯片包含第二使能信号接口、第二时钟信号接口、第二主输出从输入接口以及第二主输入从输出接口，所述第一使能信号接口通过所述SPI总线与所述第二使能信号接口连接，所述第一时钟信号接口通过所述SPI总线与所述第二时钟信号接口连接，所述第一主输出从输入接口通过所述SPI总线与所述第二主输出从输入接口连接，以及，所述第一主输入从输出接口通过所述SPI总线与所述第二主输入从输出接口连接；

其中，所述第一使能信号接口及所述第二使能信号接口用于传输使能信号，所述使能信号用于控制所述交换芯片进入参数配置的状态；所述第一时钟信号接口及所述第二时钟信号接口用于传输时钟信号，所述时钟信号用于控制所述交换芯片与所述配置模块同步，所述第一主输出从输入接口信号及所述第二主输出从输入接口信号用于传输所述每个待配置接口的配置信息，所述第一主输入从输出接口及所述第二主输入从输出接口用于传输所述第二使能信号接口、所述第二时钟信号接口、所述第二主输出从输入接口以及所述第二主输入从输出接口的状态信息，所述状态信息包括准备状态及非准备状态，当所述第二使能信号接口、所述第二时钟信号接口、所述第二主输出从输入接口以及所述第二主输入从输出接口中的每个接口处于所述准备状态时，所述逻辑芯片向所述交换芯片发送所述每个待配置接口的配置信息。

4.一种交换芯片的参数的配置方法，其特征在于，所述方法包括：

逻辑芯片向交换芯片发送复位信号；其中，所述复位信号用于触发所述交换芯片包含的至少一个待配置接口进入参数配置的状态；

所述逻辑芯片向交换芯片发送模式配置信号；其中，所述模式配置信号用于确定使用第一模式对所述交换芯片每个待配置接口进行参数配置，所述交换芯片至少包含所述第一模式及第二模式，所述第一模式为利用所述配置模块进行参数配置的模式，所述第二模式为利用所述交换系统中的处理器进行参数配置的模式；

在所述逻辑芯片向交换芯片发送模式配置信号后，所述逻辑芯片向所述交换芯片发送配置参数信号；其中，所述配置参数信号包含所述每个待配置接口的配置信息，以使所述交换芯片根据所述配置参数信号，将所述每个待配置接口的参数设置为与所述配置信息对应的参数值。

5.如权利要求4所述的方法，其特征在于，所述配置参数信号通过连接于所述交换芯片与所述逻辑芯片之间的串行外设接口SPI总线构成的通道发送，所述逻辑芯片向所述交换芯片发送配置参数信号，包括：

所述逻辑芯片获取所述交换芯片中的与所述SPI总线对应的SPI配置接口的状态信息；其中，所述状态信息包括准备状态及非准备状态，当所述每个SPI配置接口处于所述准备状态时，所述交换芯片能够接收所述逻辑芯片发送的所述配置参数信号；

所述逻辑芯片确定所述每个SPI配置接口的状态信息为所述准备状态，所述逻辑芯片向所述交换芯片发送所述配置参数信号。

6.如权利要求5所述的方法，其特征在于，所述逻辑芯片获取所述交换芯片中的每个SPI配置接口的状态信息，包括：

所述逻辑芯片读取所述交换芯片的SPI配置接口状态寄存器的取值；其中，所述SPI配置接口状态寄存器的取值用于表征所述每个SPI配置接口的状态信息；

所述逻辑芯片根据所述SPI配置接口状态寄存器的取值，获取所述每个SPI配置接口的状态信息；其中，当所述取值为预设阈值时，表征所述每个SPI配置接口的状态信息为所述准备状态。

7.如权利要求6所述的方法，其特征在于，所述逻辑芯片获取所述交换芯片中的每个SPI配置接口的状态信息之后，所述方法还包括：

所述逻辑芯片确定所述每个接口的状态信息为所述非准备状态；

所述逻辑芯片确定读取所述SPI配置接口状态寄存器的取值的过程是否超时；

在确定超时后，所述逻辑芯片中断对所述交换芯片的配置操作。

8.如权利要求7所述的方法，其特征在于，所述逻辑芯片确定获取操作是否超时之后，所述方法还包括：

若确定未超时，所述逻辑芯片重复读取所述SPI配置接口状态寄存器的取值的过程，直至所述SPI配置接口状态的取值表征所述状态信息为准备状态。

9.如权利要求4-8中任一项所述的方法，其特征在于，在所述逻辑芯片向所述交换芯片发送配置参数信号之前，所述方法还包括：

所述逻辑芯片在控制所述交换芯片进入参数配置的状态后，控制所述交换芯片与所述逻辑芯片同步；

在确定所述交换芯片与所述逻辑芯片同步后，所述逻辑芯片向所述交换芯片发送写操作的命令字，以使所述交换芯片进入写数据的状态；

在所述交换芯片进入所述写数据的状态后，所述逻辑芯片向所述交换芯片发送与所述写操作对应的寄存器地址；其中，所述寄存器地址为所述每个待配置接口对应的配置寄存器的地址；

相应地，所述逻辑芯片向所述交换芯片发送配置参数信号，包括：

所述逻辑芯片向所述交换芯片发送所述配置寄存器的配置参数信号。

10.如权利要求9所述的方法，其特征在于，在所述逻辑芯片获取所述交换芯片的SPI配置接口状态寄存器的取值之前，所述方法还包括：

所述逻辑芯片向所述交换芯片发送读操作的命令字，以使所述交换芯片进入读数据的状态；

在所述交换芯片进入所述读数据的状态后，所述逻辑芯片向所述交换芯片发送所述SPI配置接口状态寄存器地址，以使所述交换芯片将所述SPI配置接口状态寄存器的取值发送至所述逻辑芯片。