CN104465526A - 一种bcd工艺中集成结型场效应晶体管的方法 - Google Patents

一种bcd工艺中集成结型场效应晶体管的方法 Download PDF

Info

Publication number
CN104465526A
CN104465526A CN201310422937.3A CN201310422937A CN104465526A CN 104465526 A CN104465526 A CN 104465526A CN 201310422937 A CN201310422937 A CN 201310422937A CN 104465526 A CN104465526 A CN 104465526A
Authority
CN
China
Prior art keywords
region
type
territory
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310422937.3A
Other languages
English (en)
Other versions
CN104465526B (zh
Inventor
王凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Baoxinyuan Power Semiconductor Co ltd
Original Assignee
SHANGHAI POWER CORE POWER SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI POWER CORE POWER SEMICONDUCTOR Co Ltd filed Critical SHANGHAI POWER CORE POWER SEMICONDUCTOR Co Ltd
Priority to CN201310422937.3A priority Critical patent/CN104465526B/zh
Publication of CN104465526A publication Critical patent/CN104465526A/zh
Application granted granted Critical
Publication of CN104465526B publication Critical patent/CN104465526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种BCD工艺中集成结型场效应晶体管的方法，包括：1）于P型衬底中定义出沟道区区域，于所述沟道区区域上方制作具有间隔排列的多个窗口的第一掩膜，离子注入以于所述P型衬底中形成具有起伏的N型区域；2）于所述N型区域中制作出场氧化层结构；3）制作覆盖上述结构表面且于所述沟道区区域上方具有间隔排列的多个窗口的第二掩膜，离子注入以于所述N型区域中制作出具有起伏的P型区域；4）制作栅极结构；制作源区和漏区。本发明通过对掩膜的改进设计，获得两侧具有起伏的沟道区，增加了沟道宽度，实现了结型场效应晶体管开启电压的可调。本发明可以采用标准的BCD工艺实现，不需要增加新的掩膜，工艺简单可靠，适用于工业生产。

Description

一种BCD工艺中集成结型场效应晶体管的方法
技术领域
本发明涉及一种半导体器件的制作方法，特别是涉及一种BCD工艺中集成结型场效应晶体管的方法。
背景技术
BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管（BipolarJunction Transistor），CMOS和DMOS器件。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，而且集成进了开关速度很快的DMOS功率器件，DMOS功率器件可以在开关模式下工作，功耗极低，同时，由于DMOS同时具有高速高耐压特性，因而用BCD工艺制造的电源管理芯片能工作在高压和较高的频率下，是制造高性能开关电源芯片的理想工艺。可见，BCD中的各种器件互相取长补短，发挥各自的优点。采用BCD工艺制造的单片集成芯片还可以提高系统性能，节省电路的封装费用，并具有更好的可靠性。BCD工艺的主要应用领域为电源管理（电源和电池控制）、显示驱动，汽车电子、工业控制等领域。由于BCD工艺的应用领域的不断扩大，对BCD工艺的要求也越来越高，其中，不断提高BCD工艺的集成密度是BCD技术发展的重要的方向。
目前，BCD工艺典型器件包括低压CMOS管、高压MOS管、各种击穿电压的LDMOS、垂直NPN管、垂直PNP管、横向PNP管、肖特基二极管、阱电阻、多晶电阻、金属电阻等；有些工艺甚至还集成了EEPROM、结型场效应管JFET等器件。由于集成了如此丰富的器件，这就给电路设计者带来极大的灵活性，可以根据应用的需要来选择最合适的器件，从而提高整个电路的性能。
如图1所示，现有的一种BCD工艺中集成结型场效应晶体管的方法，包括以下步骤：
步骤一、提供P型衬底101，采用离子注入工艺于所述P型衬底中形成N型区域102；
步骤二、于所述N型区域102中制作出场氧化层结构103；
步骤三、采用离子注入工艺于所述N型区域102中对应沟道区的位置制作形成P型区域104，所述P型衬底101与P型区域104之间所夹区域为结型场效应晶体管的沟道区105；
步骤四、于所述P型区域104及N型区域102表面制作出栅极结构；于所述场氧化层结构103两端的N型区域102表面制作出源区110和漏区109，其中，所述漏区109至沟道区105之间的N型区域为漂移区，所得的基本结构如图1所示；
步骤五、制作保护层和金属引线，以完成制备（未予图示）。
对于上述BCD工艺中集成结型场效应晶体管的方法，所制作的沟道区上下两侧一般为平直面，所形成沟道宽度较小。由于用于制造其他诸如MOS器件的工艺条件已经确定，所以利用这些确定的工艺条件来制造的JFET往往是开启电压不可调整的。如果在一些应用中，需要JFET开启电压可调，通常要增加一道注入退火工艺来调节JFET的沟道区掺杂条件，从而实现开启电压的调整，这种做法所需的成本过高、所需的工艺控制条件精度很高，而且往往容易导致最终器件性能的恶化。因此，提供一种成本较低、效果良好的于BCD工艺中集成结型场效应晶体管的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种BCD工艺中集成结型场效应晶体管的方法，用于解决现有技术中结型场效应晶体管的开启电压不容易调整、或者调整成本高、容易使器件性能恶化等问题。
为实现上述目的及其他相关目的，本发明提供一种BCD工艺中集成结型场效应晶体管的方法，至少包括以下步骤：
1）提供P型衬底，并于所述P型衬底中定义出沟道区区域，于所述沟道区区域上方制作具有间隔排列的多个窗口的第一掩膜，采用离子注入工艺于所述P型衬底中形成对应所述沟道区区域处具有起伏的N型区域；
2）依据所定义的沟道区区域的位置，于所述N型区域中制作出场氧化层结构；
3）制作覆盖上述结构表面且于所述沟道区区域上方具有间隔排列的多个窗口的第二掩膜，采用离子注入工艺于所述N型区域中制作出对应所述沟道区区域处具有起伏的P型区域；
4）于所述P型区域及N型区域表面制作出栅极结构；于所述场氧化层结构两端的N型区域表面制作出源区和漏区。
作为本发明的BCD工艺中集成结型场效应晶体管的方法一种优选方案，步骤1）所述第一掩膜中各该窗口的形状为长条矩形，且多个窗口平行排列，所形成的N型区域对应所述沟道区区域处呈波浪起伏。
作为本发明的BCD工艺中集成结型场效应晶体管的方法一种优选方案，步骤3）所述第二掩膜中各该窗口的形状为长条矩形，且多个窗口平行排列，所形成的P型区域对应所述沟道区区域处呈波浪起伏。
作为本发明的BCD工艺中集成结型场效应晶体管的方法一种优选方案，步骤2）所述场氧化层结构包括与所述P型区域一侧相接的第一场氧化层，以及与所述P型区另一侧具有预设距离的第二场氧化层。
进一步地，所述第一场氧化层及第二场氧化层的材料为氧化硅，制作工艺为选择氧化工艺或STI工艺。
进一步地，步骤4）中，所述栅极结构的制作包括步骤：
a）于所述N型区域、P型区域及场氧化层表面依次形成栅氧层及多晶硅层，采用光刻工艺去除部分的栅氧层及多晶硅层，形成覆盖于部分的P型区域及所述P型区域与所述第二场氧化层之间的N型区域的多晶硅栅；
b）采用离子注入工艺于未被所述多晶硅栅覆盖的P型区域表面形成P型重掺杂区域。
作为本发明的BCD工艺中集成结型场效应晶体管的方法一种优选方案，所述源区及漏区为采用离子注入工艺形成的N型重掺杂区域。
如上所述，本发明提供一种BCD工艺中集成结型场效应晶体管的方法，包括步骤：1）于P型衬底中定义出沟道区区域，于所述沟道区区域上方制作具有间隔排列的多个窗口的第一掩膜，采用离子注入工艺于所述P型衬底中形成对应所述沟道区区域处具有起伏的N型区域；2）依据所定义的沟道区区域的位置，于所述N型区域中制作出场氧化层结构；3）制作覆盖上述结构表面且于所述沟道区区域上方具有间隔排列的多个窗口的第二掩膜，采用离子注入工艺于所述N型区域中制作出对应所述沟道区区域处具有起伏的P型区域；4）于所述P型区域及N型区域表面制作出栅极结构；于所述场氧化层结构两端的N型区域表面制作出源区和漏区。本发明通过对掩膜的改进设计，获得两侧具有起伏的沟道区，增加了沟道区的宽度，实现了结型场效应晶体管开启电压的可调。本发明可以采用标准的BCD工艺实现，不需要增加新的掩膜，工艺简单可靠，适用于工业生产。
附图说明
图1显示为现有技术中的一种BCD工艺中集成结型场效应晶体管的方法所形成的结构示意图。
图2～图3显示为本发明的BCD工艺中集成结型场效应晶体管的方法步骤1）所呈现的结构示意图。
图4显示为本发明的BCD工艺中集成结型场效应晶体管的方法步骤2）所呈现的结构示意图。
图5显示为本发明的BCD工艺中集成结型场效应晶体管的方法步骤3）所呈现的结构示意图。
图6～图10显示为本发明的BCD工艺中集成结型场效应晶体管的方法步骤4）所呈现的结构示意图。
元件标号说明
201    P型衬底
202    沟道区区域
203    第一掩膜
204    窗口
205    N型区域
206    起伏
207    场氧化层结构
208    第二掩膜
209    窗口
210    P型区域
211    栅氧层
212    多晶硅层
213    漏区
214    源区
215    P型重掺杂区域
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图10所示，本实施例提供一种BCD工艺中集成结型场效应晶体管的方法，至少包括以下步骤：
如图2～图3所示，首先进行步骤1），提供P型衬底201，并于所述P型衬底201中定义出沟道区区域202，于所述沟道区区域202上方制作具有间隔排列的多个窗口204的第一掩膜203，采用离子注入工艺于所述P型衬底201中形成对应所述沟道区区域202处具有起伏206的N型区域205。
作为示例，所述P型衬底201的材料为P型掺杂的硅。当然，在其它的实施例中，所述P型衬底201的材料也可以是其它的半导体材料，如锗硅、碳化硅等。
作为示例，所述N型区域205的注入离子为P（磷）或As（砷），所采用的离子注入工艺为垂直注入工艺。
作为示例，所述第一掩膜203中各该窗口204的形状为长条矩形，且多个窗口204平行排列，所形成的N型区域205对应所述沟道区区域202处呈波浪起伏206。当然，在其它的实施例中，各该窗口204的形状和排列方式可以根据实际需要调整的开启电压进行确定，以使所述N型区域205对应所述沟道区区域202处获得不同的起伏206形状，从而实现不同的沟道宽度，使结型场效应晶体管获得不同的开启电压，因而并不限于此处所列举的一种。
如图4所示，然后进行步骤2），依据所定义的沟道区区域的位置，于所述N型区域205中制作出场氧化层结构207；
作为示例，所述场氧化层结构207的材料可以为氧化硅、氮化硅等介质材料，在本实施例中，所述场氧化层结构207的材料为氧化硅。
作为示例，采用选择氧化工艺或STI工艺制作所述场氧化层结构207，所述场氧化层结构207包括与所述P型区域210一侧相接的第一场氧化层，以及与所述P型区另一侧具有预设距离的第二场氧化层。
如图5所示，接着进行步骤3），制作覆盖上述结构表面且于所述沟道区区域上方具有间隔排列的多个窗口209的第二掩膜208，采用离子注入工艺于所述N型区域205中制作出对应所述沟道区区域处具有起伏的P型区域210，其中，所述P型区域210与所述P型衬底201之间的区域为沟道区。
作为示例，离子注入工艺所注入的离子为B（硼），所采用的离子注入工艺为垂直注入工艺。
作为示例，所述第二掩膜208中各该窗口209的形状为长条矩形，且多个窗口209平行排列，所形成的P型区域210对应所述沟道区区域处呈波浪起伏。当然，在其它的实施例中，各该窗口209的形状和排列方式可以根据实际需要调整的开启电压进行确定，以使所述P型区域210对应所述沟道区区域处获得不同的起伏形状，从而实现不同的沟道宽度，使结型场效应晶体管获得不同的开启电压，因而并不限于此处所列举的一种。
如图6～图10所示，最后进行步骤4），于所述P型区域210及N型区域205表面制作出栅极结构；于所述场氧化层结构207两端的N型区域205表面制作出源区214和漏区213，其中，所述漏区213至所述沟道区之间的区域为漂移区。
作为示例，所述栅极结构的制作包括步骤：
a）于所述N型区域205、P型区域210及场氧化层表面依次形成栅氧层211及多晶硅层212，采用光刻工艺去除部分的栅氧层211及多晶硅层212，形成覆盖于部分的P型区域210及所述P型区域210与所述第二场氧化层之间的N型区域205的多晶硅栅，在本实施例中，所述多晶硅栅也覆盖于所述第二场氧化层的部分表面。
b）采用离子注入工艺于未被所述多晶硅栅覆盖的P型区域210表面形成P型重掺杂区域215。
作为示例，所述源区214及漏区213为采用离子注入工艺形成的N型重掺杂区域，掺杂的离子为P（磷）或As（砷）。
如上所述，本发明提供一种BCD工艺中集成结型场效应晶体管的方法，包括步骤：1）于P型衬底201中定义出沟道区区域，于所述沟道区区域上方制作具有间隔排列的多个窗口204的第一掩膜203，采用离子注入工艺于所述P型衬底201中形成对应所述沟道区区域处具有起伏的N型区域205；2）依据所定义的沟道区区域的位置，于所述N型区域205中制作出场氧化层结构207；3）制作覆盖上述结构表面且于所述沟道区区域上方具有间隔排列的多个窗口209的第二掩膜208，采用离子注入工艺于所述N型区域205中制作出对应所述沟道区区域处具有起伏的P型区域210；4）于所述P型区域210及N型区域205表面制作出栅极结构；于所述场氧化层结构207两端的N型区域205表面制作出源区214和漏区213。本发明通过对掩膜的改进设计，获得两侧具有起伏的沟道区，增加了沟道区的宽度，实现了结型场效应晶体管开启电压的可调。本发明可以采用标准的BCD工艺实现，不需要增加新的掩膜，工艺简单可靠，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种BCD工艺中集成结型场效应晶体管的方法，其特征在于，至少包括以下步骤：
1）提供P型衬底，并于所述P型衬底中定义出沟道区区域，于所述沟道区区域上方制作具有间隔排列的多个窗口的第一掩膜，采用离子注入工艺于所述P型衬底中形成对应所述沟道区区域处具有起伏的N型区域；
2）依据所定义的沟道区区域的位置，于所述N型区域中制作出场氧化层结构；
3）制作覆盖上述结构表面且于所述沟道区区域上方具有间隔排列的多个窗口的第二掩膜，采用离子注入工艺于所述N型区域中制作出对应所述沟道区区域处具有起伏的P型区域；
4）于所述P型区域及N型区域表面制作出栅极结构；于所述场氧化层结构两端的N型区域表面制作出源区和漏区。
2.根据权利要求1所述的BCD工艺中集成结型场效应晶体管的方法，其特征在于：步骤1）所述第一掩膜中各该窗口的形状为长条矩形，且多个窗口平行排列，所形成的N型区域对应所述沟道区区域处呈波浪起伏。
3.根据权利要求1所述的BCD工艺中集成结型场效应晶体管的方法，其特征在于：步骤3）所述第二掩膜中各该窗口的形状为长条矩形，且多个窗口平行排列，所形成的P型区域对应所述沟道区区域处呈波浪起伏。
4.根据权利要求1所述的BCD工艺中集成结型场效应晶体管的方法，其特征在于：步骤2）所述场氧化层结构包括与所述P型区域一侧相接的第一场氧化层，以及与所述P型区另一侧具有预设距离的第二场氧化层。
5.根据权利要求4所述的BCD工艺中集成结型场效应晶体管的方法，其特征在于：所述第一场氧化层及第二场氧化层的材料为氧化硅，制作工艺为选择氧化工艺或STI工艺。
6.根据权利要求4所述的BCD工艺中集成结型场效应晶体管的方法，其特征在于：步骤4）中，所述栅极结构的制作包括步骤：
a）于所述N型区域、P型区域及场氧化层表面依次形成栅氧层及多晶硅层，采用光刻工艺去除部分的栅氧层及多晶硅层，形成覆盖于部分的P型区域及所述P型区域与所述第二场氧化层之间的N型区域的多晶硅栅；
b）采用离子注入工艺于未被所述多晶硅栅覆盖的P型区域表面形成P型重掺杂区域。
7.根据权利要求1所述的BCD工艺中集成结型场效应晶体管的方法，其特征在于：所述源区及漏区为采用离子注入工艺形成的N型重掺杂区域。
CN201310422937.3A 2013-09-16 2013-09-16 一种bcd工艺中集成结型场效应晶体管的方法 Active CN104465526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310422937.3A CN104465526B (zh) 2013-09-16 2013-09-16 一种bcd工艺中集成结型场效应晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310422937.3A CN104465526B (zh) 2013-09-16 2013-09-16 一种bcd工艺中集成结型场效应晶体管的方法

Publications (2)

Publication Number Publication Date
CN104465526A true CN104465526A (zh) 2015-03-25
CN104465526B CN104465526B (zh) 2017-11-10

Family

ID=52911361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310422937.3A Active CN104465526B (zh) 2013-09-16 2013-09-16 一种bcd工艺中集成结型场效应晶体管的方法

Country Status (1)

Country Link
CN (1) CN104465526B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194886A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 薄膜晶体管、其制造方法和具有该薄膜晶体管的显示设备
CN102412270A (zh) * 2011-07-01 2012-04-11 上海华虹Nec电子有限公司 Igbt结构及其制备方法
CN102956706A (zh) * 2011-08-19 2013-03-06 台湾积体电路制造股份有限公司 具有翼结构的晶体管
CN203013737U (zh) * 2012-11-05 2013-06-19 国网智能电网研究院 一种新型快速恢复二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194886A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 薄膜晶体管、其制造方法和具有该薄膜晶体管的显示设备
CN102412270A (zh) * 2011-07-01 2012-04-11 上海华虹Nec电子有限公司 Igbt结构及其制备方法
CN102956706A (zh) * 2011-08-19 2013-03-06 台湾积体电路制造股份有限公司 具有翼结构的晶体管
CN203013737U (zh) * 2012-11-05 2013-06-19 国网智能电网研究院 一种新型快速恢复二极管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钱振华等: ""一种可实现多种高压器件的新型BCD工艺"", 《电子元器件应用》 *

Also Published As

Publication number Publication date
CN104465526B (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
CN103187438B (zh) 鳍式bjt
CN107408574B (zh) 一种半导体超级结功率器件及其制造方法
CN105359277B (zh) 场板沟槽fet以及半导体构件
KR101634498B1 (ko) FinFET 프로세스와 호환가능한 다이오드 구조체
CN105161500A (zh) 绝缘体上硅射频开关器件结构
CN105118852A (zh) 超结结构、超结mosfet及其制造方法
CN102723329A (zh) 一种高密度亚微米高压bcd半导体器件及其工艺方法
CN104584218B (zh) 具有由沟槽隔离限定的jfet宽度的半导体器件
CN112071758A (zh) 填埋式三维金属-氧化物场效应晶体管及制备方法
CN103872054A (zh) 一种集成器件及其制造方法、分立器件、cdmos
CN102593007B (zh) 一种内嵌多p岛n沟道超结器件及其制备方法
CN103325685A (zh) 深沟槽功率半导体场效应晶体管及其制作方法
US10217847B2 (en) Power transistor with increased avalanche current and energy rating
CN104465526A (zh) 一种bcd工艺中集成结型场效应晶体管的方法
CN104638011A (zh) 一种沟槽mosfet器件及其制作方法
CN103151386A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN102280481B (zh) 横向双扩散金属氧化物半导体器件及其制造方法
CN209981209U (zh) 半导体结构
CN105206608A (zh) 一种双管芯的Trench MOSFET及其加工方法
CN104766889A (zh) 绝缘体上硅射频开关器件结构
CN116705849B (zh) 一种半导体结构及半导体结构的制备方法
CN202871800U (zh) 包括结型场效应晶体管的半导体器件
CN105097801A (zh) 半导体元件、其制造方法与其操作方法
CN103633149A (zh) 恒流二极管及其制造方法
CN104078495B (zh) 双极性结晶体管及其操作方法与制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210128

Address after: Room 810, 8 / F, building 1, 169 shengxia road and 1658 Zhangdong Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201210

Patentee after: Shanghai ruobast Semiconductor Co.,Ltd.

Address before: Room 219, 560 shengxia Road, Pudong New Area, Shanghai, 201203

Patentee before: SHANGHAI BAOXIN SOURCE POWER SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230508

Address after: Room 909, 9th Floor, Building 2, No. 1298 Daqi Baoshan Road, Beilun District, Ningbo City, Zhejiang Province, 315800

Patentee after: Ningbo Baoxinyuan Power Semiconductor Co.,Ltd.

Address before: Room 810, 8 / F, building 1, 169 shengxia road and 1658 Zhangdong Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201210

Patentee before: Shanghai ruobast Semiconductor Co.,Ltd.