CN104426544A - 用于调准远程装置的时钟同步器 - Google Patents

用于调准远程装置的时钟同步器 Download PDF

Info

Publication number
CN104426544A
CN104426544A CN201410426113.8A CN201410426113A CN104426544A CN 104426544 A CN104426544 A CN 104426544A CN 201410426113 A CN201410426113 A CN 201410426113A CN 104426544 A CN104426544 A CN 104426544A
Authority
CN
China
Prior art keywords
circuit
pll
signal
pll circuit
output frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410426113.8A
Other languages
English (en)
Other versions
CN104426544B (zh
Inventor
乔斯·沃林邓
雷默克·科内利斯·荷曼·范德贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN104426544A publication Critical patent/CN104426544A/zh
Application granted granted Critical
Publication of CN104426544B publication Critical patent/CN104426544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开的各个方面涉及包括第一锁相环(PLL)电路和第二PLL电路的设备和方法。第一PLL电路接收载波信号，所述载波信号从非同步装置在通信信道上传输，并且产生PLL-PLL控制信号。第二PLL电路接收稳定的基准振荡信号，并且响应于对频率偏移加以表示的PLL-PLL控制信号，调节第二PLL电路的分数分频比。第一PLL电路和第二PLL电路配置为产生与载波信号同步的输出频率信号。

Description

用于调准远程装置的时钟同步器
技术领域
本发明各个实施例的方面涉及无线功率和数据应用。
背景技术
无线通信在多种领域和装置中的使用不断增加。例如，诸如智能卡和RFID(射频识别)标签之类的识别产品广泛地用于诸如交通(例如，票务、过路费、行李标签)、金融(例如借记卡和信用卡、电子钱包、商业卡)、通信(例如，用于GSM(全球移动通信)电话的SIM卡)以及跟踪(例如，访问控制、库存管理、资产跟踪)之类的领域。许多这些应用包含与国际标准ISO14443A识别卡兼容的产品，并且提供用于在卡或标签和读取器装置之间传输数据的RF(射频)通信技术。例如，在用于公共交通的电子票务中，旅客可以在旋转栅门或其他入口点处的读取器上挥动卡，从而改进票务处理的便利性和速度。这样的产品对个体活动性是非常重要的，并且可以支持多种应用，诸如道路收费、航空票务和访问控制等。
另一种类型的无线通信包括近场通信(NFC)，所述近场通信是包括短距离无线技术在内的一种非接触式通信(例如，用于识别和联网技术)。一些应用通常包含几厘米的通信距离，并且已经用于在无需包括用户配置的情况下在各种装置之间的安全通信。为了使两个装置可通信，用户把它们靠近或者甚至使它们接触。装置的NFC接口连接并且配置它们自身以形成对等网络。NFC也可以例如通过交换配置和会话数据引导其他无线通信协议。
NFC通信装置可以使用无源负载调制(PLM)通信，以通过使用开关来改变通过近距离耦合装置(PCD)感测的天线负载，在标签/智能卡仿真(近距离集成电路卡(PICC))和读取器/写入器(PCD)之间进行通信。在PICC一侧的天线较小的示例中，PLM可能对于PCD接收通信来说可能不够强，并且/或者可能不满足国际标准化组织(ISO)的要求。NFC通信装置可以使用有源负载调制(ALM)来通信，其中存在从PICC回到PCD的有源信号传输。在传输时，因为有源调制信号覆写了PICC，PICC可能丢失与PCD场的同步。
尽管如上所述的无线通信是有用的，但是按照有效、安全且可靠的方式实现这种通信可能存在挑战。例如，当装置之间的距离太大或者当通信数据恶化时数据通信可能丢失。这些和其他问题已经向针对多种应用的不同类型的通信提出了挑战。
发明内容
各种示例实施例涉及NFC通信装置及其实施方式，并且解决了上述问题和其他问题。
本公开的各个方面涉及第一锁相环(PLL)电路和第二PLL电路的使用。例如，PLL电路被包括在PCD中。第一PLL电路接收载波信号，所述载波信号从非同步装置(例如，PICC)在通信信道上传输。此外，第一PLL电路产生PLL-PLL控制信号，并且观察载波信号具有不适当信号质量的模式。第二PLL电路接收稳定的基准振荡信号，并且响应于对频率偏移加以表示的PLL-PLL控制信号，调节第二PLL电路的分数分频比。
在更具体的实施例中，第一PLL电路和第二PLL电路配置为产生与载波信号同步的输出频率信号。此外，响应于第一PLL电路观察到所述模式，第一PLL电路和第二PLL电路暂停PLL-PLL控制信号的进一步调节。另外，输出频率信号与载波信号同步，并且与第一PLL电路确定所述模式同时发生，并且经由第二PLL电路的操作保持同步。在一些实施例中，第二PLL电路包括后分频器电路和具有反馈分频器电路的反馈路径。另外，后分频器电路或者反馈分频器电路将调节第二PLL电路的分数分频比。
以上讨论/概述并非意欲描述本公开的每一个实施例或者每一种实施方式。以下的附图和详细描述也只是例示了各种实施例。
附图说明
考虑到结合附图的以下详细描述，可以更加全面地理解各种示例实施例，其中：
图1示出了根据本公开各个方面的示例双锁相环(PLL)电路；
图2示出了根据本公开各个方面的包括可编程分数分频器电路在内的示例双锁相环(PLL)电路；
图3示出了根据本公开各个方面的包括后分频器电路在内的另一个示例双锁相环(PLL)电路；
图4示出了根据本公开各个方面的另一个示例双锁相环(PLL)电路；
图5示出了根据本公开各个方面的∑-Δ调制器的示例实施方式。
具体实施方式
尽管本发明可以修改为各种改进和替代形式，在附图中已经作为示例示出了其细节并且将进行详细描述。然而应该理解的是并非意欲将本发明局限于所述的具体实施例。相反，意欲覆盖落在包括权利要求中限定的方面在内的本发明范围内的所有修改、等同和替代。此外，如贯穿该申请使用的术语“示例”只是作为说明而不是限制。
确信本发明的各个方面可应用于多种不同类型的装置、系统和结构，包括用于使用近场通信调准远程设备的时钟同步器。例如，本公开的各个方面包括在有源负载调制过程期间在PCD和PICC之间同步通信。尽管本发明不限于此，但通过使用该上下文对于示例的讨论可以理解本发明的各个方面。
各种示例实施例涉及解决例如在以上背景技术中指出的挑战的设备和方法。根据一个或多个实施例，设备和方法包括第一锁相环(PLL)电路和第二PLL电路。第一PLL电路接收载波信号，所述载波信号从非同步装置(例如，PICC)在通信信道上传输。此外，第一PLL电路产生PLL-PLL信号，并且观察载波信号具有不适当信号质量的模式。第二PLL电路接收稳定的基准振荡信号，并且响应于对频率偏移加以表示的PLL-PLL控制信号，调节第二PLL电路的分数分频比。
第一PLL电路和第二PLL电路一起产生与载波信号同步的输出频率信号。此外，响应于第一PLL电路观察到所述模式，第一PLL电路和第二PLL电路暂停PLL-PLL控制信号的进一步调节。另外，将输出频率信号与载波信号同步，并且与第一PLL电路确定所述模式同时发生，并且经由第二PLL电路的操作保持同步。
在一些实施例中，第二PLL电路包括后分频器电路和具有反馈分频器电路的反馈路径。另外，后分频器电路或者反馈分频器电路将调节第二PLL电路的分数分频比。此外，在一些实施例中，第二PLL电路响应于对频率偏移加以表示的PLL-PLL控制信号来调节反馈分频器电路据以操作的分数，而在其他实施例中，第二PLL电路响应于对频率偏移加以表示的PLL-PLL控制信号调节后分频器电路据以操作的分数。
此外，在一些实施例中，第一PLL电路也包括调制电路和相位检测电路，所述相位检测电路检测载波信号和输出频率信号之间的相位差。此外，调制电路响应相位检测电路，以提供第一PLL电路产生PLL-PLL控制信号的基础。本公开的设备和方法也可以包括PICC传输电路，所述PICC传输电路使用输出频率信号作为载波时钟。另外在一些实施例中，第一PLL电路和第二PLL电路在PICC传输电路的有源传输期间暂停响应于PLL-PLL控制信号的进一步调节。
本公开的各个方面涉及消除PCD和PICC模式NFC装置之间的固有频率差。两个锁相环(PLL)电路在有源负载调制开始之前提供保留的时隙，以便获取分数分频比，所述分数分频比导致PLL的输出频率等于PCD的输出频率。为了确定这种分数分频比，两个锁相环(PLL)电路可以使用PCD载波(可用于PICC模式NFC装置天线)作为基准。在获取期间通过两个锁相环(PLL)电路之一来控制分数分频比。在有源负载调制阶段，使分数分频比固定，使得由于PICC模式NFC装置的晶体频率稳定性，第二PLL电路传递的频率保持实质上等于PCD频率。
对于各种其他实施例，本领域普通技术人员将要理解的是上述方面可以实施为一起操作。一个或多个这种变体也可以应用于下面结合附图描述的相关方面。
现在回到附图，图1示出了根据本公开各个方面的示例双锁相环(PLL)电路。第一PLL电路100和第二PLL电路105协同并且合作地操作以提供PCD和PICC之间的NFC通信的频率稳定性。第一PLL电路100接收从非同步装置(例如PICC)在通信信道上传输的载波信号(例如，Fantenna)。此外，第一PLL电路100经由例如数字相位检测器110观察载波信号具有不适当的信号质量的模式。当PLL电路变得与非同步装置异步时(例如，非匹配时钟信号)发生了所述模式并且检测到所述模式。例如，来自外部PCD的指示可以表示已经发生或者正在发生所述模式。
第一PLL电路100也包括数字回路滤波器115和∑-Δ调制器120。将根据观察确定的信号质量从数字相位检测器110传递至数字回路滤波器115，所述数字回路滤波器也接收“固定(freeze)信号”，所述固定信号可以用于表示上述模式。第一PLL电路100使用∑-Δ调制器120产生PLL-PLL控制信号，所述∑-Δ调制器包括来自数字回路滤波器115的输入。∑-Δ调制器120将PLL-PLL控制信号(由虚线所示)发送/传输至第二PLL电路105中的两个电路之一。
除了接收PLL-PLL控制信号之外，第二PLL电路105也接收稳定的基准振荡信号(Fcrystal)。第二PLL电路105包括相位检测器135，所述相位检测器设置为接收基准振荡信号。另外，响应于对频率偏移加以表示的PLL-PLL控制信号，第二PLL电路105调节第二PLL电路105的分数分频比。如上所述，第二PLL电路105可以通过使用与分频器电路128的反馈路径来完成这种动作。反馈路径将反馈分频器电路128与相位检测器135相连。使用滤波模块140对该相位检测器的输出进行滤波，并且将所述输出传递至振荡器电路145，所述振荡器电路进而驱动用于第二PLL电路105的输出的电路。第一PLL电路100和第二PLL电路105一起协同地产生与载波信号(Fantenna)同步的输出频率信号(Fout)。此外，响应于第一PLL电路100观察到所述模式，第一PLL电路100和第二PLL电路105暂停PLL-PLL控制信号的进一步调节，使得输出频率信号(Fout)与载波信号同步，并且与由第一PLL电路10确定所述模式同时发生，并且经由第二PLL电路105的操作保持同步。
图2示出了根据本公开各个方面的包括可编程分数分频器电路在内的示例双锁相环(PLL)电路。与图1中的上述基于电路的构建模块类似，图2中所示的电路包括第一PLL电路200和第二PLL电路205。第一PLL电路200也包括数字相位检测器210、数字回路滤波器215和∑-Δ调制器220，所有部件均按照与图1中所述部件类似的方式操作。第二PLL电路205包括反馈分频器电路225、后分频器电路230、相位检测器235、滤波器模块240和振荡器电路245，这些部件也配置为按照与图1中所述的类似布置结构类似的方式操作。如图2所示，∑-Δ调制器220用于调节第二PLL电路205的分数分频比。通过调节反馈分频器电路225据以操作的分数来实现该操作。
图3示出了根据本公开各个方面的包括后分频器电路在内的另一个示例双锁相环(PLL)电路。与图1中的上述基于电路的构建模块类似，图3所示的电路包括第一PLL电路300和第二PLL电路305。在该实施例中，调节后分频器电路330。按照这种方式，第二PLL电路305保持在恒定的频率，按照分数方式通过后分频器电路330将所述恒定频率下分频。与图1和图2类似，第一PLL电路300也包括数字相位检测器310、数字回路滤波器315和∑-Δ调制器320；并且第二PLL电路305包括反馈分频器电路325、后分频器电路230、相位检测器335、滤波器模块340和振荡器电路345。当这种电路按照与图1所述的电路类似的方式操作时，对于这种操作的理解根据图1是清楚明白的，其中类似的参考数字用于描述相应的方面。
图1示出了根据本公开各个方面的另一个示例双锁相环(PLL)电路。与图1-3类似，图4的电路包括第一PLL电路400和第二PLL电路405。第二PLL电路405包括反馈分频器电路425、后分频器电路430、相位检测器435、滤波器模块440和振荡器电路445。该电路按照与图1所述电路类似的方式操作。此外，第一PLL电路400示出了如上所述的数字回路滤波器和数字相位检测器电路的更加详细的版本。数字相位检测器电路使用(开关式(bang-bang))相位检测器450，所述(开关式)相位检测器可以实现为单个D触发器。相位检测器450向两个积分器455提供信号，通过有限状态机电路460控制所述积分器。当调节PLL-PLL控制信号时，参考图1如上所述，积分器的输出等于0。来自两个积分器455之一的信号提供给频率滤波模块465，并且进行组合以向∑-Δ调制器420提供信号。
图5示出了根据本公开各个方面的∑-Δ调制器的示例实施方式。∑-Δ调制器500是一阶∑-Δ调制器，其中输入信号经由求和点505进入到∑-Δ调制器500。求和点505经由存储元件(或模块)510与量化器515相连。输入的样本与求和点520的输出在求和点(或模块)505处相加。求和点520确定量化器制造的舍入误差。然后在确定下一个输出比特时考虑这种舍入误差，使得舍入误差平均为零。按照这种方式，在最简单的情况下，∑-Δ调制器的输出是单一比特，所述单一比特向两个分频器比(如上所述)之一提供等于多比特输入的平均值。
可以实现各种基于电路的构建模块和/或其他模块以执行这里所述和/或附图中所示的操作和动作的一个或多个。在这些场景中，所示/所述“块”或“模块”与执行这些或相关操作/动作的一个或多个的电路相对应。例如，在上述某个实施例中，一个或多个模块是配置用于实施这些操作/动作的分立逻辑电路或可编程逻辑电路，如在附图中示出的电路模块那样，例如图1中所示的滤波器模块或相位检测器模块。在一些实施例中，可编程电路是进行编程以执行一个或多个指令集合(和/或配置数据)的一个或多个计算机电路。所述指令(和/或配置数据)可以是存储在存储器(电路)中或者从存储器(电路)可访问的固件或软件的形式。作为示例，第一和第二模块包括基于CPU硬件的电路和固件形式的指令集合的组合，其中第一模块包括具有一个指令集合的第一CPU硬件电路，并且第二模块包括具有另一个指令集合的第二CPU硬件电路。
基于上述讨论和举例说明，本领域技术人员将会认识到，可以对各个实施例进行各种修改和变化，而不需要严格按照本文中讨论和举例说明的示例实施例和应用。另外，可以在不同的组合中实现不同实施例的各种特征。这样的修改并不背离包括所附权利要求中阐述内容在内的本公开的真实精神和范围。

Claims (20)

1.一种设备，包括：
第一锁相环PLL电路，配置为：
接收载波信号，所述载波信号从非同步装置在通信信道上传输，
产生PLL-PLL控制信号，以及
观察载波信号具有不适当信号质量的模式；
第二PLL电路，配置为：
接收稳定的基准振荡信号，以及
响应于对频率偏移加以表示的所述PLL-PLL控制信号，调节第二PLL电路的分数分频比；以及
第一PLL电路和第二PLL电路还配置为产生与载波信号同步的输出频率信号，并且响应于第一PLL电路观察到所述模式，暂停PLL-PLL控制信号的进一步调节，其中输出频率信号与载波信号同步并且与第一PLL电路对所述模式的确定同时发生，经由第二PLL电路的操作来保持同步。
2.根据权利要求1所述的设备，其中第二PLL电路包括后分频器电路和具有反馈分频器电路的反馈路径，并且其中后分频器电路或者反馈分频器电路配置为调节第二PLL电路的分数分频比。
3.根据权利要求1所述的设备，其中第二PLL电路包括具有反馈分频器电路的反馈路径，并且第二PLL电路还配置为响应于对频率偏移加以表示的PLL-PLL控制信号来调节反馈分频器电路据以操作的分数。
4.根据权利要求1所述的设备，其中第二PLL电路包括后分频器电路，并且第二PLL电路还配置为响应于对频率偏移加以表示的PLL-PLL控制信号来调节后分频器电路据以操作的分数。
5.根据权利要求1所述的设备，其中第二PLL电路包括后分频器电路和具有反馈分频器电路的反馈路径，并且第二PLL电路还配置为响应于对频率偏移加以表示的PLL-PLL控制信号来调节后分频器电路或反馈分频器电路据以操作的分数。
6.根据权利要求1所述的设备，其中第一PLL电路包括调制电路和相位检测电路，所述相位检测电路配置为检测载波信号和输出频率信号之间的相位差，并且所述调制电路配置为响应于相位检测电路以提供第一PLL电路据以产生PLL-PLL控制信号的基础。
7.根据权利要求1所述的设备，还包括有源邻近集成电路卡PICC传输电路，并且其中有源PICC传输电路配置为利用输出频率信号作为载波时钟。
8.根据权利要求1所述的设备，还包括有源PICC传输电路，并且其中有源PICC传输电路配置为利用输出频率信号作为载波时钟，并且其中第一PLL电路和第二PLL电路还配置为在PICC传输电路的有源传输期间暂停响应于PLL-PLL控制信号的进一步调节。
9.根据权利要求1所述的设备，其中第一PLL电路包括相位检测电路，所述相位检测电路配置为检测载波信号和输出频率信号之间的相位差。
10.一种设备，包括：
第一锁相环PLL电路，配置为：
接收载波信号，所述载波信号从非同步装置在通信信道上传输，
产生PLL-PLL控制信号，以及
观察载波信号具有不适当信号质量的模式；
第二PLL电路包括后分频器电路和具有反馈分频器电路的反馈路径，所述第二PLL电路配置为：
接收稳定的基准振荡信号，以及
响应于对频率偏移加以表示的PLL-PLL控制信号，调节反馈分频器电路或后分频器电路据以操作的分数；以及
第一PLL电路和第二PLL电路还配置为产生与载波信号同步的输出频率信号，并且响应于第一PLL电路观察到所述模式，暂停PLL-PLL控制信号的进一步调节，其中输出频率信号与载波信号同步并且与第一PLL电路对所述模式的确定同时发生，经由第二PLL电路的操作来保持同步。
11.根据权利要求10所述的设备，其中第一PLL电路包括相位检测电路，所述相位检测电路配置为检测载波信号和输出频率信号之间的相位差。
12.根据权利要求10所述的设备，其中第一PLL电路包括调制电路和相位检测电路，所述相位检测电路配置为检测载波信号和输出频率信号之间的相位差，并且所述调制电路配置为响应于相位检测电路以提供第一PLL电路据以产生PLL-PLL控制信号的基础。
13.根据权利要求10所述的设备，其中输出频率信号经由相位检测电路在频率和相位方面与载波信号同步。
14.根据权利要求10所述的设备，还包括有源PICC传输电路，并且其中有源PICC传输电路配置为利用输出频率信号作为载波时钟。
15.根据权利要求10所述的设备，还包括有源PICC传输电路，并且其中有源PICC传输电路配置为利用输出频率信号作为载波时钟，并且其中第一PLL电路和第二PLL电路还配置为在PICC传输电路的有源传输期间暂停响应于PLL-PLL控制信号的进一步调节。
16.一种方法，包括：
在第一锁相环PLL电路接收载波信号，所述载波信号从非同步装置在通信信道上传输；
使用第一PLL电路产生PLL-PLL控制信号；
使用第一PLL电路观察载波信号具有不适当信号质量的模式；
在包括后分频器电路和具有反馈分频器电路的反馈路径的第二PLL电路接收稳定的基准振荡信号；
响应于对频率偏移加以表示的PLL-PLL控制信号，调节反馈分频器电路或后分频器电路据以操作的分数；以及
使用第一PLL电路和第二PLL电路产生与载波信号同步的输出频率信号，并且响应于观察到所述模式，暂停响应于PLL-PLL控制信号的进一步调节，其中输出频率信号与载波信号同步并且与所述模式同时发生，经由第二PLL电路的操作来保持同步。
17.根据权利要求16所述的方法，还包括检测载波信号和输出频率信号之间的相位差。
18.根据权利要求16所述的方法，还包括利用输出频率信号作为有源PICC传输电路的载波时钟。
19.根据权利要求16所述的方法，还包括利用输出频率信号作为有源PICC传输电路的载波时钟，并且在PICC传输电路的有源传输期间暂停响应于PLL-PLL控制信号来的一步调节。
20.根据权利要求16所述的方法，还包括检测载波信号和输出频率信号之间的相位差，并且利用输出频率信号作为有源PICC传输电路的载波时钟。
CN201410426113.8A 2013-08-30 2014-08-26 用于调准远程装置的时钟同步器 Active CN104426544B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/015,197 2013-08-30
US14/015,197 US9014323B2 (en) 2013-08-30 2013-08-30 Clock synchronizer for aligning remote devices

Publications (2)

Publication Number Publication Date
CN104426544A true CN104426544A (zh) 2015-03-18
CN104426544B CN104426544B (zh) 2018-05-25

Family

ID=51265477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410426113.8A Active CN104426544B (zh) 2013-08-30 2014-08-26 用于调准远程装置的时钟同步器

Country Status (3)

Country Link
US (1) US9014323B2 (zh)
EP (1) EP2843840B1 (zh)
CN (1) CN104426544B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107707278A (zh) * 2016-10-07 2018-02-16 华为国际有限公司 近场通信中的有源负载调制技术
WO2020237690A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种相位同步装置、相位同步系统及收发装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680632B2 (en) * 2015-02-12 2017-06-13 Qualcomm Incorporated Systems and methods for symbol time tracking
EP3076552B1 (en) * 2015-03-30 2019-01-30 Nxp B.V. Digital synchronizer
EP3076553B1 (en) 2015-03-30 2021-04-14 Nxp B.V. Clock synchronizer
US9929779B2 (en) * 2015-12-01 2018-03-27 Maxim Integrated Products, Inc. Power adaptive dual mode card emulation system for NFC and RFID application
SG10201509972YA (en) 2015-12-04 2016-09-29 Huawei Internat Pte Ltd Asynchronous transmission for nfc card emulation mode
US10019608B2 (en) 2015-12-09 2018-07-10 Nxp B.V. Method and device for phase calibration with active load modulation
EP3203635B1 (en) 2016-02-05 2018-05-09 Panthronics AG Clock synchronizer to synchronize a device clock with a clock of a remote device
US9979408B2 (en) * 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
FR3054760A1 (fr) * 2016-07-27 2018-02-02 Stmicroelectronics Sa Procede de communication sans contact entre un objet, par exemple un telephone mobile emule en mode carte, et un lecteur par modulation active de charge
US9935689B2 (en) 2016-08-01 2018-04-03 Nxp B.V. Method and system to measure the phase offset based on the frequency response in a NFC system
US10756881B2 (en) 2016-08-01 2020-08-25 Nxp B.V. Method and system for operating a communications device that communicates via inductive coupling
US10567092B2 (en) * 2017-09-01 2020-02-18 Nxp B.V. System to calibrate phase using system information
US10116315B1 (en) * 2017-09-21 2018-10-30 Qualcomm Incorporated System-on-a-chip clock phase management using fractional-N PLLs
FR3076972A1 (fr) 2018-01-15 2019-07-19 Stmicroelectronics (Grenoble 2) Sas Procede de synchronisation de signaux au sein d'un dispositif sans contact communiquant avec un lecteur par une modulation active de charge, et dispositif correspondant
US11082051B2 (en) 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
FR3086476B1 (fr) * 2018-09-25 2020-09-11 St Microelectronics Sa Synchronisation rapide entre un objet et un lecteur communiquant sans contact par une modulation active de charge
FR3102625B1 (fr) * 2019-10-28 2021-11-12 St Microelectronics Sa Dispositif NFC émulé en mode carte comprenant une boucle à verrouillage de phase numérique, et procédé de communication correspondant.
EP4016798A1 (en) * 2020-12-17 2022-06-22 Stichting IMEC Nederland A powering apparatus for wireless powering and a method for controlling a powering apparatus
US20220407526A1 (en) * 2021-06-22 2022-12-22 Skyworks Solutions, Inc. Phase noise performance using multiple resonators with varying quality factors and frequencies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080094145A1 (en) * 2006-10-23 2008-04-24 Chi-Kung Kuan Hybrid phase-locked loop
CN101305381A (zh) * 2004-07-15 2008-11-12 万事达卡国际股份有限公司 支付卡信号表征方法及电路
CN102467648A (zh) * 2010-11-17 2012-05-23 瑞萨电子株式会社 非接触式通信装置、非接触式ic卡以及移动信息终端
CN103004096A (zh) * 2010-07-19 2013-03-27 美国亚德诺半导体公司 数字锁相环时钟系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722380B2 (ja) * 1988-10-27 1995-03-08 富士通株式会社 映像信号用位相ロツク回路
DE69020598T2 (de) * 1989-02-17 1996-04-04 Matsushita Electric Ind Co Ltd Tuner zur Abstimmung auf ausgewählte Stationen.
JP3133885B2 (ja) * 1993-12-24 2001-02-13 富士通株式会社 Ｐｌｌ回路を有する信号処理装置
JP4213359B2 (ja) * 2001-05-11 2009-01-21 富士通マイクロエレクトロニクス株式会社 信号生成回路、タイミングリカバリｐｌｌ，信号生成システム及び信号生成方法
US6724265B2 (en) * 2002-06-14 2004-04-20 Rf Micro Devices, Inc. Compensation for oscillator tuning gain variations in frequency synthesizers
US7430265B2 (en) * 2002-06-27 2008-09-30 Infineon Technologies Ag Circuit arrangement provided with a phase-locked loop and transmitter-receiver with said circuit arrangement
US7187241B2 (en) * 2003-05-02 2007-03-06 Silicon Laboratories Inc. Calibration of oscillator devices
US6842056B1 (en) * 2003-06-24 2005-01-11 Intel Corporation Cascaded phase-locked loops
DE102004050411B4 (de) * 2004-10-15 2006-08-31 Infineon Technologies Ag Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
US7098754B2 (en) * 2005-01-31 2006-08-29 Rf Micro Devices, Inc. Fractional-N offset phase locked loop
US7412215B1 (en) * 2005-06-03 2008-08-12 Rf Micro Devices, Inc. System and method for transitioning from one PLL feedback source to another
JP2007124508A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd Ｐｌｌ過渡応答制御システム及び通信システム
US7991102B2 (en) * 2007-09-20 2011-08-02 Mediatek Inc. Signal generating apparatus and method thereof
US8384453B1 (en) * 2012-03-27 2013-02-26 Cadence Design Systems, Inc. Frequency adjustment in a control system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305381A (zh) * 2004-07-15 2008-11-12 万事达卡国际股份有限公司 支付卡信号表征方法及电路
US20080094145A1 (en) * 2006-10-23 2008-04-24 Chi-Kung Kuan Hybrid phase-locked loop
CN103004096A (zh) * 2010-07-19 2013-03-27 美国亚德诺半导体公司 数字锁相环时钟系统
CN102467648A (zh) * 2010-11-17 2012-05-23 瑞萨电子株式会社 非接触式通信装置、非接触式ic卡以及移动信息终端

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107707278A (zh) * 2016-10-07 2018-02-16 华为国际有限公司 近场通信中的有源负载调制技术
CN107707278B (zh) * 2016-10-07 2021-05-14 华为国际有限公司 为有源负载调制传输准备载波信号的nfc设备和方法
WO2020237690A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种相位同步装置、相位同步系统及收发装置

Also Published As

Publication number Publication date
EP2843840A1 (en) 2015-03-04
CN104426544B (zh) 2018-05-25
EP2843840B1 (en) 2019-11-13
US9014323B2 (en) 2015-04-21
US20150063517A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
CN104426544A (zh) 用于调准远程装置的时钟同步器
EP2763076B1 (en) Wireless communications using active modulation
US9031502B2 (en) Antenna solution for wireless power transfer—near field communication enabled communication device
EP2779018B1 (en) Clock synchronization in an RFID equipped device
US20050116050A1 (en) Mobile terminal having smart card coupled with RFID tag and method for performing RFID function in such mobile terminal
CN103491589A (zh) 卡模式中的近场通信应用识别路由
CN101502053B (zh) 传感器设备、传感器网络系统和传感器设备控制方法
US10447350B2 (en) High-speed circuits for active load modulation and related methods
CN101458761A (zh) 通信装置
CN103916146A (zh) 用于近场通信的接收机和方法
CN102999776A (zh) 具有nfc和uhf操作模式的无触点集成电路
US9094255B2 (en) Method and device for amplitude modulation of an electromagnetic signal emitted by a contactless transceiver system
US20060229041A1 (en) Carrier sensing method and RFID transceiver device using the same
CN103714375B (zh) 有源标签及其射频前端芯片
US20130243436A1 (en) Contactless chip card, contactless chip card reading device and contactless communication system including a plurality of communication interfaces
CN104168102B (zh) 用于无接触式数据传输的应答器单元、系统和方法
CN110061763B (zh) 读取器与通过有源负载调制和读取器处于非接触通信中的对象之间的同步
DE102010003404A1 (de) Berührungsfreie Hochgeschwindigkeitskommunikation
Yang et al. RFID and contactless technology
CN104573773B (zh) 一种智能卡读写方法
EP2279484B1 (en) Rfid transponder
CN115130487B (zh) 用于生成发送时钟的控制电路和近场通信卡装置
CN104917540A (zh) 电路装置
US11765572B2 (en) Configuration of a NFC mobile terminal
US20210195394A1 (en) Configuration of a nfc mobile terminal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant