CN104426329A

CN104426329A - 用于峰-谷多相调节器的注入锁定相位

Info

Publication number: CN104426329A
Application number: CN201310757412.5A
Authority: CN
Inventors: R·S·A·菲尔布里克; E·陈; R·J·帕里克
Original assignee: Intersil Americas LLC
Current assignee: Intersil Americas LLC
Priority date: 2013-09-03
Filing date: 2013-12-19
Publication date: 2015-03-18
Anticipated expiration: 2033-12-19
Also published as: KR102228186B1; CN104426329B; TW201511476A; US9401639B2; US20150067358A1; KR20150026719A; TWI599181B

Abstract

一种能够注入锁定峰-谷多相调节器的相位的系统和方法包括：比较输出电压误差信号和斜坡控制信号，并提供相应的斜坡复位信号，利用该斜坡复位信号的转变来产生等间距的高侧斜坡信号和等间距的低侧斜坡信号，以及将高侧斜坡信号中相应的一个和低侧斜坡信号中相应的一个注入到每个相中，这些相相应地产生用于多相操作的等间距的脉冲控制信号。该注入锁定允许附加的相位与第一相不同相操作并允许以高占空比操作。

Description

用于峰-谷多相调节器的注入锁定相位

相关申请的交叉参考

本申请要求序列号61／873,171，申请日为2013年9月3日的美国临时申请的权益，出于所有意图和目的，其全部内容在此结合作为参考。

附图说明

通过以下的描述和附图，本发明的好处、特征和优点将变得更好理解，其中：

图1是配置有电源的计算机系统的简化结构图，该电源包括根据本发明实施例实现的调节器；

图2是根据一个实施例的图1的调节器的具有附加控制电路的第一相位电路的简化示意框图；

图3是表示根据一个实施例的图1的调节器的每个附加的相位电路的简化示意框图；

图4是用于根据一个实施例的实现为N个相(1，......，N)的图1的调节器的交流电流平衡电路的示意图；

图5是示出根据一个实施例的包括三(3)相(N=3)的图1的调节器的示例操作的时序图；

图6是根据一个实施例实现的图2的FLL块的简化示意框图；以及

图7是根据一个实施例实现的图2的移相器块的简化示意框图，该块用于产生用于高达四个相的每个相位电路的HSR和LSR触发脉冲。

发明内容

现有多相电流模式降压转换器(或调节器)都基于传统的峰值或谷值电流架构，并只在有限的占空比(例如，约30％或更少)表现良好。某些多相架构需要去谐以运行在约30％以上的占空比。另一种方法是具有传统的PLL的峰-谷电流模式调节器。然而，PLL的调谐与电压环相互作用，从而快速瞬态响应和良好的相位分离是无法通过PLL调谐来实现的。电压模式调节器相对于峰-谷电流模式调节器没有那么多的固有相位裕量。另一种常规方法是添加斜率补偿。斜率补偿提供了一些瞬态响应和相位分离的改进，但没有解决首要的问题。

一种如本文所描述的注入锁定相位的系统和方法将注入锁定用于峰-谷多相调节器，以使每个相位电路相对于彼此不同相地操作。该注入锁定提供了相位电路之间的定相，使高效运行在更高的占空比(例如30％以上)而无需调谐并且也不牺牲性能。本架构提供了电流模式调节器的没有占空比限制好处。本架构使得能够使用更小的输出滤波器(例如，更小的输出电感器和／或更小的输出电容器)和／或实现了更好的负载瞬态性能。本架构允许负载，例如处理器等，运行速度更快和／或更有效。

图1是具有电源101的计算机系统100的简化结构图，该电源101包括根据本发明实施例实现的调节器103。电源101产生一个或多个电源电压，其通过连接系统105将电力提供给所述计算机系统100的其他系统设备。连接系统105可以是总线系统或开关系统或者是一组导体等。在示例性的实施例中，计算机系统100包括处理器107和外围系统109，它们都耦合到连接系统105以从电源101接收电源电压。在示例性的实施例中，外围系统109可以包括系统存储器111(例如，包括RAM(随机存取)和ROM(只读)存储器类型的设备以及存储器控制器等的任意组合)和输入/输出(I／O)系统113的任意组合，输入／输出(I/O)系统113可以包括系统控制器等，例如图形控制器，中断控制器，键盘和鼠标控制器，系统存储设备控制器(例如，用于硬盘驱动器等的控制器)等。该示例性的系统仅仅是举例性的，正如本领域技术人员所理解的，许多处理器系统和支持设备可以被集成到处理器芯片上。

图2是根据一个实施例的调节器103的具有附加控制电路的第一相位电路200的简化示意框图。调节器103被实现为多相峰-谷电流模式调节器。如本文中所描述的，调节器103使用注入锁定，以使调节器的多个相相对于彼此不同相地操作以便于更快速和／或更有效的操作。

电压VDAC被提供，其指示输出电压VOUT的目标电压电平。VDAC、和一个模拟地(AGND)信号分别经由电阻元件R1和R2被提供给放大器201(例如运算放大器等)的正输入端，并且返回(RTN)的信号通过电阻器R3被提供给放大器201的负输入端，放大器201的输出端产生参考电压VREF。反馈电阻器R4被耦合在放大器201的负输入端和输出端之间。通常情况下，地在负载处，例如在处理器107等处被感测，并且放大器201被用来产生用于调节VDAC的适当的偏移以便提供由VREF提供的更准确的参考电压电平。

VOUT(或其反馈版本)被提供给误差放大器203的负(或反相)输入端，误差放大器203在其正(或非反相)输入端接收VREF，误差放大器203在其输出端提供补偿电压VCOMP。通常情况下，VREF表示VOUT的目标电压电平，并且表示VOUT的误差量的VCOMP被产生作为控制环中的控制信号以将VOUT的电压电平调节到所需的水平。VCOMP也可以被称为输出电压误差信号。

VCOMP被输入到耦合到比较器207的正输入端的节点205上。第一电流源209被耦合在示为VDD的源或电源电压和产生上部窗电压VW+的上部窗节点211之间。第一可调窗电阻器213被耦合到节点211和205之间，并接收电阻器控制值RW用于确定或控制该窗电阻器213的电阻值。在示例性的实施例中，RW是8位数字值示出为RW<0：7>，但可选的和／或模拟控制的实施例也可以被考虑。电流源209产生窗电流IW，提供给节点211。在一个实施例中，窗电流IW被确定为跨导增益“gm”乘以电压VDAC，或gm·VDAC。电流源209可以被实现为跨导放大器等，其接收VDAC并根据其跨导增益gm产生IW。

第二可调窗电阻器215被耦合到节点205和产生下部窗电压VW-的下部窗节点217之间。窗电阻器215也接收电阻器控制值RW用于确定或控制该窗电阻器215的电阻值。第二电流源219耦合在节点217和参考节点(如接地端(GND))之间。电流源219也产生窗电流IW，其源自该节点217。电流源219也可以被实现为跨导放大器等，其接收VDAC并根据其跨导增益gm产生IW。

另一个电流源221被耦合在VDD和单刀单掷(SPST)开关223的第一开关端之间，单刀单掷(SPST)开关223的另一开关端耦合到纹波节点227。另一个电流源225被耦合在节点227与GND之间。具有电容“CR1”的纹波电容器226被耦合到纹波节点227与GND之间。电流源221和225都可利用与电流源209和219类似的方式通过具有跨导增益gm的跨导放大器等来实现。电流源221产生的电流I1=gm·VDAC并且电流源225产生的电流I2＝gm·VIN，其中VIN是调节器103的输入电压。因此，电流I1一般是正比于输入电压VIN。VDAC具有表示VOUT(或其目标电压电平)的电平，从而电流I2正比于输出电压VOUT。

该开关223可以被实现为晶体管装置等。开关223具有控制输入端，其接收用于第一相或相1的脉冲宽度调制(PWM)信号PWM1。该PWM1信号以受控的占空比在“活动”和“非活动”状态之间转换用于将VIN转换为VOUT。在一个实施例中，当PWM1是“活动”的或者被置为高电平时，闭合开关223，并且当它是“非活动”或被置为低电平时，开关223被打开。电流源221和225、开关223以及电容器226共同形成了电压发生器，用于在纹波节点227上产生纹波电压VR1。VR1是斜坡控制信号，当PWM1是活动的时候，VR1斜坡上升以及当PWM1是非活动的时候，VR1斜坡下降。VCOMP和VR1之间的交叉或相交确立了如本文将进一步所描述的PWM1的转换的时序。

VR1被提供给比较器207的负输入端。比较器207的输出端置位信号SLOPERESET。高侧触发信号HSR<1>被提供到置位-复位触发器(SRFF)233的复位(R)输入端，置位-复位触发器(SRFF)233在其反相置位(S)输入端接收PWM1。SRFF233的非反相或Q输出端被提供给SPST开关235(其可以使用晶体管元件等来实现)的控制输入端。开关235的第一开关端被耦合到节点211(电压VW+)并且其另一开关端被耦合到节点239。具有电容“CS”的斜坡电容器237被耦合在节点211和239之间，其中电容CS和CR1可以相等。电流源241耦合在节点239与GND之间，并从节点239抽取电流I3=gm(VIN-VDAC)到GND。电流源241也可以被实现为具有跨导增益gm的跨导放大器等。在这种情况下，电流源241产生电流I3，其正比于V1N和VOUT之间的差。节点239被耦合到复位(RST)比较器252的负输入端。该SRFF233、开关235、电容器237、和电流源241共同形成高侧斜坡发生器。

低侧触发信号LSR<1>被提供到另一个SRFF243的复位输入端，SRFF243在其置位输入端接收PWM1。该SRFF243的Q输出被提供给另一个SPST开关245(其可以使用晶体管元件等来实现)的控制输入端。开关245的第一开关端被耦合到节点217(电压VW-)并且其另一开关端被耦合到节点249。具有电容“CS”的另一个斜坡电容器247被耦合在节点217和249之间。电流源251耦合在节点249和VDD之间并提供电流I4=gm·VDAC到节点249(从VDD或其他电源电压)。电流源251可以通过之前描述的与其他电流源类似的方法被实现为具有跨导增益gm的跨导放大器等。在这种情况下，电流I4正比于输出电压VOUT(由VDAC所示)。该SRFF243、开关245、电容器247和电流源251共同形成低侧斜坡发生器。

节点249被耦合到置位(SET)比较器253的正输入端。纹波节点227产生的VR1被耦合到RST比较器252的正输入端以及SET比较器253的负输入端。RST比较器252的输出被提供给另一个SRFF255的复位输入端并且SET比较器253的输出被提供给SRFF255的置位输入端。比较器252和253以及SRFF255共同形成用于产生PWM1的比较器和锁存电路。该SRFF255的Q输出端置位用于相1的PWM1信号，其被示出提供到第一电子开关Q1的栅极。PWM1信号还被示出被反相(反相气泡)并且然后被提供给第二电子开关Q2的栅极。应当理解的是，所描述的示意图是简化的。PWM信号(包括PWM1)通常被提供给驱动器(未显示)，其置位一个或另一个开关Q1和Q2。当PWM1为高电平时，Q1关断，而Q2导通。当PWM1变为低电平时，Q1关断，而Q2导通。

驱动器可以包括控制电路等，以确保在同一时间开关Q1和Q2仅其中之一导通，从而避免VIN到GND的短路。在一些配置或操作模式中，例如连续导通模式(CCM)等，Q2可以保持导通直到周期结束，在该周期结束的该时间，在Q1被重新导通前Q2被关断。如果执行DCM(不连续导通模式)，则Q2可以在该周期结束之前关闭，从而两个开关都关闭了一段时间。

在示例性的实施例中，电子开关Q1和Q2被示为FET或MOS型的器件，例如本领域技术人员所熟知的一对N沟道金属氧化物半导体场效应晶体管(MOSFET)。也可以使用其它类型的电子开关器件，包括其它类型的FET等，以及其他类型的晶体管，例如双极结型晶体管(BJT)或绝缘栅双极晶体管(IGBT)等。也可以使用相反的导电类型，例如任何的晶体管类的P-沟道或P型器件。

输入电压VIN被耦合到Q1的漏极，Q1的源极耦合到相位节点257。相位节点257被耦合到Q2的漏极以及输出电感器L1的一端。Q2的源极被耦合到AGND。输出电感器L1的另一端被耦合到产生输出电压VOUT的输出节点259。输出节点259被进一步耦合到输出电容器CO的一端，输出电容器CO的另一端耦合到AGND。输出连接261被示出为用于耦合到其他相位电路的输出端，其中，相位电路的输出端在节点259处被耦合一起以产生VOUT。

现在对第一相位电路200的一般操作进行说明。电流源209和219确保在操作过程中窗电阻器213和215中流过恒定的电流。尽管窗电阻器213和215都是可调的，但它们在同一时间由相同的调整电阻器控制值RW进行调整，从而它们在操作期间具有基本相等的电阻。通过这种方式，VCOMP的电压电平保持在上部和下部窗电压VW+和VW-之间的中心而不管VCOMP的电压电平如何。换句话说，随着VCOMP的变化，VW+和VW-随着VCOMP浮动，从而VW+-VCOMP＝VCOMP-VW-。VW+和VW-之间的总体窗电压通过RW进行调节(通过增加或减少窗电阻器的电阻)，以调整PWM1的开关频率FSW，如本文进一步所描述的。

当PWM1为低电平(非活动)时，开关223打开，使得电流源225放电纹波电容器226，从而VR1的电压电平以正比于输出电压(例如，正比于VDAC)的大致恒定的速率斜坡下降。值得注意的是，当PWM1先前从高电平转变为低电平时，SRFF233被置位，拉高其输出，闭合开关235，从而节点239的电压被拉高到VW+的电压电平。换句话说，当PWM1为低电平时，电容器237保持放电并且节点239被钳位到VW+。

当VR1低于节点249的电压电平时，比较器253的输出变为高电平，这使得SRFF255被置位，从而将PWM1拉为高电平。当PWM1为高电平(活动)时，Q1导通(并且Q2关断)，使得在循环的功率部分中VIN通过相位节点257被耦合到输出电感器L1。当PWM1变为高电平时，开关223闭合，使得电流源221充电纹波电容器226。PWM1变为高电平还置位SRFF243，从而将其Q输出拉高为高电平以闭合开关245。当PWM1为高电平时，开关245闭合，这放电电容器247并将节点249的电压钳位到VW-。

值得注意的是，尽管电流源225连续地从电容器226汲取电流I2，在降压型的结构中，VIN的电压大于VOUT(表示为VDAC)，使得电流I1＝gm·VIN大于I2＝gm·VDAC。通过这种方式，电容器226被正电流gm·(VIN-VDAC)充电，从而VR1的电压电平大致正比于输入电压与输出电压之间的差斜坡上升。当VR1高于VCOMP时，比较器207将SLOPERESET信号从高电平转变为低电平。该SLOPERESET信号复位SRFF233使得开关235打开。当开关235打开时，电流源241以电流I3放电电容器237，其中I3=gm(VIN-VDAC)。随着电容器226的充电，节点239以正比速率放电，因为相同的充电／放电电流是可操作的。如果电容器237的电容与电容器226的电容相同，则它们以基本相同的速率分别被充电和放电。

当VR1的电压电平(斜坡上升)超过节点239(斜坡向下)的电压电平时，则RST比较器252将其输出置为高电平，以复位SRFF255从而将PWM1拉回为低电平。PWM1变为低电平置位SRFF233以闭合开关235从而放电电容器237并且将节点239重新钳位到VW+。PWM1变为低电平也打开开关223移除电流源221，从而纹波电容器226再一次以速率gm·VDAC放电，从而VR1斜坡下降。当VR1低于VCOMP的电压电平时，比较器207的输出将SLOPERESET从低电平转换为高电平以复位SRFF243。开关245被打开，使得电容器247通过电流I4=gm·VDAC充电，从而节点249从VW-开始斜坡上升。

值得注意的是，VR1斜坡下降的速率正比于节点249斜坡上升的速率。如果电容器247的电容CS等于纹波电容器226的电容(CR1)，则二者以大致相同的速率在朝着彼此相反的方向成斜坡。当节点249的电压(斜坡上升)超过电压VR1(斜坡下降)时，则比较器253将其输出置为高电平，以置位SRFF255，这将PWM1拉回为高电平以启动下一个循环。操作以这种方式重复用于PWM的连续循环。

值得注意的是，当PWM1为高电平时，纹波电压VR1以正比于VIN-VOUT的速率斜坡上升，并且当PWM1为低电平时，纹波电压VR1以正比于输出电压VOUT的速率斜坡下降。当PWM1为高电平时，Q1导通，从而跨过输出电感器L1的电压为VIN-VOUT。当PWM1为低电平时，Q2导通，从而跨过输出电感器L1的电压为VOUT-GND，或者只是VOUT。通过这种方式，调节器103根据合成纹波调节器被配置，其产生基于输入电压和输出电压的指示通过输出电感器L1的纹波电流的纹波电压。已知的是，以正比于跨过电感器的电压的电流来驱动电容器提供了所需的合成脉动波形形状。换句话说，合成纹波调节器产生辅助电压波形(在这种情况下，纹波电压VR1)，这有效地复制了通过输出电感器的波形的纹波电流，并使用该辅助电压波形来控制迟滞比较器的切换进而控制输出电压的调节。

如上所述，尽管当PWM1为高电平时VR1斜坡上升，由电容器237在节点239上产生的斜坡从VW+的电压电平降低并用来终止PWM1上的脉冲。此外，尽管当PWM1为低电平时VR1斜坡下降，由电容器247在节点249上产生的斜坡从VW+的电压电平降低并用于启动PWM1的下一个脉冲。由于斜坡电压以相对窗电压VW+和VW-中任意一个恒定的速率形成斜坡，因此，VW+和VW-之间的总体窗电压可被用来调整PWM1的开关频率。特别是，当总体窗电压VW+-VW-增加时，开关频率FSW降低，并且当总体窗电压VW+-VW-降低时，FSW增加。该电阻器控制值RW因此可以被用来控制第一相位电路200的FSW。

调节器103是一个可变频率切换器，其中取决于瞬态负载条件，开关频率FSW可能会发生变化。然而，频率锁定环(FLL)块267被包括在其中，用于通过置位RW以便控制两个电阻器213和215的电阻，进而控制稳态开关频率FSW。频率设定值FSET被接收，该频率设定值FSET具有指示FSW的目标稳态频率的值。在一个实施例中，FSW可以在2千兆赫兹(GHz)到6千兆赫兹之间的范围选择，但任何合适的频率范围是预期的。该FLL块267接收PWM1和FSET并输出RW(作为一个数字值RW<0：7>)以调整稳态FSW。这样的一个方案的实施例在2010年7月13日提交的题为“可变频率开关调节器的稳态频率控制”(Steady State Frequency Control OfVariable Frequency SwitchingRegulators)的美国专利号7,755,341中予以描述，其全部内容在此结合作为参考。

图6是根据一个实施例实现的FLL块267的简化示意框图。PWM1被提供给感测PWM1的上升(和／或下降)沿并提供与脉冲信号P相对应的脉冲的边缘检测器601的输入端。该P信号被提供给SPST开关603的控制输入端，该SPST开关603的第一开关端耦合到节点607以及第二开关端耦合到GND。电流源605耦合在VDD与节点607之间并提供固定电流IT到节点607。具有电容“CT”的电容器608耦合在节点607与GND之间。节点607被提供给接收PWM1并输出采样和保持信号VSAH的采样和保持(S&H)电路609的输入端。VSAH被提供给接收FSET并提供数字电阻器控制值RW<0：7>的频率控制块611的输入端。

在操作中，边缘检测器601以指示PWM1的频率的频率产生一系列信号P上的脉冲。P的每个脉冲之间的时间表示PWM1的基于逐个周期的实际时段。P中的每个脉冲临时地闭合开关603以便放电电容器608。然后开关603打开并且电流源605以选定速率对电容器608充电，直到电容器608由P中的下一个脉冲放电，从而在节点607产生锯齿波形ST。充电的选定速率取决于IT和CT的值。锯齿波形ST的频率表示PWM1的频率，并且ST的斜坡的持续时间表示PWM1的每个循环的周期。当PWM1处于第一状态(例如低电平)时，S&H电路609在其输入端采样ST信号，并且然后当PWM1转变状态(例如从低电平转变为高电平)时，保持其采样值作为VSAH信号。因此，当PWM1变为高电平时，如果P产生脉冲，那么当S&H电路609触发时，ST是在其峰值，以将VSAH保持在ST的峰值。通过这样的方式，VSAH是所有循环ST的峰值电压。由于IT和CT的值是已知的，因此，由VSAH的电压电平反映的ST的峰值电压电平反映了PWM1的频率和周期。

通过这样的方式，边缘检测器601、开关603、电流源605、电容器608和S&H电路609共同形成了时序电路或频率检测器，用于测量PWM1的周期和／或频率并提供VSAH作为“周期电压”，该“周期电压”具有表示基于逐个循环的PWM1的周期的电压电平。

VSAH和FSET被提供给频率控制块611的相应输入端，频率控制块611具有一个输出端，提供RW<0：7>。FSET被用来提供指示所述目标稳态开关频率的目标电压电平。在通常情况下，频率控制块611使用比较器电路等来比较FSET和VSAH以产生频率误差信号(电压或电流或其它信号类型)，其被转换为RW(表示为RW<0：7>。因此RW被用来将PWM1的频率调整到根据FLL操作的由FSET表示的频率水平。不提供频率控制块611的进一步细节。不过，现有专利7,755,341示出了使用FLL概念的稳态频率控制的概念。通过这样的方式，FLL块267产生具有表示PWM1的实际频率(以及因此周期)的电压电平的VSAH，并进一步提供了电阻器控制值RW以便控制稳态工作频率。

值得注意的是，调节器103具有可变频率，其中实际工作频率可以响应于负载瞬时增加而增加(负载水平的非常快速的增加)或可以响应于负载瞬时减小而减小(负载水平的非常快速的减小)。随着FLL块267的控制，实际频率然后漂移返回到稳态频率。

返回参照图2，移相器电路269被用来基于相1的时序设置其他相位电路的时序，其中“N”是2或更大的任意适合的整数。可以预期两个或多个任何数量的相位。移相器电路269接收SLOPERESET和VSAH并提供了N个高侧触发信号HSR<1：N>和相应的N个低侧触发信号LSR<1：N>。每个低侧触发信号被用于启动相应的相位电路中的低侧斜坡电压。低侧斜坡电压在相应的相电路中被与相应的纹波电压进行比较，以确定何时启动用于该相的相应的PWM信号(或脉冲控制信号)。类似地，每个高侧触发信号被用于启动相应的相位电路中的高侧斜坡电压。该高侧斜坡电压在相应的相电路中被与相应的纹波控制电压进行比较，以确定何时终止用于该相的相应的PWM信号。

用于第一相位电路200的高侧和低侧触发信号HSR<1>和LSR<1>是基于第一相位电路200中VCOMP与相应的纹波电压VR1的比较。比较器207执行该比较，以产生SLOPERESET信号的转变。当VR1上升到VCOMP时，SLOPERESET变为低电平，移相器块269置位HSR<1>上的触发脉冲以复位SRFF233。这将启动节点239的高侧斜坡电压，该斜坡电压从上部窗电压VW+开始斜坡下降。当VR1上升到与节点239上的高侧斜坡电压相交时，比较器252转变，以复位SRFF255，从而将PWM1复位为低电平，使得VR1开始回落斜坡下降。

当VR1下降到VCOMP时，比较器207将SLOPERESET转换为高电平，移相器块269置位LSR<1>上的触发脉冲以复位SRFF243。这将启动节点249的低侧斜坡电压，该斜坡电压从下部窗电压VW-开始斜坡上升。当VR1下降到与节点249的低侧斜坡电压相交时，比较器253转变，以置位SRFF255，从而将PWM1置位为高电平，使得VR1重新开始斜坡上升。操作以这种方式重复。

用于其他相位电路的高侧和低侧触发信号HSR<2：N>和LSR<2：N>是基于HSR<1>和LSR<1>的置位、PWM1的周期和相数N。如本文所进一步描述的，移相器电路269响应于HSR<1>启动移相器斜坡，并且当该移相器斜坡到达基于PWM1的周期和相数N的移相器阈值PTH时，发出脉冲HSR<2>，以触发用于第二相的高侧斜坡。移相器电路269重复这个过程，以触发用于任何后续相的高侧斜坡。此外，移相器电路269响应于LSR<1>启动移相器斜坡，并且当该移相器斜坡到达基于PWM1的周期和相数N的相位阈值PTH时，发出脉冲LSR<2>，以触发用于第二相的低侧斜坡。移相器电路269重复这个过程，以触发用于任何后续相的低侧斜坡。

例如，HSR<2>和LSR<2>分别是用于第二相2的高侧和低侧触发信号，HSR<3>和LSR<3>分别是用于第三相3(如果有的话)的高侧和低侧触发信号，等等。用于附加相的每个随后的HSR和LSR触发脉冲的时序是基于第一相的HSR<1>和LSR<1>触发脉冲的时序以及相之间的相位延迟的迭代。该相位延迟是PWM1的周期除以相数，从而各相的时序通过相位延迟而彼此分隔开。每个HSR触发脉冲被用来复位相应的相位电路中的高侧SRFF(对应于第一相的高侧SRFF233)并且每个LSR触发脉冲被用来复位相应的相位电路中的低侧SRFF(对应于第一相的低侧SRFF243)。

值得注意的是，HSR<1>和LSR<1>触发信号可以不是必须用在第一相1的，因为SLOPERESET可以被用来执行用于相1的相同的功能。例如，SLOPERESET可以代替HSR<1>被提供给SRFF243的复位输入端，并且SLOPERESET可以被反相并代替LSR<1>被提供给SRFF233的复位输入端。如果不使用，则移相器电路269可被简化为仅产生HSR<2：N>和LSR<2：N>触发信号，而不产生或提供HSR<1>或LSR<1>。以下将对移相器电路269的操作进行更充分描述。

图3是根据一个实施例的表示调节器103的每个附加的相位电路300的简化示意框图。数字“N”表示总相数，并且值“X”是一个整数索引值，其范围是从2到N表示除了第一相1之外的每个附加相。因此，值“X”被用在图3中以表示相X，它是除了第一相之外的附加相2-N中的任何一个。例如，相位电路300产生PWM信号PWMX，其用于第二相的表示PWM2，用于第三相的PWM3(如果有的话)，等等。相位电路300以与相位电路200的对应部分类似的方式而被实现。

相位电路300包括电流源321和325、开关323和具有电容“CRX”的纹波电容器326，它们分别以与相位电路200中的电流源221和225、开关223和纹波电容器226类似的方式而耦合，从而以与纹波节点227上的纹波电压VR1类似的方式而在纹波节点327上产生纹波电压VRX。电流源321和325似与之前描述的用于在纹波节点327上产生增大的和减小的斜坡电压所类似的方式分别产生电流I1＝gm·VIN和I2=gm·VDAC。电流源321和325、开关323及电容器326共同形成用于在纹波节点327上产生用于相X的纹波电压VRX的电压发生器。VRX是用于相X的斜坡控制信号，当PWMX活动时，其斜坡上升，并且当PWMX是非活动时，其斜坡下降。相X的纹波节点327被耦合到SET比较器SET353的负输入端，SET比较器353被耦合成与SET比较器253类似的方式进行操作。纹波节点327还被耦合到RST比较器352的正输入端，RST比较器352被耦合成与RST比较器252类似的方式而进行操作。

相位电路300包括SRFF333、开关335、电容器337和电流源341，它们分别以与相位电路200中的SRFF233、开关235、电容器237和电流源241类似的方式而被耦合，以形成高侧斜坡发生器，其与在节点239产生高侧斜坡类似的方式而在节点339产生高侧斜坡。电容器337和开关335被以类似的方式耦合在节点211(产生电压VW+)和节点339之间。节点339被耦合到RST比较器352的负输入端。电流源341以与电流源241类似的方式产生电流I3＝gm(VIN-VDAC)。SRFF333具有接收PWMX的反相置位输入端和接收用于相X的HSR<X>的复位输入端。

相位电路300包括SRFF343、开关345、电容器347和电流源351，它们分别以与相位电路200中的SRFF233、开关235、电容器237和电流源251类似的方式而被耦合，以形成低侧斜坡发生器，其与在节点249上产生低侧斜坡类似的方式而在节点349产生低侧斜坡。电容器347和开关345被以类似的方式耦合在节点217(产生电压VW-)与节点349之间。节点349被耦合到SET比较器353的正输入端，SET比较器353被耦合成与SET比较器253类似的方式而操作。电流源351以与电流源251类似的方式产生电流I4＝gm·VDAC。SRFF343具有接收PWMX的置位输入端和接收用于相X的LSR<X>的复位输入端。

RST比较器352的输出被耦合到SRFF355的复位输入端，并且SET比较器353的输出被耦合到SRFF355的置位输入端。SRFF344的Q输出端置位用于相X的PWMX信号，其显示被提供给第一电子开关Q1X的栅极。PWMX信号还示出其被反相(反相气泡)并且然后被提供给第二电子开关Q2X的栅极。操作基本上类似于对相1的描述。Q1X和Q2X被以类似的方式耦合在输入电玉VIN和GND之间，且中间相节点357被耦合到用于相X的输出电感器LX的一端。LX的另一端经由连接261等被耦合到节点259(VOUT)。

每个相位电路300的操作类似于对相1的描述，不同之处在于时序是受配于用于相X的高侧和低侧触发信号HSR<X>和LSR<X>作为由移相器电路269提供的一对相应的HSR<2：N>和LSR<2：N>触发信号。纹波电压VRX、在节点339和349上产生的斜坡信号以及PWMX信号中的每一个都与第一相的相应的波纹、斜坡和PWM1信号类似，除了在时间上根据移相器电路269的控制而移位。

图4是用于根据一个实施例的实现为N相(1，......，N)的调节器103的交流电流平衡电路的示意图。每个波纹电压被提供给N个平衡电阻器401的阵列中的相应一个，每个平衡电阻器401耦合到N个电流平衡跨导放大器403的阵列中的每个的正输入端。每个跨导放大器403在其负输入端接收公共电压电平VCOM。N个电流平衡跨导放大器403的每一个的输出端产生一个相应的电流，该电流被施加给相位电路的N个纹波电压节点(产生纹波电压VR1，...VRN)中的相应的一个。

图5是示出根据一个实施例的包括三(3)相(N=3)的调节器103的操作的时序图。时序图绘制了与VSAH叠加的ST斜坡，移相器斜坡阈值PTH，移相器斜坡，高侧和低侧斜坡信号HSR<1>、LSR<1>、HSR<2>、LSR<2>、HSR<3>和LSR<3>，在VW+和VW-之间各自与VCOMP叠加的纹波电压VR1、VR2和VR3，以及用于三个相位电路的随时间变化的PWM1-PWM3信号。该ST斜坡被示为锯齿波形，其在PWM1置位的时从低电平(例如，GND)开始并以预定的速率斜坡上升，然后当用于下一个周期的PWM1再次置位时复位回低电平。如先前所述，ST斜坡的峰值电压电平被采样并保持用于每个循环以提供VSAH电压，其代表PWM1的周期。因此，VSAH指示PWM1的每个循环的周期。如先前所述，FLL块267操作以将PWM1的稳态开关频率保持为由FSET指示的频率。尽管PWM1的稳态频率可以被锁定到预定的频率，然而实际频率可以响应于负载瞬态而逐周期变化，如先前所述。

和VR1-VR3中的每个一起，VCOMP被以简化的格式示出为随着时间推移的水平线。VW+和VW-也分别以VCOMP的电压电平的上面和下面的相对恒定的电压以简化的形式示出。然而，应当注意的是，VCOMP随负载的条件而变化并且在正常操作期间发生变化，从而使VW+和VW-也基本上跟踪VCOMP的上、下而变化。此外，当FLL块267调整RW来调节开关频率FSW时，相应地，电压差VW+-VCOMP和VCOMP-VW-通过增加或减少VW+-VW-来按相同的量进行调节。然而，无论VCOMP和RW如何变化，VCOMP都始终保持在VW+和VW-之间的中心。

在第一个图示的周期中，当PMW1变为高电平时，如先前所描述的第一相的VR1电压斜坡上升。如501所示，当VR1达到(或超过)VCOMP时，SLOPERESET信号转换为低电平，启动用于第一相的节点239处的第一高侧斜坡503，其从VW+开始斜坡下降。此事件由移相器电路269示出，其产生关于HSR<1>的第一高侧触发脉冲505。

响应于第一HSR<1>触发脉冲505，移相器电路269启动第一移相器斜坡507。通过设计，每个移相器斜坡具有与每个周期的ST斜坡基本上相同的斜率或变化率。移相器电路269在内部产生了移相器斜坡(PTH)阈值PTH，[被计算为VSAH的电压电平除以相数N，或者PTH=VSAH／N。对于N=3，PTH＝VSAH／3≈0.33VSAH。因此，该PTH阈值表示PWM1信号的周期的1／N(例如，对于3相为1／3)，从而每个其它相的时序参照第一相的时序。因此，PTH表示调节器103的相之间的相位延迟。

如509所示，当第一移相器斜坡507达到PTH阈值时，第一移相器斜坡507被复位回低电平，并且移相器电路269产生HSR<2>上的第一触发脉冲511。如相位电路300所示，对于第二相(X=2)，HSR<2>触发脉冲511复位SRFF333，从而断开用于相2的开关335。电流源341然后放电用于相2的高侧斜坡的电容器337。图5示出了由用于第二相的HSR<2>触发脉冲511启动的第一高侧斜坡513。

当用于相2的PWM2置为高电平时，VR2增加，并且高侧斜坡513以大约相同的速率斜坡下降。当VR2上升到与高侧斜坡513相交时，PWM2置为低电平，从而VR2以与相1类似的方式而反向并基于gm·VDAC斜坡下降。

可以理解的是，用于相2的HSR<2>触发脉冲511的时序不是基于相2的纹波电压VR2与VCOMP交叉，这与相1的情况不同。如上所述，当VR1与VCOMP交叉时，相1的HSR<1>触发脉冲505被启动。相反，对于相2，HSR<2>触发脉冲511的时序与相1的时序有关。特别是，如509所示，当移相器斜坡507达到PTH阈值时，HSR<2>触发脉冲511开始，从而响应于相1的HSR<1>触发脉冲505，移相器斜坡507被启动。PTH阈值直接由VSAH确定，其代表PWM1的切换周期。此外，移相器斜坡507的斜率基本上等于ST斜坡的斜率。通过这样的方式，相2的HSR<2>触发脉冲511在HSR<1>触发脉冲505之后的PWM1周期的1／3之后而被启动。因此，相2及任何其他附加相的事件的时序基于第一相1的相应事件的时序。

在第一移相器斜坡507刚被重置回低电平之后，移相器电路269立即启动第二移相器斜坡515，其与第一移相器斜坡507具有基本上相同的时序。当第二移相器斜坡515达到PTH阈值时，移相器电路269将其重置回低电平，并置位用于相3的HSR<3>上的第一触发脉冲517。用于相3(X=3)的相位电路300通过启动相应的第一高侧斜坡519而响应。通过与之前所描述的前面两个相类似的方式，高侧斜坡519斜坡下降的速率与用于第三相3的纹波电压VR3斜坡上升的速率基本相同。当VR3与高侧斜坡519相交时，PWM3置为低电平并且VR3开始斜坡回降。

附加相(例如，相2和3)的低侧脉冲的时序也以类似的方式是以相1的时序为基础的。如前所述，当VR1与用于第一相1的高侧斜坡503相交时，PWM1置为低电平并且纹波电压VR1斜坡下降。当VR1下降到VCOMP时，SLOPERESET被重置回高电平，使得移相器电路269置位LSR<1>上的第一低侧触发脉冲523以复位SRFF243。当SRFF243被复位时，第一低侧斜坡521被启动。该低侧斜坡521上升的速率与VR1下降的速率相同，并且当它们相交时，PWM1再次置为高电平以便如之前所述启动下一个周期。

同时，当LSR<1>上的第一低侧触发脉冲523被置位时，移相器电路269启动另一个移相器斜坡525。该移相器斜坡525基本上类似于移相器斜坡507，类似之处在于它从GND到PTH阈值是以与ST斜坡基本相同的速率而成斜坡。当移相器斜坡525达到PTH时，移相器电路269置位用于第二相的LSR<2>上的第一触发脉冲527。响应于LSR<2>触发脉冲527，相2的SRFF343被复位，从而打开开关345以启动用于第二相2的相应的低侧斜坡529。低侧斜坡529上升的速率与纹波电压VR2下降的速率基本相同，并且当它们相交时，比较器353设置SRFF355以将PWM2置为高电平从而启动用于相2的下一个循环。PMW2变回高电平使得VR2再次开始斜坡上升，并且用于相2的操作以这种方式重复。

同时，当移相器斜坡525复位回低电平时，移相器电路269立即启动另一个移相器斜坡531。当该移相器斜坡531达到PTH阈值时，移相器电路269置位用于第三相的LSR<3>上的触发脉冲533。响应于LSR<3>触发脉冲533，相3的SRFF343被复位，从而打开开关345以启动用于第三相3的相应的低侧斜坡535。低侧斜坡535上升的速率与纹波电压VR3下降的速率基本相同，并且当它们相交时，比较器353设置SRFF355以将PWM3置位回高电平从而启动用于相3的下一个循环。PMW3变回高电平使得VR3再次开始斜坡上升，并且用于相3的操作以这种方式重复。

图7是根据一个实施例实现的移相器电路269的简化示意框图。

SLOPERESET信号被提供给负边缘检测器701和正边缘检测器703的各自的输入端。负边缘检测器701输出HSR<1>，并且正边缘检测器703输出的LSR<1>。当在其输入端发生边缘条件时，每一个边缘检测器701和703输出一个脉冲。因此，当SLOPERESET由高电平转变为低电平(负边缘)时，负边缘检测器701置位HSR<1>上的触发脉冲，并且当SLOPERESET从低电平转变为高电平(正边缘)时，正边缘检测器703置位LSR<1>上的触发脉冲。VSAH和N(相数)被提供给除以N(÷N)分压器715的输入端，分压器715输出移相器斜坡阈值PTH=VSAH／N。

HSR<1>被提供给二输入或门705的一个输入端，或门705的输出被提供给SPST开关707的控制输入端，SPST开关707的第一开关端耦合到节点711并且第二开关端耦合到GND。电流源709耦合在VDD与节点711之间并且发送固定的电流IT到节点711。具有电容“CT”的电容器712被耦合在节点711与GND之间。如本文将进一步所描述的，节点711产生用于HSR触发信号的移相器斜坡PRH。节点711被提供给比较器713的正输入端，比较器713在其负输入端接收PTH。比较器713的输出端产生触发器复位信号TRH，其被反馈到或门705的另一输入端并进一步提供给2位二进制(或数字)计数器717的输入端。尽管计数器717被示为具有2位用于处理多达四相(例如，N<4)，然而，计数器717可具有附加位，用于控制更多的相数。计数器717包括接收HSR<1>的复位输入端(RST)。

计数器717的2位输出被提供给解码器719的各自的输入，解码器719在其输出端提供四个解码数字值。例如，响应于计数器717的二进制00b输出，输出“00”被置为高电平，响应于计数器717的二进制01b输出，输出“01”被置为高电平等。“00”输出是不使用的。解码器719的“01”、“10”和“11”输出分别被提供给边缘检测器721、723和725。响应于其输入端的上升沿，各边缘检测器721、723和725输出高电平的脉冲。边缘检测器721、723和725分别提供触发信号HSR<2>、HSR<3>和HSR<4>。计数器717和解码器719被示为支持多达四相，但也可以被修正为具有附加位以支持任何数量的相位。

该LSR部以类似的方式被构造，包括或门735、开关737、电流源739(电流“IT”)、电容器742(具有电容“CT”)、比较器743、计数器747、解码器749、以及边缘检测器751、753和755，它们被耦合以与或门705、开关707、电流源709、电容器712、比较器713、计数器717、解码器719、以及边缘检测器721、723和725类似的方式进行操作。LSR<1>被提供给或门735的一个输入端，或门735在其另一输入端接收触发器复位信号TRL并且其输出端被耦合到开关737的控制输入端。电流源739提供电流到节点741，节点741产生用于LSR部的脉冲斜坡信号PRL。比较器743比较PTH和PRL并提供触发器复位信号TRL，将其提供给计数器747。计数器747具有接收LSR<1>的复位输入端，并且其输出端耦合到解码器749的相应输入端。解码器749的“01”、“10”和“11”输出分别被耦合到边缘检测器751、753和755的输入端，并分别提供触发信号LSR<2>、LSR<3>和LSR<4>。

在移相器电路269的操作中，使用边缘检测器701和703利用SLOPERESET分别产生HSR<1>和LSR<1>触发信号。VSAH的电压电平除以相的适用数目以提供用于各相的移相器斜坡PRH和PRL的移相器阈值PTH。当HSR<1>被脉冲时，或门705暂时地闭合开关707以放电电容器712并将移相器斜坡PRH拉到GND。比较器713将TRH拉为低电平，并且计数器717被复位为“00”。

当开关707重新打开时，电流源709通过电流IT充电电容器712，从而PRH以选定速率斜坡上升。当PRH上升到大于PTH时，TRH置为高电平以递增计数器717为“01”。TRH变为高电平还会使得或门705将其输出拉为高电平以闭合开关707并放电电容器712从而将PRH拉回低电平。从而比较器713将TRH拉回低电平，并且开关707被重新打开以启动下一个PRH斜坡。通过这样的方式，每当TRH变为高电平时，它会被复位为低电平，从而它产生高电平的脉冲来启动用于每一个附加相的每个新的PRH斜坡。

当计数器717递增时，其输出“01”置为高电平，从而边缘检测器721将HSR<2>脉冲变为高电平以启动用于第二相的高侧斜坡。如果至少有3个相，则TRH的下一个脉冲再次递增计数器717为“10”，从而边缘检测器723产生用于相3的脉冲HSR<3>。如果有4个相，则TRH的下一个脉冲再次递增计数器717为“11”，从而边缘检测器725产生用于相4的脉冲HSR<4>，等等。最后的相被触发之后，HSR<1>脉冲变为高电平，以将计数器717复位为“00”，并且操作以循环方式重复。

用于产生LSR触发脉冲的电路被配置成以大致相同的方式操作，其中，LSR<1>、PRL、TRL、LSR<2>、LSR<3>和LSR<4>信号替换相应的信号HSR<1>、PRH、TRH、HSR<2>、HSR<3>和HSR<4>。

值得注意的是，HSR和LSR部都是利用电流IT和电容CT以与FLL块267中产生ST斜坡的斜坡发生器相似的方式产生移相器斜坡信号。尽管电流和电容值可以变化，但理想的是，斜坡具有大致相同的变化率，使得每个移相器斜坡在ST斜坡的1／N时间之后终止，这对应于PTH达到VSAH电压的1／N。通过这样的方式，每个移相器斜坡具有ST斜坡的1／N周期并且每个移相器斜坡代表用于调节器103的N相中的每一个的相位延迟。

总之，第一相1的稳态频率由FLL块267基于FSET值进行控制。在示例性的实施例中，频率是通过在VCOMP的上、下调整窗电路的窗电阻器以用于调节开关阈值来进行控制的，尽管也可以采用其它方法。第一相产生纹波控制电压，其依赖于PWM1的状态而斜坡上升或下降。当VR1与VCOMP交叉时，产生启动移相器斜坡的相应的触发信号，以便控制用于转换PWM1的开关时序阈值。FLL块267进一步测量PWM1的实际周期并产生指示其的VSAH给移相器电路269。

移相器电路269利用SLOPERESET和VSAH并提供高侧和低侧斜坡脉冲以确定基于相数(N)且相对于相1的时序的用于附加相位电路的时序。移相器电路269使用VSAH和N来建立相位时序阈值(例如，PTH)，并启动移相器斜坡来指定附加相位电路的时序。由移相器电路269开启的每组高侧和低侧移相器斜坡响应于第一相的高侧和低侧触发信号而被开启，并且每个移相器斜坡建立延迟周期(基于相1的测量的周期)，该延迟周期用于启动每个附加相位电路的高侧和低侧斜坡。每个移相器斜坡建立的相位延迟为第一相的所测量的周期的1／N，并且每个随后相的相应的开关事件发生在相应数量的相位延迟之后。例如，对于每个随后相，用于建立第二相的开关阈值的高侧和低侧斜坡发生在第一相位延迟之后，用于建立第三相(如果有的话)的开关阈值的高侧和低侧斜坡发生在第二相位延迟之后，等等。通过这样的方式，附加相位电路的相位调整是基于第一相1的相应信号的时序。

一种能够注入锁定峰-谷多相调节器的相位的方法包括：比较输出电压误差信号和斜坡控制信号并提供相应的斜坡复位信号，利用斜坡复位信号的转变产生等间距的高侧斜坡信号和等间距的低侧斜坡信号，以及将高侧信号中相应的一个和低侧斜坡信号中相应的一个注入每个相中，该相相应地产生等间距的脉冲控制信号用于多相操作。该方法可以包括测量一个相的开关频率，将测量的频率与预定频率水平进行比较以提供频率调整值，以及利用该频率调整值来控制每个相的稳态开关频率。

用于峰-谷多相调节器的注入锁定相位电路已被描述。注入锁定相位电路包括比较器电路，移相器电路，高侧斜坡发生器和低侧斜坡发生器。比较器电路将输出电压误差信号与斜坡控制信号进行比较，并提供一个相应的斜坡复位信号。移相器电路检测斜坡复位信号的转换以提供等间距的高侧时序信号和等间距的低侧时序信号。每个高侧斜坡发生器基于相应的高侧时序信号将高侧斜坡信号注入到相应的一个相中。每个低侧斜坡发生器基于相应的低侧时序信号将低侧斜坡信号注入到相应的一个相中。注入锁定相位电路可以包括频率控制电路，其将一相的开关频率与预定的频率设定值进行比较并基于该预定的频率设定值调整每个相的稳定开关频率。

根据一个实施例的电子装置包括：多相调节器、比较器、移相器电路和多个高侧和低侧斜坡发生器。多相调节器包括多个迟滞PWM调制器，每一个迟滞PWM调制器产生用于转换相应的脉冲控制信号的相应的斜坡控制信号。该比较器比较输出电压误差信号和斜坡控制信号中的一个并提供相应的斜坡复位信号。该移相器电路检测斜坡复位信号的转换以提供等间距的高侧触发信号和等间距的低侧触发信号。每个高侧斜坡发生器基于相应的高侧触发信号将高侧信号注入到相应的迟滞PWM调制器中。每个低侧斜坡发生器基于相应的低侧触发信号将低侧斜坡信号注入到相应的迟滞PWM调制器中。

通过上面的描述和附图，本发明的好处、特征、和优点将变得更好理解。给出本说明书以使本领域的普通技术人员中的一个能够按照特定应用及其需求的上下文中给出的内容来制造和使用本发明。然而，对于本领域技术人员来说，优选实施例的各种改进也是很明显的，并且本文定义的一般原理可应用于其它实施例。因此，本发明并非旨在限定于本文所示和所描述的具体实施例，而是应被赋予与本文所公开的原理和新颖特征一致的最广的范围。

尽管已经参照某些优选版本对本发明进行了相当详细的描述，但其它版本及变形也是可能的和可以预期的。本领域技术人员应当理解，他们可以很容易地使用所披露的概念和具体实施例作为基础来设计或改进其它结构用于提供本发明的相同目的，而不脱离本发明的权利要求所定义的精神和范围。

Claims

1.一种能够注入锁定具有多个相的峰-谷多相调节器的相位的方法，包括：

比较输出电压误差信号和斜坡控制信号，并提供相应的斜坡复位信号；

利用斜坡复位信号的转变来产生多个等间距的高侧斜坡信号和多个等间距的低侧斜坡信号；以及

将所述高侧斜坡信号中相应的一个和多个低侧斜坡信号中相应的一个注入到多个相中的每一个中，多个相相应地产生用于多相操作的多个等间距的脉冲控制信号。

2.根据权利要求1所述的方法，还包括：

测量多个相中的一个相的开关频率；

比较所测量的频率和预定的频率水平，以提供频率调整值；以及

利用频率调整值来控制多个相中的每一个的稳态开关频率。

3.根据权利要求1所述的方法，其特征在于：

所述比较包括：

当第一脉冲控制信号是活动的时候，检测第一相的第一斜坡控制信号与输出电压误差信号交叉，并提供第一高侧触发信号；

当第一脉冲控制信号是非活动的时候，检测第一相的第一斜坡控制信号与输出电压误差信号交叉，并提供第一低侧触发信号；以及

还包括利用第一斜坡控制信号、第一高侧触发信号和第一低侧触发信号来确定用于第一相的第一脉冲控制信号转变的时序。

4.根据权利要求3所述的方法，还包括：

测量第一脉冲控制信号的周期并基于所测量的周期和相数确定相位延迟；以及

对于每个附加相：

在第一高侧触发信号被提供之后在相位延迟的至少一个迭代之后提供附加的高侧触发信号；

在第一低侧触发信号被提供之后在相位延迟的至少一个迭代之后提供附加的低侧触发信号；以及

使用附加的高侧触发信号、附加的低侧触发信号和附加的斜坡控制信

号来确定附加的脉冲控制信号转变的时序。

5.根据权利要求4所述的方法，其特征在于，对于包括第一相的多个相中的每一个，所述方法还包括：

产生多个斜坡控制信号中的相应的一个，其在第一方向上以第一速率成斜坡与此同时多个脉冲控制信号中的相应的一个是活动的，并且其在第二方向上以第二速率成斜坡与此同时多个脉冲控制信号中的相应的一个是非活动的；

响应于多个高侧触发信号中的相应的一个而开启多个高侧斜坡中的相应的一个，其中所述相应的高侧斜坡在第二方向上以第一速率成斜坡；

响应于多个低侧触发信号中的相应的一个而开启多个低侧斜坡中的相应的一个，其中所述相应的低侧斜坡在第一方向上以第二速率成斜坡；以及

当相应的斜坡控制信号与相应的高侧斜坡相交时，将相应的脉冲控制信号从活动的转变为非活动的，并且当相应的斜坡控制信号与相应的低侧斜坡相交时，将相应的脉冲控制信号从非活动的转变为活动的。

6.根据权利要求4所述的方法，其特征在于：

所述提供附加的高侧触发信号包括在第一高侧触发信号被提供之后在相位延迟的一个迭代之后提供第二高侧触发信号；

其中所述提供附加的低侧触发信号包括在第一低侧触发信号被提供之后在相位延迟的一个迭代之后提供第二低侧触发信号；

其中所述使用附加的高侧触发信号、附加的低侧触发信号和附加的斜坡控制信号来确定附加的脉冲控制信号转变的时序包括：

使用第二高侧触发信号和第二斜坡控制信号来确定第二脉冲控制信号从活动的转变为非活动的时序；以及

使用第二低侧触发信号和第二斜坡控制信号来确定第二脉冲控制信号从非活动的转变为活性的时序。

7.根据权利要求4所述的方法，其特征在于：

所述测量第一脉冲控制信号的周期包括：

响应于所述第一脉冲控制信号的转变启动以选定的速率成斜坡的时序斜坡电压；以及

在第一脉冲控制信号的一个周期之后，确定该时序斜坡电压的电压作为周期电压；以及

其中所述提供相位延迟包括将该周期电压除以相数以提供移相器阈值电压。

8.根据权利要求7所述的方法，其特征在于：

所述提供附加的高侧触发信号包括：

响应于第一高侧触发信号而开启以选定的速率成斜坡的第一高侧移相器斜坡电压；以及

当第一高侧移相器斜坡电压达到移相器阈值电压时，提供用于第二相的第二高侧触发信号；以及

其中所述提供附加的低侧触发信号包括：

响应于第一低侧触发信号而开启以选定的速率成斜坡的第一低侧移相器斜坡电压；以及

当第一低侧移相器斜坡电压达到移相器阈值电压时，提供用于第二相的第二低侧触发信号。

9.根据权利要求8所述的方法，其特征在于，所述使用附加的高侧触发信号、附加的低侧触发信号和附加的斜坡控制信号来确定附加的脉冲控制信号转变的寸序包括使用第二高侧触发信号、第二低侧触发信号和第二斜坡控制信号来确定用于第二相的第二脉冲控制信号转变的时序。

10.一种用于峰-谷多相调节器的注入锁定相位电路，其中，所述多相调节器具有多个相，其包括第一相和至少一个附加相，所述注入锁定相位电路包括：

比较器电路，其将输出电压误差信号与斜坡控制信号进行比较，并提供相应的斜坡复位信号；

移相器电路，其检测斜坡复位信号的转换以提供多个等间距的高侧时序信号和多个等间距的低侧时序信号；

多个高侧斜坡产生器，每个高侧斜坡产生器基于所述多个高侧时序信号中的相应的一个将所述多个高侧斜坡信号中的一个注入到所述多个相中的相应的一个相中；以及

多个低侧斜坡产生器，每个低侧斜坡产生器基于所述多个低侧时序信号中的相应的一个将所述多个低侧斜坡信号中的一个注入到所述多个相中的相应的一个相中。

11.如权利要求10所述的注入锁定相位电路，进一步包括频率控制电路，其将所述多个相中的一个相的开关频率与预定的频率设定值进行比较并基于所述预定的频率设定值调整所述多个相中的每个相的稳定状态开关频率。

12.如权利要求10所述的注入锁定相位电路，其特征在于：

所述比较器电路检测当第一相的第一脉冲控制信号是活动的时候，第一相的第一斜坡控制信号何时与所述输出电压误差信号交叉，用于将所述斜坡复位信号转换到第一状态，并且检测当所述第一脉冲控制信号是非活动的时候，所述第一斜坡控制信号何时与所述误差信号交叉，用于将所述所述斜坡复位信号转换到第二状态；

频率检测器，其提供指示所述第一脉冲控制信号的周期的周期值；以及

其中，所述移相器电路基于所述周期值和调节器的相数确定移相器阈值，其中，所述移相器电路基于移位阈值和用于将相应的脉冲控制信号从活动的转换为非活动的所述相应的高侧触发信号来产生用于调节器的每一相的相应的高侧时序信号，并且其中，所述移相器电路基于相位阈值和用于将相应的脉冲控制信号从非活动的转换为活动的所述相应的低侧触发信号来产生用于调节器的每一相的相应的低侧触发信号。

13.如权利要求12所述的注入锁定相位电路，其中：

所述移相器电路将所述述第一脉冲控制信号的周期除以所述调节器的相数以确定相位延迟；

其中，所述移相器电路在所述第一高侧时序信号之后的至少一个相位延迟中的每一个期满之后置位用于调节器的每个附加相的每个所述相应的高侧时序信号；以及

其中，所述移相器电路在所述第一低侧时序信号之后的至少一个相位延迟中的每一个期满之后置位用于调节器的每个附加相的每个所述相应的低侧时序信号。

14.如权利要求12所述的注入锁定相位电路，其特征在于，所述移相器电路包括：

第一斜坡电路，启动用于所述第一高侧时序信号的每个脉冲和第一触发器复位信号的每个脉冲的高侧移相器斜坡；

第一比较器，比较所述高侧移相器斜坡与所述移相器阈值，并提供所述第一触发器复位信号；

第一计数器，随着所述第一触发器复位信号的每个脉冲而递增二进制输出，并且随着所述第一高侧时序信号的每个脉冲而复位；

第一解码器，具有耦合所述第一计数器的所述二进制输出的输入端并具有多个输出端；以及

至少一个第一边缘检测器，每个第一边缘检测器耦合到所述第一解码器的所述多个输出中的相应的一个，用于产生每个附加的高侧时序信号。

15.如权利要求14所述的注入锁定相位电路，其特征在于，所述移相器电路包括：

第二斜坡电路，启动用于所述第一低侧时序信号的每个脉冲和第二触发器复位信号的每个脉冲的低侧移相器斜坡；

第二比较器，用于比较所述低侧移相器斜坡与所述移相器阈值，并提供所述第二触发器复位信号；

第二计数器，随着所述第二触发器复位信号的每个脉冲而递增二进制输出，并且随着所述第一低侧时序信号的每个脉冲而复位；

第二解码器，具有耦合所述第二计数器的所述二进制输出的输入端并具有多个输出端；以及

至少一个第二边缘检测器，每个第二边缘检测器耦合到所述第二解码器的所述多个输出中的相应的一个，用于产生每个附加的低侧时序信号。

16.一种电子装置，包括：

多相调节器，其包括多个迟滞PWM调制器，每一个迟滞PWM调制器产生用于转换多个脉冲控制信号中的相应的一个的多个斜坡控制信号中的相应的一个；

比较器电路，其将输出电压误差信号与所述多个斜坡控制信号中一个进行比较，并提供相应的斜坡复位信号；

移相器电路，其检测斜坡复位信号的转换以提供多个等间距的高侧触发信号和多个等间距的低侧触发信号；

多个高侧斜坡产生器，每个高侧斜坡产生器基于所述多个高侧触发信号中的相应的一个将所述多个高侧斜坡信号中的一个注入到所述多个迟滞PWM调制器中的相应的一个中；以及

多个低侧斜坡产生器，每个低侧斜坡产生器基于所述多个低侧触发信号中的相应的一个将所述多个低侧斜坡信号中的一个注入到所述多个迟滞PWM调制器中的相应的一个中。

17.如权利要求16所述的电子装置，还包括：

时序电路，其提供指示第一脉冲控制信号的周期的周期值；以及

其中，所述移相器电路基于所述周期值和所述迟滞PWM调制器的数量确定移相器阈值，其中，所述移相器电路基于所述斜坡复位信号的转换产生用于第一迟滞PWM调制器的第一高侧触发信号和第一低侧触发信号，并基于所述第一高侧触发信号和所述移相器阈值产生用于每个附加的迟滞PWM调制器的附加高侧触发信号，并基于所述第一低侧触发信号和所述移相器阈值产生用于所述至少一个附加的迟滞PWM调制器中的每一个的附加低侧触发信号。

18.如权利要求17所述的电子装置，其特征在于，所述时序电路产生所述周期值作为具有表示所述第一脉冲控制信号的周期的电压电平的周期电压，并且其中所述移相器电路包括分压器，其将所述周期电压除以迟滞PWM调制器的所述数量，以提供所述移相器阈值作为相位延迟。

19.如权利要求18所述的电子装置，其特征在于，所述移相器电路在响应于所述第一高侧触发信号而启动所述相位延迟之后产生用于第二相位电路的第二高侧触发信号，并且其中所述移相器电路在响应于所述第一低侧触发信号而启动所述相位延迟之后产生用于第二相位电路的第二低侧触发信号。

20.如权利要求18所述的电子装置，其特征在于，所述移相器电路在所述第一高侧触发信号之后产生用于多个附加的迟滞PWM调制器的多个附加的高侧触发信号，其中，所述多个附加的高侧触发信号在时间上通过所述相位延迟分隔，并且其中所述移相器电路在所述第一低侧触发信号之后产生用于所述多个附加的迟滞PWM调制器的多个附加的低侧触发信号，其中所述多个附加的低侧触发信号在时间上通过所述相位延迟分隔。

21.根据权利要求16所述的电子装置，还包括耦合到所述峰-谷多相调节器的处理器和存储器。