TWI599181B - 用於峰谷多相調節器之注入鎖相 - Google Patents

用於峰谷多相調節器之注入鎖相 Download PDF

Info

Publication number
TWI599181B
TWI599181B TW102146798A TW102146798A TWI599181B TW I599181 B TWI599181 B TW I599181B TW 102146798 A TW102146798 A TW 102146798A TW 102146798 A TW102146798 A TW 102146798A TW I599181 B TWI599181 B TW I599181B
Authority
TW
Taiwan
Prior art keywords
signal
ramp
phase
complex
phaser
Prior art date
Application number
TW102146798A
Other languages
English (en)
Other versions
TW201511476A (zh
Inventor
瑞斯Ｓ Ａ 菲爾布雷克
艾米爾 陳
魯奇Ｊ 帕里克
Original Assignee
英特希爾美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特希爾美國公司 filed Critical 英特希爾美國公司
Publication of TW201511476A publication Critical patent/TW201511476A/zh
Application granted granted Critical
Publication of TWI599181B publication Critical patent/TWI599181B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
    • G05F1/455—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with phase control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Description

用於峰谷多相調節器之注入鎖相
本發明係有關於用於峰谷多相調節器(peak-valley multiphase regulator)之注入鎖相。
現有之多相電流模式降壓切換器(或調節器)係以傳統的峰值或谷值電流架構為基礎，且僅在有限的工作週期(例如，大約30%或更少)上運行妥當。一些多相架構將需要被下調到運作於大約30%以上的工作週期處。一種選擇係具有傳統PLL的峰谷電流模式調節器。然而，PLL之調整與電壓迴路互相作用，致使快速的暫態反應與良好的相位分離無法藉由PLL調整達成。電壓模式調節器不像峰谷電流模式調節器具有那麼多的固有相位餘裕。另一傳統方式係加入斜率補償(slope compensation)。斜率補償提供若干暫態反應及相位分離之改善，但並未解決主要的問題。
依據本發明之一態樣，一種能夠注入鎖定具有複數相位之一峰谷多相調節器之相位的方法，包含：比較一輸出電壓誤差信號與一斜波控制信號並提供一對應之斜率重置信號；利用斜率重置信號之轉變以發出複數等間隔高側斜波信號與複數等間隔低側斜波信號；以及將該複數高側 斜波信號中對應之一者與該複數低側斜波信號中對應之一者注入該複數相位中的每一者，其對應地發出複數等間隔脈衝控制信號以供多相位運作。
依據本發明之另一態樣，其揭示一種用於峰谷多相調節器之注入鎖相電路，其中該多相調節器具有包含一第一相位與至少一額外相位之複數相位。該注入鎖相電路包含：一比較器電路，比較一輸出電壓誤差信號與一斜波控制信號並提供一對應之斜率重置信號；一相位器電路(phaser circuit)，感測該斜率重置信號之轉變以提供複數等間隔高側時序信號與複數等間隔低側時序信號；複數高側斜波產生器，各自根據該複數高側時序信號中對應之一者將該複數高側斜波信號的其中一者注入該複數相位中對應之一者；以及複數低側斜波產生器，各自根據該複數低側時序信號中對應之一者將該複數低側斜波信號的其中一者注入該複數相位中對應之一者。
依據本發明之另一態樣，一種電子裝置包含：一多相調節器，包含複數遲滯PWM調變器(hysteretic PWM modulator)，各自產生複數斜波控制信號中對應之一者以轉變複數脈衝控制信號中對應之一者；一比較器，比較一輸出電壓誤差信號與該複數斜波控制信號的其中一者並且提供一對應之斜率重置信號；一相位器電路，偵測該斜率重置信號之轉變以提供複數等間隔高側觸發信號與複數等間隔低側觸發信號；複數高側斜波產生器，各自根據該複數高側觸發信號中對應之一者將該複數高側斜波信號的其中一者注入該複數遲滯PWM調變器中對應之一者；以及複數低側斜波產生器，各自根據該複數低側觸發信號中對應之一者將該複數低側斜波信號的其中一者注入該複數遲滯PWM調變器中對應之一者。
100‧‧‧電腦系統
101‧‧‧電源
103‧‧‧調節器
105‧‧‧連接系統
107‧‧‧處理器
109‧‧‧週邊系統
111‧‧‧記憶體
113‧‧‧輸入/輸出系統
200‧‧‧相位電路
201‧‧‧放大器
203‧‧‧誤差放大器
205‧‧‧節點
207‧‧‧比較器
209‧‧‧電流源
211‧‧‧節點
213‧‧‧視窗電阻
215‧‧‧視窗電阻
217‧‧‧節點
219‧‧‧電流源
221‧‧‧電流源
223‧‧‧開關
225‧‧‧電流源
226‧‧‧漣波電容
227‧‧‧漣波節點
233‧‧‧設定-重置型正反器(SRFF)
235‧‧‧開關
237‧‧‧電容
239‧‧‧節點
241‧‧‧電流源
243‧‧‧設定-重置型正反器(SRFF)
245‧‧‧開關
247‧‧‧電容
249‧‧‧節點
251‧‧‧電流源
252‧‧‧比較器
253‧‧‧比較器
255‧‧‧設定-重置型正反器(SRFF)
257‧‧‧節點
259‧‧‧節點
261‧‧‧輸出連接
267‧‧‧頻率鎖定迴路(FLL)區塊
269‧‧‧相位器電路
300‧‧‧相位電路
321‧‧‧電流源
323‧‧‧開關
325‧‧‧電流源
326‧‧‧漣波電容
333‧‧‧設定-重置型正反器(SRFF)
335‧‧‧開關
337‧‧‧電容
339‧‧‧節點
341‧‧‧電流源
343‧‧‧設定-重置型正反器(SRFF)
345‧‧‧開關
347‧‧‧電容
349‧‧‧節點
351‧‧‧電流源
352‧‧‧比較器
353‧‧‧比較器
355‧‧‧設定-重置型正反器(SRFF)
357‧‧‧節點
400‧‧‧AC電流平衡電路
401‧‧‧平衡電阻陣列
403‧‧‧跨導放大器陣列
501‧‧‧VR1抵達(或超過)VCOMP處
503‧‧‧高側斜波
505‧‧‧高側觸發脈衝
507‧‧‧相位器斜波
509‧‧‧相位器斜波507抵達臨限值處
511‧‧‧觸發脈衝
513‧‧‧高側斜波
515‧‧‧相位器斜波
517‧‧‧觸發脈衝
519‧‧‧高側斜波
521‧‧‧低側斜波
523‧‧‧低側觸發脈衝
525‧‧‧相位器斜波
527‧‧‧觸發脈衝
529‧‧‧低側斜波
531‧‧‧相位器斜波
533‧‧‧觸發脈衝
535‧‧‧低側斜波
601‧‧‧邊緣偵測器
603‧‧‧開關
605‧‧‧電流源
607‧‧‧節點
608‧‧‧電容
609‧‧‧取樣保持(S&H)電路
611‧‧‧頻率控制區塊
701‧‧‧負邊緣偵測器
703‧‧‧正邊緣偵測器
705‧‧‧或閘
707‧‧‧開關
709‧‧‧電流源
711‧‧‧節點
712‧‧‧電容
713‧‧‧比較器
715‧‧‧÷N分壓器
717‧‧‧計數器
719‧‧‧解碼器
721‧‧‧邊緣偵測器
723‧‧‧邊緣偵測器
725‧‧‧邊緣偵測器
735‧‧‧或閘
737‧‧‧開關
739‧‧‧電流源
741‧‧‧節點
742‧‧‧電容
743‧‧‧比較器
747‧‧‧計數器
749‧‧‧解碼器
751‧‧‧邊緣偵測器
753‧‧‧邊緣偵測器
755‧‧‧邊緣偵測器
AGND‧‧‧類比接地
gm‧‧‧跨導增益
GND‧‧‧接地
IW‧‧‧視窗電流
PTH‧‧‧相位器臨限值
PWM1-PWM3、PWMX‧‧‧脈衝寬度調變信號
RTN‧‧‧回返信號
SLOPERESET‧‧‧重置信號
ST‧‧‧鋸齒波
TRH‧‧‧觸發重置信號
VCOMP‧‧‧補償電壓
VDAC‧‧‧電壓
VIN‧‧‧輸入電壓
VOUT‧‧‧輸出電壓
VR1-VR3‧‧‧漣波電壓
VREF‧‧‧參考電壓
VSAH‧‧‧取樣保持信號
VW+‧‧‧上方視窗電壓
VW-‧‧‧下方視窗電壓
參照以下說明及所附圖式，將對本發明之效益、特徵、及優點得到更佳之理解，其中：圖1係配備一電源之一電腦系統之一簡化方塊圖，該電源包含一依據本發明一實施例實施之調節器；圖2係依據一實施例之具有圖1之調節器之額外控制電路之一第一相位電路之一簡化示意及方塊圖；圖3係依據一實施例之表示圖1之調節器之每一額外相位電路之一簡化示意及方塊圖；圖4係依據一實施例實施成具有一數目N相位(1、…、N)之圖1之調節器之一AC電流平衡電路之一示意圖；圖5係一時序圖，例示依據一包含三(3)相位(N=3)之實施例之圖1之調節器之運作；圖6係依據一實施例實施之圖2之FLL區塊之一簡化示意及方塊圖；而圖7係依據一實施例實施之圖2之相位器區塊之一簡化示意及方塊圖，用以針對每一相位電路發出上達四相位之HSR與LSR觸發脈衝。
本說明書描述之一注入鎖相系統及方法針對一峰谷多相調節器使用注入鎖定以使得每一相位電路在彼此不同相位下運作。注入鎖定在相位電路之間提供使其在較高工作週期(例如，高於30%)下能夠有效率地 運作的相位結構，無需調整且不犧牲效能。此架構提供電流模式調節器不被工作週期限制之效益。此架構使得較小的輸出濾波器(例如，較小的輸出電感及/或較小的輸出電容)成為可能及/或使得較佳的負載暫態效能成為可能。此架構使得一負載，諸如一處理器或類似裝置，能夠運行得更迅速及/或更有效率。
圖1係配備一電源101之一電腦系統100之簡化方塊圖，該電源包含一依據本發明一實施例實施之調節器103。電源101產生一或多個供應電壓，透過一連接系統105提供電力至電腦系統100中的其他系統裝置。連接系統105可以是一匯流排系統或者切換系統或者一組導體或者類似系統。在例示的實施例之中，電腦系統100包含一處理器107和一週邊系統109，二者均耦接至連接系統105以自電源101接收供應電壓。在例示的實施例之中，週邊系統109可以包含一系統記憶體111(例如，包含RAM(隨機存取記憶體)與ROM(唯讀記憶體)類型裝置及記憶體控制器和類似元件的任何組合)與一輸入/輸出(I/O)系統113的任意組合，輸入/輸出(I/O)系統113可以包含系統控制器及類似元件，諸如圖形控制器、中斷控制器(interrupt controller)、鍵盤及滑鼠控制器、系統儲存裝置控制器(例如，硬碟機及類似裝置的控制器)、等等。例示的系統僅係示範性質，因為許多處理器系統及支援裝置可以被整合入處理器晶片之中，如同熟習相關技術者所理解。
圖2係依據一實施例之具有調節器103之額外控制電路之一第一相位電路200之簡化示意及方塊圖。調節器103係實施成一多相峰谷電流模式調節器。如本文之所述，調節器103運用注入鎖定以讓調節器之多個相位在彼此不同相下運作得更快速及/或更有效率。
其提供一電壓VDAC，表示輸出電壓VOUT之一目標電壓位準。分別透過電阻元件R1與R2提供的VDAC與一類比接地(AGND)信號通往一放大器201(諸如一運算放大器或類似元件)之正輸入端，而透過一電阻R3提供之一回返(RTN)信號通往放大器201之負輸入端，而放大器201產生一參考電壓VREF於其輸出端。一回授電阻(feedback resistor)R4耦接於放大器201的負輸入端與輸出端之間。概括而言，接地在諸如處理器107或類似元件的負載處被感測，而放大器201被用以產生一適當之偏移以調整VDAC，從而提供一個由VREF提供之更精確的參考電壓位準。
VOUT(或者其之一回授形式)被提供至一誤差放大器203之負(或反相)輸入端，誤差放大器203在其正(或非反相)輸入端接收VREF，且提供一補償電壓VCOMP於其輸出端。概括而言，VREF表示VOUT之一目標電壓位準，而表示VOUIT之一誤差量之VCOMP被產生做為在控制迴路中之一控制信號，以將VOUT之電壓位準調控成預定之位準。VCOMP亦可以被稱為一輸出電壓誤差信號。
VCOMP發出於一節點205之上，節點205耦接至一比較器207之正輸入端。一第一電流源209耦接於顯示為VDD之一電源或供應電壓與一產生一上方視窗電壓(window voltage)VW+之上方視窗節點(window node)211之間。一第一可調整視窗電阻(window resistor)213耦接於節點211與205之間，並接收一電阻控制數值RW以決定或者說控制視窗電阻213之電阻值。在例示的實施例之中，RW係一8位元數位數值，顯示成RW<0：7>，但其可設想出替代性及/或類比式控制之實施例。電流源209產生一視窗電流(window current)IW，供予節點211。在一實施例之中，視窗電 流IW之決定係以一跨導增益(transconductance gain)"gm"乘以電壓VDAC，或者gm‧VDAC。電流源209可以實施成一個接收VDAC並根據其跨導增益gm產生IW之跨導放大器(transconductance amplifier)或類似裝置。
一第二可調整視窗電阻215耦接於節點205與產生一下方視窗電壓VW-之一下方視窗節點217之間。視窗電阻215亦接收電阻控制數值RW以決定或者說控制視窗電阻215之電阻值。一第二電流源219耦接於節點217與諸如接地(GND)之一參考節點之間。電流源219亦產生視窗電流IW，其汲取自節點217。電流源219亦可以被實施成一個接收VDAC並根據其跨導增益gm產生IW之跨導放大器或類似裝置。
另一電流源221耦接於VDD與一單極單投式(SPST)開關223之一第一開關接頭之間，該單極單投式開關223之另一開關接頭耦接至一漣波節點(ripple node)227。另一電流源225耦接於節點227與GND之間。具有電容值"CR1"之一漣波電容(ripple capacitor)226耦接於漣波節點227與GND之間。電流源221及225可以以類似電流源209及219之方式，各自以具有跨導增益gm之跨導放大器或類似裝置實施而成。電流源221產生一電流I1=gm‧VIN而電流源225產生一電流I2=gm‧VDAC，其中VIN係調節器103之一輸入電壓。因此，電流I1概括而言正比於輸入電壓VIN。VDAC具有一個表示VOUT(或其目標電壓位準)之位準，故電流I2正比於輸出電壓VOUT。
開關223可以實施成一電晶體元件或類似裝置。開關223具有一控制輸入端，於第一相位或相位1接收一脈衝寬度調變(PWM)信號PWM1。該PWM1信號在一用以將VIN轉換成VOUT之受控工作週期處在" 活躍(active)"與"不活躍(inactive)"狀態之間轉變。在一實施例之中，當PWM1係"活躍"或者說確立為高位準之時，其關合開關223，而當其係"不活躍"或確立為低位準之時，開關223被斷開。電流源221及225、開關223和電容226共同構成一電壓產生器，以在漣波節點227上產生一漣波電壓VR1。VR1係一斜波控制信號，其在PWM1活躍之時呈斜波形式上升，而在PWM1不活躍之時呈斜波形式下降。VCOMP與VR1間之交叉或相交處構建出PWM1之轉變之時序，如同本說明書之另外描述。
VR1被提供至比較器207之一負輸入端。比較器207之輸出端發出一信號SLOPERESET。一高側觸發信號HSR<1>被提供至一設定-重置型正反器(SRFF)233之重置(R)輸入端，於其反相設定(S)輸入端接收PWM1。SRFF 233之非反相或Q輸出端被提供至一SPST開關235(其可以是利用一電晶體元件或類似裝置實施而成)之控制輸入端。開關235之一第一開關接頭耦接至節點211(電壓VW+)，且其另一開關接頭耦接至一節點239。具有電容值"CS"之一斜率電容237耦接於節點211與239之間，其中電容值CS與CR1可以是相等的。一電流源241耦接於節點239與GND之間並自節點239汲取一電流I3=gm(VIN-VDAC)至GND。電流源241亦可以利用具有跨導增益gm之跨導放大器或類似裝置實施而成。在此情況下，電流源241產生一電流I3，其正比於VIN與VOUT之間的差異。節點239耦接至一重置(RST)比較器252之負輸入端。SRFF 233、開關235、電容237、以及電流源241共同構成一高側斜波產生器。
一低側觸發信號LSR<1>被提供至另一SRFF 243之重置輸入端，於其設定輸入端接收PWM1。SRFF 243之Q輸出端被提供至另一SPST 開關245(其亦可以是利用一電晶體元件或類似裝置實施而成)之控制輸入端。開關245之一第一開關接頭耦接至節點217(電壓VW-)，且其另一開關接頭耦接至一節點249。具有電容值"CS"之另一斜率電容247耦接於節點217與249之間。一電流源251耦接於節點249與VDD之間並(從VDD或其他電源電壓)提供一電流I4=gm．VDAC至節點249。電流源251可以以類似先前所述的其他電流源之方式，以具有跨導增益gm之跨導放大器或其他裝置實施而成。此例中，電流I4正比於輸出電壓VOUT(由VDAC表示)。SRFF 243、開關245、電容247、以及電流源251共同構成一低側斜波產生器。
節點249耦接至一設定(SET)比較器253之正輸入端。產生VR1之漣波節點227耦接至RST比較器252之正輸入端以及SET比較器253之負輸入端。RST比較器252之輸出提供至另一SRFF 255之重置輸入端，且SET比較器253之輸出提供至SRFF 255之設定輸入端。比較器252及253以及SRFF 255共同構成一比較器及閂鎖電路以供產生PWM1。SRFF 255之Q輸出端在相位1確立PWM1信號，其被顯示提供至一第一電子開關Q1之閘極。該PWM1信號亦被顯示成反相(反相小圓圈)，且接著被提供至一第二電子開關Q2之閘極。其應理解，所描繪之例示已被簡化。一PWM信號(包含PWM1)通常提供至一驅動器(圖中未顯示)，其確立開關Q1與Q2的其中一者或另一者。當PWM1變成高位準之時，Q1被導通而Q2被關閉。當PWM1變成低位準之時，Q1被關閉而Q2被導通。
該驅動器可以包含控制電路或類似電路，用來確保開關Q1與Q2在同一時間點僅有其中一者被導通，以避免VIN短路至GND。在一些組態或運作模式之中，諸如連續傳導模式(continuous conduction mode；CCM) 或類似模式，Q2可以維持導通直到周期結束為止，此時在Q1被導通回來之前，其被關閉。若實施DCM(discontinuous conduction mode；非連續傳導模式)，則Q2可以在一周期結束之前被關閉，使得二開關均被關閉一段時間。
在例示的實施例之中，電子開關Q1及Q2被顯示成FET或MOS類型之元件，諸如一對N通道金屬氧化物半導體場效電晶體(MOSFET)，正如熟悉相關技術者所習知。其亦可以使用其他類型之電子開關元件，包含其他類型之FET及類似元件，以及其他類型之電晶體，諸如雙載子接面電晶體(bipolar junction transistor；BJT)或者絕緣閘極雙載子電晶體(insulated-gate bipolar transistor：IGBT)及類似元件，等等。並且，亦可以使用相反的導電類型，諸如任何電晶體類別之P通道或P型元件。
輸入電壓VIN耦接至Q1之汲極，而Q1之源極耦接至一相位節點257。相位節點257耦接至Q2之汲極以及一輸出電感L1之一端。Q2之源極耦接至AGND。輸出電感L1之另一端耦接至一產生輸出電壓VOUT之輸出節點259。輸出節點259另耦接至一輸出電容CO之一端，其另一端耦接至AGND。圖中顯示一輸出連接261以供耦接至其他相位電路之輸出，其中該等相位電路之輸出一起耦接於節點259處以產生VOUT。
以下說明第一相位電路200之一般運作。電流源209與219確保運作期間一固定電流流過視窗電阻213與215。雖然視窗電阻213與215各自均係可調整的，但其調整係在同一時間藉由同一調整電阻控制數值RW為之，故其在運作期間具有大致相等之電阻值。以此方式，VCOMP之電壓位準維持於上方與下方視窗電壓VW+與VW-之中央，無論VCOMP之電壓位準為何。換言之，VW+與VW-二者在VCOMP變化時均隨著VCOMP浮 動，使得VW+-VCOMP=VCOMP-VW-。介於VW+與VW-之間的整體視窗電壓係由RW調整(藉由增加或減少視窗電阻之電阻值)，以調整PWM1之切換頻率FSW，如同本文之進一步描述。
當PWM1係低位準(不活躍)之時，開關223斷開，故電流源225使漣波電容226放電，使得VR1之電壓位準大體上以一正比於輸出電壓(例如，正比於VDAC)之固定速率呈斜波形式下降。其應注意，當PWM1先前從高位準轉變成低位準之時，SRFF 233被設定成將其輸出拉高而關合開關235，使得節點239之電壓被拉到VW+之電壓位準。換言之，當PWM1係低位準，電容237維持放電而節點239被箝夾至VW+。
當VR1掉落至節點249的電壓位準以下之時，比較器253之輸出變成高位準，此設定SRFF 255而將PWM1拉至高位準。當PWM1係高位準(活躍)之時，Q1導通(且Q2關閉)，使得VIN在周期之一動態部分期間透過相位節點257耦接至輸出電感L1。當PWM1變成高位準之時，開關223被關合，使得電流源221對漣波電容226充電。PWM1變成高位準亦設定SRFF 243，使得其將其Q輸出拉到高位準以關合開關245。開關245在PWM1高位準時被關合，此使電容247放電，並將節點249之電壓箝夾至VW-。
其應注意，雖然電流源225連續地自電容226汲取電流I2，但VIN之電壓在一降壓類型組態之中大於VOUT(表示成VDAC)，故電流I1=gm．VIN大於I2=gm．VDAC。以此方式，電容226被以一正電流gm(VIN-VDAC)充電，使得VR1之電壓位準呈斜波形式上升，大體而言正比於VIN與VOUT之間的差異。當VR1上升超過VCOMP之時，比較器207使 SLOPERESET信號從高位準轉變成低位準。SLOPERESET信號重置SRFF 233，使得開關235被斷開。當開關235被斷開之時，電流源241藉由電流I3使電容237放電，其中I3=gm(VIN-VDAC)。節點239因此以一個與電容226的充電成正比之速率放電，因為其運作於同一充電/放電電流。若電容237之電容值與電容226相同，則其分別以大致相同的速率充電及放電。
當VR1之電壓位準(呈斜波形式上升)超過節點239之電壓位準(呈斜波形式下降)之時，則RST比較器252確立其輸出至高位準，以重置SRFF 255而將PWM1拉回低位準。PWM1變成低位準，設定SRFF 233以關合開關235，使得電容237放電並再將節點239箝夾回VW+。PWM1變成低位準亦讓開關223斷開而移除電流源221，使得漣波電容226再次以gm．VDAC的速率放電，而VR1呈斜波形式回降。當VR1下降至VCOMP的電壓位準以下之時，比較器207之輸出使得SLOPERESET從低位準轉變成高位準而重置SRFF 243。開關245被斷開，故電容247被以I4=gm．VDAC之電流充電，使得節點249開始從VW-呈斜波形式上升。
其應注意，VR1以一個正比於節點249呈斜波形式上升的速率呈斜波形式下降。若電容247之電容值CS等於漣波電容226之電容值(CR1)，則二者以大致相同之速率彼此往相反的方向呈斜波形式變化。當節點249之電壓(呈斜波形式上升)超過電壓VR1(呈斜波形式下降)之時，比較器253確立其輸出於高位準以設定SRFF 255，此將PWM1拉回高位準而起始下一個周期。運作以此方式重複PWM的後續周期。
其應注意，當PWM1係高位準之時，漣波電壓VR1以一個正比於VIN-VOUT之速率呈斜波形式上升，而當PWM1係低位準之時， 則以一個正比於輸出電壓VOUT的速率呈斜波形式下降。當PWM1係高位準之時，Q1導通，使得跨輸出電感L1之電壓係VIN-VOUT。當PWM1係低位準之時，Q2導通，使得跨輸出電感L1之電壓係VOUT-GND，或者恰為VOUT。以此方式，其依據一合成漣波調節器組構調節器103，該合成漣波調節器根據輸入電壓與輸出電壓，透過輸出電感L1產生一個表示漣波電流之漣波電壓。其已知以一個正比於跨電感電壓之電流驅動一電容提供一個預定的合成漣波波形。換言之，一合成漣波調節器產生一輔助電壓波形(此例中，漣波電壓VR1)，其有效地透過一輸出電感複製出漣波電流之波形，並使用輔助電壓波形控制一遲滯比較器之切換而控制輸出電壓之調節。
如上所述，當VR1在PWM1係高位準而呈斜波形式上升之時，節點239上由電容237產生的斜波從VW+的電壓位準下降，且被用以終結PWM1上的脈衝。並且，當VR1在PWM1係低位準而呈斜波形式下降之時，節點249上由電容247產生的斜波從VW+的電壓位準下降，且被用以起始PWM1上的下一個脈衝。由於斜波電壓以一個相對於視窗電壓VW+與VW-其中一者的固定速率呈斜波形式變化，故介於VW+與VW-之間的整體視窗電壓可被用以調整PWM1之切換頻率。特別是，當整體視窗電壓VW+-VW-增加之時，切換頻率FSW減少，且當整體視窗電壓VW+-VW-減少之時，FSW增加。電阻控制數值RW因此可被用以控制第一相位電路200之FSW。
調節器103係一可變頻率開關，其中切換頻率FSW可以隨著暫態負載狀況而變化。然而，一頻率鎖定迴路(frequency locked loop；FLL)區塊267被納入，以藉由確立RW控制電阻213與215二者之電阻值，而控 制穩態切換頻率FSW。一頻率設定數值FSET被接收，其具有一個代表FSW之目標穩態頻率之數值。在一實施例之中，FSW之範圍可以介於2GHz(gigahertz；吉赫)與6GHz之間，但任何適當之頻率範圍均可以納入考慮。FLL區塊267接收PWM1及FSET並輸出RW(以一數位數值RW<0：7>之形式)以調整穩態FSW。此種形式之一實施例描述於標題為"Steady State Frequency Control Of Variable Frequency Switching Regulators(可變頻率切換式調節器之穩態頻率控制)"的美國專利No.7,755,341之中，提申於2010年7月13日，其整體藉由參照之方式納入本說明書之中。
圖6係依據一實施例實施之FLL區塊267之一簡化示意及方塊圖。PWM1被提供至一邊緣偵測器(edge detector)601之一輸入端，其檢測PWM1之上升(及/或下降)信號緣，並提供對應之脈衝於一脈衝信號P之上。該P信號被提供至一SPST開關603之控制輸入端，該SPST開關603具有一第一開關接頭耦接至一節點607以及一第二開關接頭耦接至GND。一電流源605耦接於VDD與節點607之間，並供應一固定電流IT至節點607。一個具有電容值"CT"之電容608耦接於節點607與GND之間。節點607被提供至一取樣保持(S&H)電路609之一輸入端，其同時亦接收PWM1並輸出一取樣保持信號VSAH。VSAH被提供至一頻率控制區塊611之一輸入端，接收FSET並提供數位電阻控制數值RW<0：7>。
運作之時，邊緣偵測器601以一個代表PWM1頻率之頻率在信號P上產生一連串脈衝。介於P的每一個脈衝之間的時間表示PWM1在一個逐周期基礎上之一實際時間長度。信號P上的每一個脈衝均暫時關合開關603以使電容608放電。開關603接著斷開而電流源605以一個選定 之速率對電容608充電，直到電容608被P上的下一個脈衝放電為止，使得一鋸齒波形ST產生於節點607之上。選定之充電速率取決於IT與CT之數值。鋸齒波形ST之頻率代表PWM1之頻率，而ST之斜波持續時間則代表PWM1的每一個周期之時間長度。該S&H電路609在PWM1處於一第一狀態時，諸如低位準，於其輸入端取樣ST信號，而後當PWM1轉換狀態，諸如從低位準變成高位準之時，保持其取樣數值做為VSAH信號。因此，若P在PWM1變成高位準之時送出脈衝，則當S&H電路609觸發以將VSAH保持於ST之峰值處時，ST係位於其峰值處。以此方式，VSAH周而復始地均係ST之峰值電壓。由於IT與CT之數值已知，故VSAH之電壓位準所反映之ST峰值電壓位準反映出PWM1之頻率及周期長度。
以此方式，邊緣偵測器601、開關603、電流源605、電容608以及S&H電路609共同構成一時序電路或頻率偵測器以供測定PWM1之周期長度及/或頻率，並提供VSAH做為一"周期長度電壓"，具有一電壓位準，代表PWM1逐周期基礎之周期長度。
VSAH與FSET分別被提供至一頻率控制區塊611之輸入端，頻率控制區塊611具有一提供RW<0：7>之輸出。FSET被用以提供一個代表目標穩態切換頻率之目標電壓位準。概括而言，頻率控制區塊611利用一比較器電路或類似方式比較FSET與VSAH，以產生一頻率誤差信號(電壓或者電流或者其他信號形式)，其被轉換成RW(顯示成RW<0：7>)。RW從而被用以依據FLL之運作將PWM1之頻率調整成FSET所代表之頻率水準。頻率控制區塊611之進一步細節於此略去。不過，前述專利7,755,341之中有例示利用FLL概念之穩態頻率控制之構想。以此方式，FLL區塊267產 生VSAH並進一步提供電阻控制數值RW以控制穩態運作頻率，其中VSAH具有一個代表PWM1之實際頻率(以及周期長度)之電壓位準。
其應注意，調節器103具有一可變頻率，其實際運作頻率可以因應一負載暫態增加(負載位準之相當快速之增加)而增加，或者可以因應一負載暫態減少(負載位準之相當快速之減少)而減少。實際頻率從而漂回藉由FLL區塊267所控制之穩態頻率。
回頭參見圖2，其使用一相位器電路269以根據相位1之時序設定其他相位電路之時序，其中"N"係二或更大的任何適當整數。二或更大的任何數目之相位均納入考慮。相位器電路269接收SLOPERESET及VSAH並提供N個高側觸發信號HSR<1：N>，以及對應的N個低側觸發信號LSR<1：N>。每一低側觸發信號均被用以起始位於一對應相位電路中之一低側斜波電壓。此低側斜波電壓被與對應相位電路內之一對應漣波電壓相比較，以決定何時起始該相位之一對應PWM信號(或者脈衝控制信號)。情況類似地，每一高側觸發信號均被用以起始位於一對應相位電路中之一高側斜波電壓。此高側斜波電壓被與對應相位電路內之一對應漣波控制電壓相比較，以決定何時結束該相位之對應PWM信號。
第一相位電路200之高側與低側觸發信號HSR<1>與LSR<1>係根據VCOMP與第一相位電路200中之對應漣波電壓VR1之比較。比較器207執行此比較以產生SLOPERESET信號之轉變。當VR1上升至VCOMP之時，SLOPERESET轉變成低位準而相位區塊269確立一觸發脈衝於HSR<1>之上以重置SRFF 233。此於節點239上起始高側斜波電壓，其從上方視窗電壓VW+呈斜波形式下降。當VR1上升而與節點239上的高側斜波 電壓相交之時，比較器252轉變以重置SRFF 255並重置PWM1成低位準，使得VR1開始呈斜波形式回降。
當VR1下降至VCOMP之時，比較器207轉變SLOPERESET成高位準而相位區塊269確立一觸發脈衝於LSR<1>之上以重置SRFF 243。此於節點249上起始低側斜波電壓，其從下方視窗電壓VW-呈斜波形式上升。當VR1下降至與節點249上的低側斜波電壓相交之時，比較器253轉變以設定SRFF 255並將PWM1設定回高位準，使得VR1再次開始呈斜波形式回升。運作以此方式重複。
其他相位電路之高側與低側觸發信號HSR<2：N>與LSR<2：N>係根據HSR<1>與LSR<1>之確立、PWM1之周期長度以及相位之數目N。如同本文中之進一步說明，相位器電路269因應HSR<1>起始一相位器斜波，且當相位器斜波根據PWM1之周期長度與相位之數目N抵達一相位器臨限值PTH之時，其發出脈衝HSR<2>以觸發第二相位之高側斜波。相位器電路269重複此程序以觸發任何後續相位之高側斜波。此外，相位器電路269因應LSR<1>起始一相位器斜波，且當相位器斜波根據PWM1之周期長度與相位之數目N抵達相位器臨限值PTH之時，其發出脈衝LSR<2>以觸發第二相位之低側斜波。相位器電路269重複此程序以觸發任何後續相位之低側斜波。
例如，HSR<2>與LSR<2>分別是第二相位2之高側與低側觸發信號，而HSR<3>與LSR<3>分別是第三相位3(如果有的話)之高側與低側觸發信號，依此類推。更多相位之每一後續HSR與LSR觸發脈衝之時序係根據第一相位之HSR<1>與LSR<1>觸發脈衝之時序以及介於相位之間的相 位延遲之重複套用(iteration)。相位延遲係PWM1之周期長度除以相位之數目，使得相位之時序藉由相位延遲彼此分隔。每一HSR觸發脈衝均被用以重置一對應相位電路中之一高側SRFF(對應於第一相位之高側SRFF 233)，且每一LSR觸發脈衝均被用以重置一對應相位電路中之一低側SRFF(對應於第一相位之低側SRFF 243)。
其應注意，HSR<1>與LSR<1>觸發信號可能不需要使用於第一相位1，因為SLOPERESET可被用以針對相位1執行相同之功能。舉例而言，SLOPERESET可以被提供至SRFF 243之重置輸入端，而非HSR<1>，且SLOPERESET可以被反相並被提供至SRFF 233之重置輸入端，而非LSR<1>。若未被使用，則相位器電路269可以被簡化成僅產生HSR<2：N>及LSR<2：N>觸發信號，而不產生或提供HSR<1>或LSR<1>。相位器電路269之運作被更完整說明於後。
圖3係依據一實施例之表示調節器103之每一額外相位電路300之一簡化示意及方塊圖。數字"N"表示相位之總數目，而一數值"X"係一個範圍從2到N表示第一相位1之外的每一額外相位之整數索引數值。因此，圖3之中使用數值"X"例示相位X，其是第一相位之外的額外相位2至N中的任一者。舉例而言，相位電路300產生一PWM信號PWMX，此意味PWM2表示第二相位、PWM3表示第三相位(如果有的話)、依此類推。相位電路300係以類似相位電路200之對應部分的方式實施。
相位電路300包含電流源321與325、一開關323以及一個具有電容值"CRX"之漣波電容326，其分別以類似相位電路200之電流源221與225、開關223與漣波電容226之方式耦接，而以一個類似在漣波節點227 上的漣波電壓VR1之方式，在一漣波節點327上產生一漣波電壓VRX。電流源321及325分別產生電流I1=gm．VIN及I2=gm．VDAC，類似先前所述之在漣波節點327上產生遞增及遞減斜波電壓之方式。電流源321及325、開關323和電容326共同構成一電壓產生器，用以在漣波節點327上針對相位X產生一漣波電壓VRX。VRX係一斜波控制信號，針對相位X，在PWMX活躍之時呈斜波形式上升，而在PWMX不活躍之時呈斜波形式下降。相位X之漣波節點327耦接至一SET比較器353之負輸入端，以類似SET比較器253的方式耦接及運作。漣波節點327另耦接至一RST比較器352之正輸入端，以類似RST比較器252的方式耦接及運作。
相位電路300包含SRFF 333、開關335、電容337、以及電流源341，其分別以類似相位電路200中之SRFF 233、開關235、電容237及電流源241之方式耦接，以形成一高側斜波產生器，此高側斜波產生器以一個類似在節點239上產生之高側斜波之方式，在一節點339上產生一高側斜波。電容337及開關335以類似方式耦接於節點211(產生電壓VW+)與節點339之間。節點339耦接至RST比較器352之負輸入端。電流源341以類似電流源241之方式產生電流I3=gm(VIN-VDAC)。SRFF 333具有一接收PWMX的反相設定輸入端以及一接收相位X之HSR<X>的重置輸入端。
相位電路300包含SRFF 343、開關345、電容347、以及電流源351，其分別以類似相位電路200中之SRFF 233、開關235、電容237及電流源251之方式耦接，以形成一低側斜波產生器，此低側斜波產生器以一個類似在節點249上產生之低側斜波之方式，在一節點349上產生一低側斜波。電容347及開關345以類似方式耦接於節點217(產生電壓VW-)與 節點349之間。節點349耦接至一SET比較器353之正輸入端，其以類似SET比較器253的方式耦接及運作。電流源351以類似電流源251之方式產生電流I4=gm．VDAC。SRFF 343具有一接收PWMX的設定輸入端以及一接收相位X之LSR<X>的重置輸入端。
RST比較器352之輸出端耦接至SRFF 355之重置輸入端，而SET比較器353之輸出端耦接至SRFF 355之設定輸入端。SRFF 344之Q輸出端針對相位X確立PWMX信號，其被顯示提供至一第一電子開關Q1X之閘極。該PWMX信號亦被顯示成反相(反相小圓圈)，且接著被提供至一第二電子開關Q2X之閘極。運作與針對相位1之說明大致相仿。Q1X及Q2X以類似方式耦接於輸入電壓VIN與GND之間，其中一中間相位節點357針對相位X耦接至一輸出電感LX之一端。LX的另一端透過連接261或類似方式耦接至節點259(VOUT)。
每一相位電路300之運作均類似針對相位1之說明，但時序係符合高側及低側觸發信號HSR<X>及LSR<X>對於相位X之要求，做為相位器電路269所提供之一對應的HSR<2：N>與LSR<2：N>觸發信號對。漣波電壓VRX、產生於節點339及349上之斜波信號、以及PWMX信號各自均類似對應的第一相位之漣波、斜波以及PWM1信號，但由相位器電路269控制而在時間上有所挪移。
圖4係依據一實施例實施成具有N相位(1、…、N)之調節器103之一AC電流平衡電路之一示意圖。每一漣波電壓均提供至一個N平衡電阻之陣列401中對應之一者，各自耦接至一個N電流平衡跨導放大器之陣列403中的每一者之正輸入端。每一跨導放大器403均在其負輸入端接收 一共用電壓位準VCOM。該N電流平衡跨導放大器403各自之輸出均產生一對應電流，施加至相位電路之N漣波電壓節點(產生漣波電壓VR1、…、VRN)中對應之一者。
圖5係一時序圖，例示依據一包含三(3)相位(N=3)之實施例之調節器103之運作。該時序圖描繪ST斜波疊加VSAH、相位器斜波臨限值PTH、相位器斜波、高側與低側斜波信號HSR<1>、LSR<1>、HSR<2>、LSR<2>、HSR<3>以及LSR<3>、各自疊加介於VW+及VW-之間的VCOMP之漣波電壓VR1、VR2、及VR3、以及三個相位電路之相對於時間之PWM1至PWM3信號。圖中ST斜波被顯示成一鋸齒波形，在PWM1確立時起始於一低位準(例如，GND)並以一特定速率呈斜波形式上升，而後當PWM1於下一周期被再次確立之時，重置回低位準。如前所述，ST斜波之峰值電壓位準在每一周期被取樣及保持，以提供VSAH電壓，其代表PWM1之周期長度。因此，VSAH係代表PWM1之每一周期之周期長度。如前所述，FLL區塊267之運作係用以維持PWM1之穩態切換頻率於一個由FSET表示之頻率。雖然PWM1之穩態頻率可以被鎖定至一預先決定頻率，但實際之頻率可以如前所述地因應負載暫態逐周期變化。
VCOMP被以簡化之格式例示，其中VR1至VR3各自均相對於時間描繪於水平方向。VW+與VW-亦以簡化之格式被分別顯示於VCOMP之電壓位準上方及下方一相對固定電壓處。然而，其應注意，VCOMP隨著負載狀況改變，並且在正常運作期間變動，使得VW+與VW-亦基本上在VCOMP上方及下方追隨其變動。此外，當FLL區塊267調整RW以調整切換頻率FSW之時，電壓差異VW+-VCOMP與VCOMP-VW-亦以相同 的量相應地調整，從而增加或減少VW+-VW-。然而，無論VCOMP及RW如何變化，VCOMP仍維持於VW+及VW-之中央。
在第一例示周期之中，當PWM1轉變成高位準之時，第一相位之VR1電壓如前所述地呈斜波形式上升。當VR1如顯示於501處抵達(或超過)VCOMP之時，SLOPERESET信號轉變成低位準，針對第一相位起始一第一高側斜波503於節點239，其自VW+呈斜波形式下降。此事件由相位器電路269例示，產生一第一高側觸發脈衝505於HSR<1>之上。
因應第一HSR<1>觸發脈衝505，相位器電路269起始一第一相位器斜波507。藉由設計，每一相位器斜波在每一周期均具有與ST斜波大致相同之斜率或者變化率。相位器電路269於內部產生一相位器斜波(PTH)臨限值PTH，其係由VSAH之電壓位準除以相位之數目N計算而得，或者PTH=VSAH/N。對於N=3，PTH=VSAH/30.33VSAH。因此，PTH臨限值代表PWM1信號之周期長度的1/N(例如，對於3個相位係1/3)，使得每一其他相位之時序均關聯到第一相位之時序。因此，PTH代表介於調節器103的相位之間的相位延遲。
當第一相位器斜波507如509處所示地抵達PTH臨限值之時，第一相位器斜波507被重置回低位準，且相位器電路269產生一第一觸發脈衝511於HSR<2>。如相位電路300所示，對於第二相位(X=2)，HSR<2>觸發脈衝511重置SRFF 333，針對相位2使開關335斷開。電流源341接著針對相位2之高側斜波使電容337放電。圖5顯示一第一高側斜波513，由第二相位之HSR<2>觸發脈衝511起始。
VR2在相位2之PWM2被確立於高位準之時增加，且高側 斜波513以大約同一速率呈斜波形式下降。當VR2上升而與高側斜波513相交之時，PWM2被確立於低位準，使得VR2逆轉並根據gm．VDAC以類似相位1的方式呈斜波形式下降。
其應理解，相位2之HSR<2>觸發脈衝511之時序並不像相位1之情形以相位2之漣波電壓VR2交越VCOMP為根據。如上所述，相位1之HSR<1>觸發脈衝505在VR1交越VCOMP之時被起始。但對於相位2，HSR<2>觸發脈衝511之時序反而與相位1之時序相關。特別是，HSR<2>觸發脈衝511在相位器斜波507如509處所示地抵達PTH臨限值之時發生，使得相位器斜波507因應相位1之HSR<1>觸發脈衝505而被起始。PTH臨限值直接由VSAH決定，其代表PWM1之切換周期長度。此外，相位器斜波507之斜率大致等於ST斜波之斜率。以此方式，相位2之HSR<2>觸發脈衝511在HSR<1>觸發脈衝505之後的PWM1之1/3個周期長度之後被起始。因此，相位2之事件之時序以及任何其他額外的相位均係以第一相位1之對應事件之時序為根據。
恰於第一相位器斜波507被重置回低位準之後，相位器電路269立即起始一第二相位器斜波515，其大致與第一相位器斜波507相同，且具有大致相同之時序。當第二相位器斜波515抵達PTH臨限值之時，相位器電路269將其重置回低位準，並於相位3之HSR<3>之上發出一第一觸發脈衝517。相位3(X=3)之相位電路300回應以起始一對應之第一高側斜波519。以一類似於先前所述之前二相位之方式，高側斜波519以與第三相位3之漣波電壓VR3呈斜波形式上升時大約相同之速率呈斜波形式下降。當VR3與高側斜波519相交之時，PWM3被確立成低位準，而VR3則開始以 斜波形式回降。
額外相位(例如，相位2及3)之低側脈衝之時序亦係以類似方式基於相位1之時序。如前所述，當VR1與第一相位1之高側斜波503相交之時，PWM1被確立成低位準而漣波電壓VR1呈斜波形式下降。當VR1下降至VCOMP之時，SLOPERESET被確立回到高位準，使得相位器電路269發出一第一低側觸發脈衝523於LSR<1>之上而重置SRFF 243。當SRFF 243被重置之時，一第一低側斜波521被起始。低側斜波521以與VR1下降的同一速率上升，且當其相交之時，PWM1被再次確立成高位準，以如前所述地起始下一個周期。
同時，當LSR<1>上的第一低側觸發脈衝523被發出之時，相位器電路269起始另一相位器斜波525。相位器斜波525大致類似相位器斜波507，類似之處在於其以大約與ST斜波相同之速率從GND上升到PTH臨限值。當相位器斜波525抵達PTH之時，相位器電路269發出第二相位的LSR<2>上之一第一觸發脈衝527。因應LSR<2>觸發脈衝527，相位2之SRFF 343被重置而使開關345斷開，以起始第二相位2之一對應低側斜波529。低側斜波529以與漣波電壓VR2下降時大約相同之速率上升，且當其相交之時，比較器353設定SRFF 355以將PWM2確立回高位準而起始相位2的下一個周期。PWM2轉變成高位準致使VR2再次開始呈斜波形式上升，且動作以此方式針對相位2重複。
同時，當相位器斜波525重置回低位準之時，相位器電路269立即起始另一相位器斜波531。當相位器斜波531抵達PTH臨限值之時，相位器電路269發出第三相位的LSR<3>上之一觸發脈衝533。因應LSR<3> 觸發脈衝533，相位3之SRFF 343被重置而使開關345斷開，以起始第三相位3之一對應低側斜波535。低側斜波535以與漣波電壓VR3下降時大約相同之速率上升，且當其相交之時，比較器353設定SRFF 355以將PWM3確立回高位準而起始相位3的下一個周期。PWM3轉變成高位準致使VR3再次開始呈斜波形式上升，且動作以此方式針對相位3重複。
圖7係依據一實施例實施之相位器電路269之一簡化示意及方塊圖。SLOPERESE信號被提供至一負邊緣偵測器701與一正邊緣偵測器703之各別輸入端。負邊緣偵測器701輸出HSR<1>而正邊緣偵測器703輸出LSR<1>。當邊緣條件出現於其輸入端之時，邊緣偵測器701與703各自輸出一脈衝。因此，當SLOPERESE從高位準轉變成低位準(負邊緣)之時，負邊緣偵測器701發出一觸發脈衝於HSR<1>之上，且當SLOPERESET從低位準轉變成高位準(正邊緣)之時，正邊緣偵測器703發出一觸發脈衝於LSR<1>之上。VSAH及N(相位之數目)被提供至一除以N(÷N)分壓器(voltage divider)715之一輸入端，其輸出相位器斜波臨限值PTH=VSAH/N。
HSR<1>被提供至一2輸入或閘705之一輸入端，或閘705之輸出提供至一SPST開關707之控制輸入端，而SPST開關707具有一第一開關接頭耦接至一節點711以及一第二開關接頭耦接至GND。一電流源709耦接於VDD與節點711之間，並供應固定電流IT至節點711。一個具有電容值"CT"之電容712耦接於節點711與GND之間。節點711為HSR觸發信號產生相位器斜波PRH，如同本文之進一步描述。節點711被提供至一比較器713之正輸入端，比較器713於其負輸入端接收PTH。比較器713之輸出產生一觸發重置信號TRH，其被回饋至或閘705之另一輸入端且被 進一步提供至一2位元二進位(或者數位)計數器717之輸入端。雖然計數器717被顯示成具有2位元以處理上達四個相位(例如，N<4)，但計數器717可以具有更多位元以供控制較大數目之相位。計數器717包含一接收HSR<1>之重置輸入端(RST)。
計數器717之2位元輸出分別被提供至一解碼器719之輸入端，解碼器719在其輸出端提供四個經過解碼之數位數值。舉例而言，因應計數器717之二進位00b輸出，輸出端"00"被確立成高位準，而因應計數器717之二進位01b輸出，輸出端"01"被確立成高位準，等等。"00"輸出未被使用。解碼器719之"01"、"10"及"11"輸出分別被提供至邊緣偵測器721、723及725。邊緣偵測器721、723及725各自因應其輸入端之一上升信號緣在其輸出端發出一脈衝。邊緣偵測器721、723及725分別提供觸發信號HSR<2>、HSR<3>以及HSR<4>。計數器717及解碼器719被顯示用以支援上達四個相位，但可以被修改成具有更多位元以支援任何數目之相位。
LSR部分以類似之方式組構，包含一或閘735、一開關737、一電流源739(電流"IT")、一電容742(具有電容值"CT")、一比較器743、一計數器747、一解碼器749、以及邊緣偵測器751、753及755，以與或閘705、開關707、電流源709、電容712、比較器713、計數器717、解碼器719、以及邊緣偵測器721、723及725類似的方式耦接及運作。LSR<1>被提供至或閘735之一輸入端，而或閘735於其另一輸入端接收一觸發重置信號TRL且其輸出端耦接至開關737之控制輸入端。電流源739提供電流至一節點741，其產生一脈衝斜波信號PRL給LSR部分。比較器743比較PTH與PRL並提供觸發重置信號TRL供予計數器747。計數器747具有一重置輸入端接 收LSR<1>，且其輸出端耦接至解碼器749之對應輸入端。解碼器749之"01"、"10"及"11"輸出分別耦接至邊緣偵測器751、753及755之輸入端，分別提供觸發信號LSR<2>、LSR<3>及LSR<4>。
在相位器電路269運作之時，分別利用邊緣偵測器701與703以SLOPERESET產生HSR<1>與LSR<1>觸發信號。VSAH之電壓位準除以適當之相位數目以針對每一相位提供相位器臨限值PTH給相位器斜波PRH與PRL。當HSR<1>被以脈衝形式發出之時，或閘705暫時關合開關707以使電容712放電並將相位器斜波PRH下拉至GND。比較器713將TRH下拉至低位準，而計數器717被重置成"00"。
當開關707再次斷開之時，電流源709以電流IT對電容712充電，使得PRH以選定之速率呈斜波形式上升。當PRH上升超過PTH之時，TRH被確立成高位準，以將計數器717遞增至"01"。TRH轉變成高位準同時亦致使或閘705將其輸出上拉至高位準，以關合開關707並使電容712放電而將PRH拉回低位準。比較器713因此將TRH拉回低位準，而開關707被再次斷開以起始下一個PRH斜波。以此方式，每當TRH轉變成高位準之時，其被重置回低位準，使得其脈衝變成高位準而針對每一額外相位起始每一個新的PRH斜波。
當計數器717遞增之時，其將其輸出"01"確立成高位準，使得邊緣偵測器721發出HSR<2>之脈衝而起始第二相位之高側斜波。若其有至少3個相位，則TRH的下一個脈衝再次使計數器717遞增至"10"，使得邊緣偵測器723發出相位3之HSR<3>脈衝。若其有4個相位，則TRH的下一個脈衝再次使計數器717遞增至"11"，使得邊緣偵測器725發出相位4之 HSR<4>脈衝，依此類推。在最末個相位被觸發之後，HSR<1>脈衝被發出以將計數器717重置回"00"，而運作以循環(round-robin)形式重複下去。
產生LSR觸發脈衝之電路被組構成以大致相同之方式運作，其中的LSR<1>、PRL、TRL、LSR<2>、LSR<3>及LSR<4>信號取代對應的信號HSR<1>、PRH、TRH、HSR<2>、HSR<3>及HSR<4>。
其應注意，HSR及LSR兩個部分均以類似FLL區塊267內的斜波產生器產生ST斜波之方式，利用電流IT及電容值CT產生相位器斜波信號。雖然電流及電容數值可以變動，但其需要斜波具有大約相同之變化率，使得每一相位器斜波在ST斜波對應至PTH係VSAH電壓之1/N時的1/N時間之後終結。以此方式，每一相位器斜波均具有ST斜波之1/N周期長度，且每一相位器斜波均代表調節器103之N個相位中每一者之一相位延遲。
摘要言之，第一相位1之穩態頻率係根據FSET數值由FLL區塊267控制。在例示的實施例之中，頻率之控制係藉由在VCOMP以上及以下調整一視窗電路(window circuit)中之視窗電阻，以調整開關臨限值，然亦可以使用替代之方法。第一相位產生一漣波控制電壓，其呈斜波形式上升或下降，取決於PWM1之狀態。當VR1交越VCOMP之時，對應的觸發信號起始相位器斜波，其被產生以控制開關時序臨限值以轉變PWM1。FLL區塊267進一步測定PWM1的實際周期長度，並發出代表其之VSAH至相位器電路269。
相位器電路269使用SLOPERESE及VSAH並提供高側及低側斜波脈衝以相對於相位1之時序及根據相位之數目(N)決定額外相位電路 之時序。相位器電路269使用VSAH及N建立一相位時序臨限值(例如，PTH)，並起始相位器斜波以決定額外相位電路之時序。相位器電路269所起始的每一組高側及低側相位器斜波因應對應的第一相位之高側及低側觸發信號而被起始，且每一相位器斜波均建立一延遲周期長度(根據測定之相位1之周期長度)，被用以起始每一額外相位電路之高側及低側斜波。每一相位器斜波均將一相位延遲建立成第一相位之測定周期長度之1/N，且每一後續相位之對應開關事件均在一對應數目之相位延遲之後發生。舉例而言，對於每一後續之相位，用以建立第二相位開關臨限值之高側及低側斜波在一第一相位延遲之後發生，而用以建立第三相位(如果有的話)開關臨限值之高側及低側斜波在一第二相位延遲之後發生，依此類推。以此方式，額外相位電路之相位結構係以第一相位1之對應信號之時序為基礎。
一種能夠注入鎖定一峰谷多相調節器之相位的方法，包含：比較一輸出電壓誤差信號與一斜波控制信號並提供一對應之斜率重置信號；利用斜率重置信號之轉變發出複數等間隔高側斜波信號與複數等間隔低側斜波信號；以及將該複數高側斜波信號中對應之一者與該複數低側斜波信號中對應之一者注入該複數相位中的每一者，其對應地發出複數等間隔脈衝控制信號以供多相位運作。此方法可以包含測定該複數相位的其中一者之切換頻率、比較測定頻率與一預先決定頻率水準以提供一頻率調整數值、以及利用該頻率調整數值控制該複數相位中的每一者之穩態切換頻率。
以上描述一種用於一峰谷多相調節器之注入鎖相電路。該注入鎖相電路包含一比較器電路、一相位器電路、複數高側斜波產生器以及 複數低側斜波產生器。該比較器電路比較一輸出電壓誤差信號與一斜波控制信號並提供一對應之斜率重置信號。該相位器電路感測該斜率重置信號之轉變以提供等間隔高側時序信號以及等間隔低側時序信號。每一高側斜波產生器均根據一對應高側時序信號將一高側斜波信號注入該複數相位中對應之一者。每一低側斜波產生器均根據一對應低側時序信號將一低側斜波信號注入該複數相位中對應之一者。該注入鎖相電路可以包含一頻率控制電路，其比較該複數相位的其中一者之一切換頻率與一預先決定頻率設定數值，並根據該預先決定頻率設定數值，調整每一相位之穩態切換頻率。
依據一實施例之一電子裝置包含一多相調節器、一比較器、一相位器電路以及多個高側及低側斜波產生器。該多相調節器包含多個遲滯PWM調變器，各自產生一對應之斜波控制信號以供轉變一對應之脈衝控制信號。該比較器比較一輸出電壓誤差信號與其中一斜波控制信號，並提供一對應之斜率重置信號。該相位器電路偵測該斜率重置信號之轉變以提供等間隔高側觸發信號以及等間隔低側觸發信號。每一高側斜波產生器均根據一對應高側觸發信號將一高側信號注入一對應之遲滯PWM調變器。每一低側斜波產生器均根據一對應低側觸發信號將一低側斜波信號注入一對應之遲滯PWM調變器。
參照前述之說明及所附圖式，本發明之效益、特徵、及優點已得到更佳之理解。本說明透過一特定應用及其需求之背景進行，旨在使得相關領域之一般熟習者能夠製造及運用本發明。然而，針對較佳實施例的各種修改對於相關領域之熟習者應顯而易見，且界定於本說明書中的基本原理可以套用於其他實施例。因此，本發明並未受限於本說明書中所顯 示及描述的特定實施例，而是應被賦予符合本文揭示之原理與新穎特徵的最寬廣範疇。
雖然本發明參照其特定較佳形式被相當詳細地描述，但其他形式及變異係有可能被設想出來的。熟習相關技術者應能領略，其能夠輕易地使用所揭示之概念及特定實施例做為基礎，設計或修改成其他結構，以在未脫離由以下申請專利範圍界定的本發明之精神和範疇下，提供本發明之相同目的。
501‧‧‧VR1抵達(或超過)VCOMP處
503‧‧‧高側斜波
505‧‧‧高側觸發脈衝
507‧‧‧相位器斜波
509‧‧‧相位器斜波507抵達臨限值處
511‧‧‧觸發脈衝
513‧‧‧高側斜波
515‧‧‧相位器斜波
517‧‧‧觸發脈衝
519‧‧‧高側斜波
521‧‧‧低側斜波
523‧‧‧低側觸發脈衝
525‧‧‧相位器斜波
527‧‧‧觸發脈衝
529‧‧‧低側斜波
531‧‧‧相位器斜波
533‧‧‧觸發脈衝
535‧‧‧低側斜波

Claims (18)

  1. 一種能夠注入鎖定峰谷多相調節器之相位的方法，該峰谷多相調節器具有複數相位，該方法包含：比較一輸出電壓誤差信號與一斜波控制信號並提供一對應之斜率重置信號；利用該斜率重置信號之轉變發出複數等間隔高側斜波信號與複數等間隔低側斜波信號；以及將該複數高側斜波信號中對應之一者與該複數低側斜波信號中對應之一者注入該複數相位中的每一者，其對應地發出複數等間隔脈衝控制信號以供多相位運作；測定該複數相位其中一者之切換頻率；比較測定之頻率與一預先決定頻率水準以提供一頻率調整數值；以及利用該頻率調整數值以控制該複數相位中的每一者之穩態切換頻率。
  2. 申請專利範圍第1項之方法，其中：前述之比較步驟包含：偵測當一第一脈衝控制信號活躍之時一第一相位之一第一斜波控制信號交越該輸出電壓誤差信號，並且提供一第一高側觸發信號；以及偵測當該第一脈衝控制信號不活躍之時該第一相位之該第一斜波控制信號交越該輸出電壓誤差信號，並且提供一第一低側觸發信號；以及另包含利用該第一斜波控制信號、該第一高側觸發信號以及該第一低側觸發信號，決定該第一相位之該第一脈衝控制信號之轉變之時序。
  3. 申請專利範圍第2項之方法，另包含：測定該第一脈衝控制信號之一周期長度，並根據測定之周期長度及一 相位數目決定一相位延遲；以及針對每一個額外相位：在提供該第一高側觸發信號之後以及該相位延遲的至少一次重複套用之後，提供一額外高側觸發信號；在提供該第一低側觸發信號之後以及該相位延遲的至少一次重複套用之後，提供一額外低側觸發信號；利用該額外高側觸發信號、該額外低側觸發信號以及一額外斜波控制信號，決定一額外脈衝控制信號之轉變之時序。
  4. 申請專利範圍第3項之方法，其中針對包含該第一相位之該複數相位中的每一者，該方法另包含：產生複數斜波控制信號中對應之一者，其在複數脈衝控制信號中對應之一者係活躍時，以一第一速率往一第一方向呈斜波形式變化，且其在該對應脈衝控制信號係不活躍之時，以一第二速率往一第二方向呈斜波形式變化；因應複數高側觸發信號中對應之一者，起始複數高側斜波中對應之一者，其中該對應高側斜波以該第一速率往該第二方向呈斜波形式變化；因應複數低側觸發信號中對應之一者，起始複數低側斜波中對應之一者，其中該對應低側斜波以該第二速率往該第一方向呈斜波形式變化；以及當該對應斜波控制信號與該對應高側斜波相交之時，使該對應脈衝控制信號從活躍轉變成不活躍，而當該對應斜波控制信號與該對應低側斜波相交之時，使該對應脈衝控制信號從不活躍轉變成活躍。
  5. 申請專利範圍第3項之方法，其中：前述之提供一額外高側觸發信號包含在提供該第一高側觸發信號之後以及該相位延遲的一次重複套用之後提供一第二高側觸發信號；前述之提供一額外低側觸發信號包含在提供該第一低側觸發信號之後以及該相位延遲的一次重複套用之後提供一第二低側觸發信號；以及其中上述之利用該額外高側觸發信號、該額外低側觸發信號以及一額外斜波控制信號決定一額外脈衝控制信號之轉變之時序包含：利用該第二高側觸發信號以及一第二斜波控制信號決定一第二脈衝控制信號從活躍到不活躍之轉變之時序；以及利用該第二低側觸發信號以及該第二斜波控制信號決定該第二脈衝控制信號從不活躍到活躍之轉變之時序。
  6. 申請專利範圍第3項之方法，其中：前述之測定該第一脈衝控制信號之一周期長度包含：因應該第一脈衝控制信號之一轉變起始一以一選定速率呈斜波形式變化的時序斜波電壓；以及在該第一脈衝控制信號之一周期之後，將該時序斜波電壓之一電壓決定為一周期長度電壓；並且其中上述之提供一相位延遲包含將該周期長度電壓除以該相位數目以提供一相位器臨限電壓。
  7. 申請專利範圍第6項之方法，其中：上述之提供一額外高側觸發信號包含：因應該第一高側觸發信號，起始一以該選定速率呈斜波形式變化之第 一高側相位器斜波電壓；以及當該第一高側相位器斜波電壓抵達該相位器臨限電壓之時，提供一第二相位之一第二高側觸發信號：並且其中上述之提供一額外低側觸發信號包含：因應該第一低側觸發信號，起始一以該選定速率呈斜波形式變化之第一低側相位器斜波電壓；以及當該第一低側相位器斜波電壓抵達該相位器臨限電壓之時，提供該第二相位之一第二低側觸發信號。
  8. 申請專利範圍第7項之方法，其中上述之利用該額外高側觸發信號、該額外低側觸發信號以及一額外斜波控制信號決定一額外脈衝控制信號之轉變之時序包含利用該第二高側觸發信號、該第二低側觸發信號以及一第二斜波控制信號以決定該第二相位之一第二脈衝控制信號之轉變之時序。
  9. 一種用於峰值多相調節器之注入鎖相電路，其中該多相調節器具有包含一第一相位與至少一額外相位之複數相位，該注入鎖相電路包含：一比較器電路，比較一輸出電壓誤差信號與一斜波控制信號並提供一對應之斜率重置信號；一相位器電路，感測該斜率重置信號之轉變以提供複數等間隔高側時序信號以及複數等間隔低側時序信號；複數高側斜波產生器，各自根據該複數高側時序信號中對應之一者，將該複數高側斜波信號的其中一者注入該複數相位中對應之一者；以及複數低側斜波產生器，各自根據該複數低側時序信號中對應之一者，將該複數低側斜波信號的其中一者注入該複數相位中對應之一者； 一頻率控制電路，其比較該複數相位的其中一者之一切換頻率與一預先決定頻率設定數值，並根據該預先決定頻率設定數值，調整該複數相位各自之穩態切換頻率。
  10. 申請專利範圍第9項之注入鎖相電路，其中：該比較器電路在該第一相位之一第一脈衝控制信號係活躍之時，偵測該第一相位之一第一斜波控制信號何時交越該輸出電壓誤差信號，以將該斜率重置信號轉變至一第一狀態，且在該第一脈衝控制信號係不活躍之時，偵測該第一斜波控制信號何時交越該誤差信號，以將該斜率重置信號轉變至一第二狀態；一頻率偵測器，提供一周期長度數值，代表該第一脈衝控制信號之一周期長度；且其中該相位器電路根據該周期長度數值以及調節器之一相位數目決定一相位器臨限值，其中該相位器電路根據該相位臨限值以及用以使一對應脈衝控制信號從活躍轉變成不活躍之該對應高側觸發信號，產生調節器之每一相位之一對應高側時序信號，且其中該相位器電路根據該相位臨限值以及用以使該應脈衝控制信號從不活躍轉變成活躍之該對應低側觸發信號，產生調節器之該每一相位之一對應低側時序信號。
  11. 申請專利範圍第10項之注入鎖相電路，其中：該相位器電路將該第一脈衝控制信號之一周期長度除以調節器之該相位數目以決定一相位延遲；其中該相位器電路在調節器每一額外相位之該第一高側時序信號之後的至少一相位延遲中的每一者的逾時之後，發出每一個該對應高側時序信 號；以及其中該相位器電路在調節器每一額外相位之該第一低側時序信號之後的至少一相位延遲的每一者的逾時之後，發出每一個該對應低側時序信號。
  12. 申請專利範圍第10項之注入鎖相電路，其中該相位器電路包含：一第一斜波電路，針對該第一高側時序信號之每一脈衝以及一第一觸發重置信號之每一脈衝，起始一高側相位器斜波；一第一比較器，比較該高側相位器斜波與該相位器臨限值並提供該第一觸發重置信號；一第一計數器，因應該第一觸發重置信號之每一脈衝而遞增一二進位輸出，並且因應該第一高側時序信號之每一脈衝而重置；一第一解碼器，具有一輸入，耦接至該第一計數器之該二進位輸出，且具有複數輸出；以及至少一第一邊緣偵測器，各自耦接至該第一解碼器之該複數輸出中對應之一者，以產生每一額外高側時序信號。
  13. 申請專利範圍第12項之注入鎖相電路，其中該相位器電路包含：一第二斜波電路，針對該第一低側時序信號之每一脈衝以及一第二觸發重置信號之每一脈衝，起始一低側相位器斜波；一第二比較器，比較該低側相位器斜波與該相位器臨限值並提供該第二觸發重置信號；一第二計數器，因應該第二觸發重置信號之每一脈衝而遞增一二進位輸出，並且因應該第一低側時序信號之每一脈衝而重置；一第二解碼器，具有一輸入，耦接至該第二計數器之該二進位輸出， 且具有複數輸出；以及至少一第二邊緣偵測器，各自耦接至該第二解碼器之該複數輸出中對應之一者，以產生每一額外低側時序信號。
  14. 一種電子裝置，包含：一多相調節器，包含複數遲滯PWM調變器，各自產生複數斜波控制信號中對應之一者以供轉變複數脈衝控制信號中對應之一者；一比較器，比較一輸出電壓誤差信號與該複數斜波控制信號的其中一者，並提供一對應之斜率重置信號；一相位器電路，偵測該斜率重置信號之轉變以提供複數等間隔高側觸發信號以及複數等間隔低側觸發信號；複數高側斜波產生器，各自根據該複數高側觸發信號中對應之一者，將該複數高側斜波信號的其中一者注入該複數遲滯PWM調變器中對應之一者；以及複數低側斜波產生器，各自根據該複數低側觸發信號中對應之一者，將該複數低側斜波信號的其中一者注入該複數遲滯PWM調變器中對應之一者；一處理器與記憶體，耦接至該峰谷多相調節器。
  15. 申請專利範圍第14項之電子裝置，另包含：一時序電路，提供一周期長度數值，代表一第一脈衝控制信號之一周期長度；且其中該相位器電路根據該周期長度數值以及該遲滯PWM調變器之一數目決定一相位器臨限值，其中該相位器電路根據該斜率重置信號之轉 變，針對一第一遲滯PWM調變器產生一第一高側觸發信號以及一第一低側觸發信號，根據該第一高側觸發信號及該相位器臨限值，針對每一額外遲滯PWM調變器產生一額外高側觸發信號，並且根據該第一低側觸發信號及該相位器臨限值，針對該至少一額外遲滯PWM調變器中的每一者產生一額外低側觸發信號。
  16. 申請專利範圍第15項之電子裝置，其中該時序電路產生該周期長度數值做為一周期長度電壓，該周期長度電壓具有一電壓位準，代表該第一脈衝控制信號之一周期長度，且其中該相位器電路包含一分壓器，將該周期長度電壓除以該遲滯PWM調變器之該數目以提供該相位器臨限值做為一相位延遲。
  17. 申請專利範圍第16項之電子裝置，其中該相位器電路在因應該第一高側觸發信號起始該相位延遲之後，產生一第二高側觸發信號予一第二相位電路，且其中該相位器電路在因應該第一低側觸發信號起始該相位延遲之後，產生一第二低側觸發信號予該第二相位電路。
  18. 申請專利範圍第16項之電子裝置，其中該相位器電路針對複數額外遲滯PWM調變器，在該第一高側觸發信號之後產生複數額外高側觸發信號，其中該複數額外高側觸發信號被該相位延遲在時間上分隔，且其中該相位器電路針對該複數額外遲滯PWM調變器，在該第一低側觸發信號之後產生複數額外低側觸發信號，其中該複數額外低側觸發信號被該相位延遲在時間上分隔。
TW102146798A 2013-09-03 2013-12-18 用於峰谷多相調節器之注入鎖相 TWI599181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361873171P 2013-09-03 2013-09-03
US14/099,537 US9401639B2 (en) 2013-09-03 2013-12-06 Injection locked phasing for a peak-valley multiphase regulator

Publications (2)

Publication Number Publication Date
TW201511476A TW201511476A (zh) 2015-03-16
TWI599181B true TWI599181B (zh) 2017-09-11

Family

ID=52584963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146798A TWI599181B (zh) 2013-09-03 2013-12-18 用於峰谷多相調節器之注入鎖相

Country Status (4)

Country Link
US (1) US9401639B2 (zh)
KR (1) KR102228186B1 (zh)
CN (1) CN104426329B (zh)
TW (1) TWI599181B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014092370A (ja) * 2012-10-31 2014-05-19 Agilent Technologies Inc 電圧電流特性発生器
CN103546033B (zh) 2013-10-29 2016-05-11 矽力杰半导体技术(杭州)有限公司 用于交错并联式开关电源的控制电路
KR102185283B1 (ko) * 2014-01-07 2020-12-01 삼성전자 주식회사 스위칭 레귤레이터
US9871446B2 (en) * 2015-06-01 2018-01-16 Intersil Americas LLC Current mode control regulator with load resistor emulation
US9898351B2 (en) * 2015-12-24 2018-02-20 Intel Corporation Method and apparatus for user-level thread synchronization with a monitor and MWAIT architecture
US10063144B2 (en) * 2016-10-26 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Multiphase buck converter and method for operating the same
US10594209B2 (en) * 2018-01-25 2020-03-17 Richtek Technology Corporation Switching power converter circuit and control circuit thereof
CN110806767B (zh) * 2018-08-06 2021-06-29 立锜科技股份有限公司 加热装置及其温度控制电路与温度控制方法
US10770963B2 (en) * 2018-10-30 2020-09-08 Texas Instruments Incorporated DC-DC converter having a switch on-time control loop with a switched-capacitor circuit for error-based adjustment
CN109283993B (zh) * 2018-11-30 2023-12-26 四川巧夺天工信息安全智能设备有限公司 一种电脑多系统硬盘的选择启动电路
CN112260814B (zh) * 2020-12-18 2021-03-30 杭州长川科技股份有限公司 高速串行通信的数据相位校正方法、电子装置和存储介质
CN112865500B (zh) * 2021-04-13 2022-03-29 成都稳海半导体有限公司 基于斜波复位的斜波注入电路及开关电源的误差补偿方法
CN114204821A (zh) * 2021-12-10 2022-03-18 杭州茂力半导体技术有限公司 开关变换器及其控制器和控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922044B2 (en) * 2002-09-06 2005-07-26 Intersil Americas Inc. Synchronization of multiphase synthetic ripple voltage regulator
US7327128B2 (en) * 2004-12-29 2008-02-05 Intel Corporation Switching power supply transient suppression
US8228049B2 (en) * 2008-07-14 2012-07-24 Intersil Americas LLC Advanced phase number control for multiphase converters
TW201008123A (en) * 2008-08-07 2010-02-16 Richtek Technology Corp PWM power converter with improved dynamic response and its control method thereof
CN102893522B (zh) * 2010-03-23 2016-03-09 华盛顿大学 倍频收发器
US8305053B2 (en) * 2010-08-18 2012-11-06 Texas Instruments Incorporated System and method for controlling a power switch in a power supply system
CN102447290A (zh) * 2011-12-31 2012-05-09 宁波道和工业设计有限公司 一种城市森林自助充电系统
TWI473400B (zh) * 2012-12-21 2015-02-11 Upi Semiconductor Corp 直流轉直流控制器及其控制方法

Also Published As

Publication number Publication date
KR20150026719A (ko) 2015-03-11
US20150067358A1 (en) 2015-03-05
CN104426329A (zh) 2015-03-18
US9401639B2 (en) 2016-07-26
CN104426329B (zh) 2018-04-27
TW201511476A (zh) 2015-03-16
KR102228186B1 (ko) 2021-03-15

Similar Documents

Publication Publication Date Title
TWI599181B (zh) 用於峰谷多相調節器之注入鎖相
US10447160B2 (en) Pulse width control for switching mode power converters
US7453250B2 (en) PWM controller with dual-edge modulation using dual ramps
TWI489777B (zh) 開關調節器、其控制電路及其控制方法
US8022680B2 (en) Switching DC-DC converter with adaptive-minimum-on-time control and method of adaptively controlling minimum-on-time of a switching DC-DC converter
US10554127B2 (en) Control circuit and control method for multi-output DC-DC converter
US9525342B2 (en) Power converter with pseudo-constant-on-time control and the control circuit and method thereof
US20020125869A1 (en) Self-clocking multiphase power supply controller
TWI689164B (zh) 多相變換器及其控制電路和控制方法
US10148177B2 (en) Multiphase converter with phase interleaving
WO2011010144A2 (en) Improvements relating to dc-dc converters
US10116155B2 (en) Battery charging circuit with high capacity, control circuit and associated control method
TWI473400B (zh) 直流轉直流控制器及其控制方法
US20170133919A1 (en) Dual-phase dc-dc converter with phase lock-up and the method thereof
US11705811B2 (en) Buck-boost converter and hybrid control method
US20150115914A1 (en) Control circuit, switching converter and associated method
US9331571B2 (en) Power converter with automatic on-time extension function and operating method thereof
Kang et al. A 10MHz time-domain-controlled current-mode buck converter with 8.5% to 93% switching duty cycle
TWI362817B (en) Dc/dc converters and related methods
JP5353406B2 (ja) スイッチング電源装置
US9041366B2 (en) Delay compensation circuit
Chen An active current-sensing constant-frequency HCC buck converter using phase-frequency-locked techniques
TWI513153B (zh) 直流轉直流控制器及其控制方法
TWI412220B (zh) 用於恆定導通時間變換電路的控制電路及其方法