CN104425362A - 互连结构及其形成方法 - Google Patents

互连结构及其形成方法 Download PDF

Info

Publication number
CN104425362A
CN104425362A CN201310401313.3A CN201310401313A CN104425362A CN 104425362 A CN104425362 A CN 104425362A CN 201310401313 A CN201310401313 A CN 201310401313A CN 104425362 A CN104425362 A CN 104425362A
Authority
CN
China
Prior art keywords
layer
diffusion impervious
impervious layer
connector
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310401313.3A
Other languages
English (en)
Other versions
CN104425362B (zh
Inventor
沈哲敏
李广宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310401313.3A priority Critical patent/CN104425362B/zh
Publication of CN104425362A publication Critical patent/CN104425362A/zh
Application granted granted Critical
Publication of CN104425362B publication Critical patent/CN104425362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics

Abstract

一种互连结构及其形成方法，其中互连结构包括：基底，所述基底中形成有通孔；所述通孔内形成有Cu插塞，所述Cu插塞在所述通孔开口边缘形成了凹陷；第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷，所述第二扩散阻挡层覆盖所述基底、Cu插塞和第一扩散阻挡层；位于所述第二扩散阻挡层上的互连线。本发明提供的互连结构可以防止Cu插塞中的Cu扩散进入互连线中。

Description

互连结构及其形成方法
技术领域
本发明涉及半导体领域，特别设计到一种互连结构及其形成方法。
背景技术
随着集成电路的集成度的不断提高，单位芯片区上的半导体元件数量不断增加。使用立体（3D）集成电路及芯片堆叠（stacked chips）已成为趋势。立体集成电路中普遍应用到硅穿通孔（Through Silicon Via），以连接芯片正面和背面的集成电路，此外，硅穿通孔也用于提供较短的接地路径以连接集成电路的接地端至芯片的背面。
硅穿通孔一般具有较大的深宽比，因此填充性能好，且电导率高的Cu成了填充硅穿通孔的优选材料，以形成Cu插塞。
但实践发现，现有技术中形成的Cu插塞及其上形成的互连线容易导致可靠性问题。
发明内容
本发明解决的问题是现有技术中，Cu插塞及其上形成的互连线容易导致可靠性问题。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：
提供基底；
在所述基底中形成通孔；
在所述通孔内形成Cu插塞，所述Cu插塞在所述通孔开口边缘形成了凹陷；
形成Cu插塞后，形成第一扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷；
在所述基底、Cu插塞和第一扩散阻挡层上表面形成第二扩散阻挡层；
在所述第二扩散阻挡层上形成互连线；或者，
形成Cu插塞后，在所述基底和Cu插塞上形成第二扩散阻挡层，所述第二扩散阻挡层暴露出所述凹陷；
形成第一扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷；
在所述第一扩散阻挡层和第二扩散阻挡层上形成互连线。
可选的，形成Cu插塞的方法包括：
使用电镀法在所述通孔内和所述基底上表面形成Cu层；
使用化学机械研磨去除高出所述基底上表面的Cu层，在所述通孔内形成Cu插塞。
可选的，所述第一扩散阻挡层为树脂层。
可选的，所述第一扩散阻挡层为BCB树脂层。
可选的，所述第二扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
可选的，所述第二扩散阻挡层的厚度为
可选的，在所述通孔内形成Cu插塞前，在所述通孔侧壁和底部形成第三扩散阻挡层，所述Cu插塞形成在所述第三扩散阻挡层上。
可选的，在第三扩散阻挡层上形成所述Cu插塞前，在所述第三扩散阻挡层上形成SiO2层，所述Cu插塞形成在所述SiO2层上。
可选的，所述第三扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
可选的，所述互连线为Al互连线或W互连线。
可选的，所述基底为硅基底，所述通孔为硅穿通孔。
本发明还提供一种互连结构，包括：
基底，所述基底中形成有通孔；
所述通孔内形成有Cu插塞，所述Cu插塞在所述通孔开口边缘形成了凹陷；
第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷，所述第二扩散阻挡层覆盖所述基底、Cu插塞和第一扩散阻挡层；
位于所述第二扩散阻挡层上的互连线；或者，
第一扩散阻挡层和第二扩散阻挡层，所述第二扩散阻挡层位于所述基底和Cu插塞上表面，所述第二扩散阻挡层暴露出所述凹陷，所述第一扩散阻挡层覆盖所述凹陷；
位于所述第一扩散阻挡层和第二扩散阻挡层上的互连线。
可选的，所述第一扩散阻挡层为树脂层。
可选的，所述第一扩散阻挡层为BCB树脂层。
可选的，所述第二扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
可选的，所述第二扩散阻挡层的厚度为
可选的，所述通孔与所述Cu插塞之间还包括：位于所通孔侧壁和底部的第三扩散阻挡层。
可选的，第三扩散阻挡层与所述Cu插塞之间还包括SiO2层。
可选的，所述第三扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
可选的，所述互连线为Al互连线或W互连线。
可选的，所述基底为硅基底，所述通孔为硅穿通孔。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案中形成第一扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷，防止了互连线与所述Cu插塞直接接触，进而防止了所述Cu插塞中的Cu扩散进入互连线中，提高了互连结构的可靠性。
附图说明
图1至图5是现有技术中形成互连结构方法各制作阶段的剖面结构示意图；
图6至图14是本发明第一实施例中形成互连结构方法各制作阶段的剖面结构示意图；
图15至图17是本发明第二实施例中形成互连结构方法各制作阶段的剖面结构示意图。
具体实施方式
现有技术中形成的Cu插塞及其上形成的互连线容易导致可靠性问题的原因为：
现有技术中，形成包含Cu插塞的互连结构的方法包括：
参考图1，在基底1内形成硅穿通孔2。
参考图2，在所述硅穿通孔2的侧壁和底部形成扩散阻挡层3和SiO2层4。
其中，所述扩散阻挡层3用于防止后续在所述硅穿通孔2内形成的Cu插塞中的Cu扩散进入基底1。所述扩散阻挡层3包括位于底部的TaN层和位于所述TaN层上的Ta层。
所述SiO2层4也可以一定程度上起到防止后续形成的Cu插塞中的Cu扩散进入基底1的作用，而且由于SiO2层4的表面比较光滑，还能改善所述硅穿通孔2的表面形貌。
参考图3，在所述SiO2层4表面形成Cu种子层（未示出），然后在所述硅穿通孔2内电镀形成Cu插塞5。
由于电镀工艺本身的限制，Cu插塞5容易在所述硅穿通孔2开口的边缘处形成凹陷6。
参考图4，在所述基底1和所述Cu插塞5上形成扩散阻挡层7。
所述扩散阻挡层7的材料为Ta，防止所述Cu插塞5中的Cu扩散进入后续形成的Al互连线。一般所述扩散阻挡层7的厚度为
由于凹陷6的开口尺寸非常小，扩散阻挡层7难以进入凹陷6内，而且所述扩散阻挡层7的厚度非常薄，扩散阻挡层7容易在凹陷6处断开，即所述凹陷6处容易由于未形成扩散阻挡层7而暴露。
参考图5，在所述扩散阻挡层7上形成Al层8，所述Al层8用作互连线。
由于凹陷6处未形成扩散阻挡层7而暴露，所以所述Cu插塞5中的Cu容易通过所述凹陷6扩散至所述Al层8中，导致Cu插塞5及其上形成的互连线的可靠性问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
本实施例提供一种互连结构的形成方法，包括：
参考图6，提供基底110。
在具体实施例中，所述基底110为硅基底、锗硅基底或锗基底。在本实施例中，所述基底110为硅基底，后续在所述基底110中形成硅穿通孔。
在其他实施例中，所述基底110上还形成有介质层，后续形成的硅穿通孔穿过所述介质层。
参考图7，在所述基底110中形成通孔120。
在本实施例中，所述通孔120为硅穿通孔。
由于所述通孔120形成在硅基底中，所述形成通孔120方法可以包括：
在所述基底110上表面形成图形化的光刻胶，所述图形化的光刻胶定义通孔的位置；
以所述图形化的光刻胶为掩膜，刻蚀部分所述基底110，在所述基底110中形成通孔120，然后去除所述图形化的光刻胶。
刻蚀部分所述基底110的方法可以为等离子体刻蚀，如使用CCl4等离子体刻蚀所述基底110。
在具体实施例中，所述通孔120的直径为10-15μm，所述通孔120的深度为10-20μm。
参考图8，在所述通孔120的侧壁和底部形成第三扩散阻挡层103。
形成所述第三扩散阻挡层103的方法可以为物理气相沉积、化学气相沉积或原子层沉积。
所述第三扩散阻挡层103用于防止后续在所述通孔120内形成的Cu插塞中的Cu扩散进入基底110内。在具体实施例中，所述第三扩散阻挡层103为Ta层、Ti层、TiN层和TaN层中的一层或几层。在本实施例中，所述第三扩散阻挡层103包括位于底部的TaN层和位于所述TaN层上的Ta层。
参考图9，在所述第三扩散阻挡层103上形成SiO2层130。
形成所述SiO2层130的方法可以为物理气相沉积、化学气相沉积或原子层沉积。
所述SiO2层130也可以一定程度上起到防止后续形成的Cu插塞中的Cu扩散进入基底110的作用，而且由于SiO2层130的表面比较光滑，还能改善所述通孔120的表面形貌。
在其他实施例中，还在所述SiO2层130上形成Cu种子层。
参考图10，使用电镀法在所述通孔120和所述基底110上表面形成Cu层140，所述Cu层140在所述通孔120开口边缘的对应位置上形成了凹陷150。
由于所述通孔120的尺寸较大，使用化学气相沉积、原子层沉积或物理气相沉积难以在所述通孔120内形成Cu插塞。所以，一般采用电镀法。
形成凹陷150的主要原因是在电镀过程中，所述通孔120开口边缘位置上的电场分布比较特殊，不像平面上的电场分布是均匀分布的，即在所述通孔开口边缘位置上的电场会有强弱之分。在电场强度强的位置处电镀形成的Cu层较厚，在电场强度弱的地方形成的Cu层较薄。因此，在所述通孔开口边缘位置上形成后厚度不均匀的Cu层，对应的，所述Cu层140在所述通孔开口边缘的对应位置上形成了凹陷150。
在具体实施例中，为了给Cu层140的上表面一定的调整空间，电镀时会镀到Cu层140的上表面超过基底110上表面4-5μm才结束，即H为4-5μm。
参考图11，使用化学机械研磨去除高出所述基底110上表面的Cu层140，在所述通孔内形成Cu插塞160。
化学机械研磨后，在所述通孔120开口边缘依然存在凹陷150，主要原因在于：
首先，化学机械研磨过程中，使用的研磨垫比较软，在研磨过程中，不仅对高出凹陷150的Cu层进行物理研磨，同时也会对所述凹陷150也进行物理研磨，所以所述凹陷150始终存在于Cu层中。
其次，化学机械研磨不仅仅只是物理研磨过程，还存在化学反应。凡是与化学反应试剂接触的Cu层都会发生反应，由于Cu层上表面都会与化学反应试剂接触而进行反应，因此，凹陷150难以得到消除。
参考图12，形成第一扩散阻挡层101，所述第一扩散阻挡层101覆盖所述凹陷。
在具体实施例中，形成第一扩散阻挡层101的方法包括：
在所述基底110、Cu插塞160、第三扩散阻挡层103和SiO2层130上形成第一扩散阻挡材料层；
在所述第一扩散阻挡材料层上形成图形化的光刻胶，所述图形化的光刻胶定义第一扩散阻挡层的位置；
以所述图形化的光刻胶为掩膜，刻蚀所述第一扩散阻挡材料层，得到第一扩散阻挡层101，然后去除所述图形化的光刻胶。
由于所述第一扩散阻挡层101未覆盖Cu插塞160的整个上表面，不会严重影响Cu插塞160与后续形成的互连线之间的连接，因此第一扩散阻挡层101的厚度可以较厚，以覆盖所述凹陷。
在具体实施例中，所述第一扩散阻挡层101为树脂层。
在具体实施例中，形成所述树脂层的方法为化学气相沉积，化学气相沉积可以得到台阶覆盖性强的树脂层，有利于使所述凹陷得到完全覆盖。
在本实施例中，为了提高最终得到的互连结构的性能，所述树脂层应满足以下条件：
化学气相沉积形成所述树脂层的温度低于500℃，以免对基底110上已形成的半导体器件造成影响；
所述树脂层为塑性材料，以利用所述树脂层的塑性变形来释放Cu插塞160的内部应力；
所述树脂层与Cu插塞160和后续形成的互连线都具有较好的粘附性。
在本实施例中，所述树脂层为BCB树脂层，BCB树脂是由BCB（Benzocyclobutene，苯并环丁烯）形成的一种新型的活性树脂，BCB的分子式为C8H8，分子结构图为
所述BCB树脂层的形成方法包括：
往反应腔内通入BCB；
反应腔内的BCB在400℃左右发生聚合反应，生成BCB树脂，所述BCB树脂沉积在所述基底110、Cu插塞160、第三扩散阻挡层103和SiO2层130上，然后图形化所述BCB树脂形成BCB树脂层。
BCB树脂层具有以下优点：
1.BCB树脂层对导体的腐蚀和迁移等问题可忽略，因此可用作防止Cu扩散的良好阻挡材料，以提高器件的可靠性。
2.BCB树脂层还具有非常好的粘附性，可以与Cu插塞160和后续形成的互连线形成良好的界面接触。
3.在加工特性上，BCB树脂层容易均匀成膜，形成平整度高和无缺陷的BCB树脂层。
4.BCB树脂层具有较高的塑性变形能力，本实施例中可以利用BCB树脂层塑性变形能力强的特性来释放Cu插塞160的内部应力，以改善Cu插塞160分层的问题。
参考图13，在所述基底110、Cu插塞160和第一扩散阻挡层101上表面形成第二扩散阻挡层102。
在具体实施例中，形成所述第二扩散阻挡层102的方法为化学气相沉积、物理气相沉积或原子层沉积。所述第二扩散阻挡层102的厚度为
在具体实施例中，所述第二扩散阻挡层102为Ta层、Ti层、TiN层和TaN层中的一层或几层。
参考图14，在所述第二扩散阻挡层102上形成互连线170。
在具体实施例中，形成所述互连线170的方法为化学气相沉积、物理气相沉积或原子层沉积。
所述互连线170可以为Al互连线或W互连线。
第二实施例
本实施例与第一实施例的区别在于：
先形成第二扩散阻挡层，然后再形成第一扩散阻挡层。
参考图11，在所述通孔内形成Cu插塞160，所述Cu插塞160在通孔开口边缘存在凹陷150。
本步骤可以参考第一实施例的相关步骤。
参考图15，在所述基底110、Cu插塞160、第三扩散阻挡层103和SiO2层130上形成第二扩散阻挡层102，所述第二扩散阻挡层102暴露出所述凹陷150。
在具体实施例中，形成所述第二扩散阻挡层102的方法为化学气相沉积、物理气相沉积或原子层沉积。
由于一般凹陷150开口处的最大宽度也才几千埃米，小的凹陷150开口处的宽度可能不到一千埃米。形成的第二扩散阻挡层102难以进入凹陷150内，而且所述第二扩散阻挡层102的厚度非常薄，导致第二扩散阻挡层102在凹陷150上断裂，即第二扩散阻挡层102不能覆盖所述凹陷150。
如果在所述第二扩散阻挡层102上直接形成互连线，所述Cu插塞160中的Cu会通过凹陷150扩散进入所述互连线内，引起可靠性问题。
参考图16，形成第一扩散阻挡层101，所述第一扩散阻挡层101覆盖所述凹陷105。
形成第一扩散阻挡层101的方法，及第一扩散阻挡层101的材料可以参考第一实施例。
参考图17，在所述第一扩散阻挡层101和第二扩散阻挡层102上形成互连线170。
形成互连线170的方法及其材料可以参考第一实施例。
本实施例中，基底、通孔、第三扩散阻挡层、SiO2层和Cu插塞的形成方法和材料信息可以参考第一实施例。
第三实施例
参考图14，本实施例提供一种互连结构，包括：
基底110，所述基底110中形成有通孔；
所述通孔内形成有Cu插塞160，所述Cu插塞160在所述通孔开口边缘形成了凹陷；
第一扩散阻挡层101和第二扩散阻挡层102，所述第一扩散阻挡层101覆盖所述凹陷，所述第二扩散阻挡层102覆盖所述基底110、Cu插塞160和第一扩散阻挡层101；
位于所述第二扩散阻挡层102上的互连线170。
在具体实施例中，所述第一扩散阻挡层101为BCB树脂层，所述第二扩散阻挡层102为Ta层、Ti层、TiN层和TaN层中的一层或几层，且所述第二扩散阻挡层102的厚度为
在具体实施例中，所述通孔与所述Cu插塞160之间还包括第三扩散阻挡层103。第三扩散阻挡层103与所述Cu插塞160之间还包括SiO2层130。
在具体实施例中，所述第三扩散阻挡层103为Ta层、Ti层、TiN层和TaN层中的一层或几层。在本实施例中，所述第三扩散阻挡层103包括位于底层的TaN层和位于TaN层上的Ta层。
在具体实施例中，所述互连线170为Al互连线或W互连线。
在具体实施例中，所述基底110为硅基底，所述通孔为硅穿通孔。
第四实施例
参考图17，本实施例提供一种互连结构，包括：
基底110，所述基底110中形成有通孔；
所述通孔内形成有Cu插塞160，所述Cu插塞160在所述通孔开口边缘形成了凹陷；
第一扩散阻挡层101和第二扩散阻挡层102，所述第二扩散阻挡层102位于所述基底110和Cu插塞160上表面，所述第二扩散阻挡层102暴露出所述凹陷，所述第一扩散阻挡层101覆盖所述凹陷；
位于所述第一扩散阻挡层101和第二扩散阻挡层102上形成互连线170。
本实施例中第一扩散阻挡层101、第二扩散阻挡层102、第三扩散阻挡层103、互连线170和基底110的材料及结构信息可以参考第三实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种互连结构的形成方法，其特征在于，包括：
提供基底；
在所述基底中形成通孔；
在所述通孔内形成Cu插塞，所述Cu插塞在所述通孔开口边缘形成了凹陷；
形成Cu插塞后，形成第一扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷；
在所述基底、Cu插塞和第一扩散阻挡层上表面形成第二扩散阻挡层；
在所述第二扩散阻挡层上形成互连线；或者，
形成Cu插塞后，在所述基底和Cu插塞上形成第二扩散阻挡层，所述第二扩散阻挡层暴露出所述凹陷；
形成第一扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷；
在所述第一扩散阻挡层和第二扩散阻挡层上形成互连线。
2.如权利要求1所述的互连结构的形成方法，其特征在于，形成Cu插塞的方法包括：
使用电镀法在所述通孔内和所述基底上表面形成Cu层；
使用化学机械研磨去除高出所述基底上表面的Cu层，在所述通孔内形成Cu插塞。
3.如权利要求1所述的互连结构的形成方法，其特征在于，所述第一扩散阻挡层为树脂层。
4.如权利要求3所述的互连结构的形成方法，其特征在于，所述第一扩散阻挡层为BCB树脂层。
5.如权利要求1所述的互连结构的形成方法，其特征在于，所述第二扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
6.如权利要求5所述的互连结构的形成方法，其特征在于，所述第二扩散阻挡层的厚度为
7.如权利要求1所述的互连结构的形成方法，其特征在于，在所述通孔内形成Cu插塞前，在所述通孔侧壁和底部形成第三扩散阻挡层，所述Cu插塞形成在所述第三扩散阻挡层上。
8.如权利要求7所述的互连结构的形成方法，其特征在于，在第三扩散阻挡层上形成所述Cu插塞前，在所述第三扩散阻挡层上形成SiO2层，所述Cu插塞形成在所述SiO2层上。
9.如权利要求7所述的互连结构的形成方法，其特征在于，所述第三扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
10.如权利要求1所述的互连结构的形成方法，其特征在于，所述互连线为Al互连线或W互连线。
11.如权利要求1所述的互连结构的形成方法，其特征在于，所述基底为硅基底，所述通孔为硅穿通孔。
12.一种互连结构，其特征在于，包括：
基底，所述基底中形成有通孔；
所述通孔内形成有Cu插塞，所述Cu插塞在所述通孔开口边缘形成了凹陷；
第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层覆盖所述凹陷，所述第二扩散阻挡层覆盖所述基底、Cu插塞和第一扩散阻挡层；
位于所述第二扩散阻挡层上的互连线；或者，
第一扩散阻挡层和第二扩散阻挡层，所述第二扩散阻挡层位于所述基底和Cu插塞上表面，所述第二扩散阻挡层暴露出所述凹陷，所述第一扩散阻挡层覆盖所述凹陷；
位于所述第一扩散阻挡层和第二扩散阻挡层上的互连线。
13.如权利要求12所述的互连结构，其特征在于，所述第一扩散阻挡层为树脂层。
14.如权利要求13所述的互连结构，其特征在于，所述第一扩散阻挡层为BCB树脂层。
15.如权利要求12所述的互连结构，其特征在于，所述第二扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
16.如权利要求15所述的互连结构，其特征在于，所述第二扩散阻挡层的厚度为
17.如权利要求12所述的互连结构，其特征在于，所述通孔与所述Cu插塞之间还包括：位于所通孔侧壁和底部的第三扩散阻挡层。
18.如权利要求17所述的互连结构，其特征在于，第三扩散阻挡层与所述Cu插塞之间还包括SiO2层。
19.如权利要求17所述的互连结构，其特征在于，所述第三扩散阻挡层为Ta层、Ti层、TiN层和TaN层中的一层或几层。
20.如权利要求12所述的互连结构，其特征在于，所述互连线为Al互连线或W互连线。
21.如权利要求12所述的互连结构，其特征在于，所述基底为硅基底，所述通孔为硅穿通孔。
CN201310401313.3A 2013-09-05 2013-09-05 互连结构及其形成方法 Active CN104425362B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310401313.3A CN104425362B (zh) 2013-09-05 2013-09-05 互连结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310401313.3A CN104425362B (zh) 2013-09-05 2013-09-05 互连结构及其形成方法

Publications (2)

Publication Number Publication Date
CN104425362A true CN104425362A (zh) 2015-03-18
CN104425362B CN104425362B (zh) 2018-07-10

Family

ID=52974004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310401313.3A Active CN104425362B (zh) 2013-09-05 2013-09-05 互连结构及其形成方法

Country Status (1)

Country Link
CN (1) CN104425362B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2555269B (en) * 2015-06-30 2020-10-07 Tessera Inc Structure and fabrication method for electromigration immortal nanoscale interconnects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
US20020145200A1 (en) * 2001-04-05 2002-10-10 International Business Machines Corporation Spin-on cap layer, and semiconductor device containing same
CN1417851A (zh) * 2002-11-25 2003-05-14 中芯国际集成电路制造(上海)有限公司 消除双层嵌入结构的铜侵蚀的方法
TW200703557A (en) * 2005-07-07 2007-01-16 Taiwan Semiconductor Mfg Co Ltd Interconnect with improved reliability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145200A1 (en) * 2001-04-05 2002-10-10 International Business Machines Corporation Spin-on cap layer, and semiconductor device containing same
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
CN1417851A (zh) * 2002-11-25 2003-05-14 中芯国际集成电路制造(上海)有限公司 消除双层嵌入结构的铜侵蚀的方法
TW200703557A (en) * 2005-07-07 2007-01-16 Taiwan Semiconductor Mfg Co Ltd Interconnect with improved reliability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2555269B (en) * 2015-06-30 2020-10-07 Tessera Inc Structure and fabrication method for electromigration immortal nanoscale interconnects

Also Published As

Publication number Publication date
CN104425362B (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
KR101137624B1 (ko) 비아 구조 및 그것을 형성하는 비아에칭 방법
US10515892B2 (en) TSV interconnect structure and manufacturing method thereof
US9449906B2 (en) Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs
US7884016B2 (en) Liner materials and related processes for 3-D integration
US10062656B2 (en) Composite bond structure in stacked semiconductor structure
US10886169B2 (en) Airgap formation in BEOL interconnect structure using sidewall image transfer
EP2826066B1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US20110260297A1 (en) Through-substrate via and fabrication method thereof
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
US9761528B2 (en) Interconnection structure
US9613864B2 (en) Low capacitance interconnect structures and associated systems and methods
US20100072579A1 (en) Through Substrate Conductors
TW201340282A (zh) 矽通孔結構及其製造方法
US9978666B2 (en) Method for fabrication semiconductor device with through-substrate via
KR20110139550A (ko) 반도체 소자의 형성방법
US9818622B2 (en) Uniform back side exposure of through-silicon vias
US8587131B1 (en) Through-silicon via and fabrication method thereof
CN107305840B (zh) 一种半导体器件及其制造方法和电子装置
CN103560124A (zh) 一种穿硅通孔（tsv）结构及其制造方法
US11127711B2 (en) Semiconductor device
KR20160010081A (ko) 반도체 장치 및 그 제조 방법
CN104425362A (zh) 互连结构及其形成方法
US9437550B2 (en) TSV without zero alignment marks
CN109427649B (zh) 半导体结构及其形成方法
US10192808B1 (en) Semiconductor structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant