CN104425270B - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN104425270B
CN104425270B CN201310380205.2A CN201310380205A CN104425270B CN 104425270 B CN104425270 B CN 104425270B CN 201310380205 A CN201310380205 A CN 201310380205A CN 104425270 B CN104425270 B CN 104425270B
Authority
CN
China
Prior art keywords
fin
layer
effect transistor
field effect
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310380205.2A
Other languages
English (en)
Other versions
CN104425270A (zh
Inventor
张海洋
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310380205.2A priority Critical patent/CN104425270B/zh
Publication of CN104425270A publication Critical patent/CN104425270A/zh
Application granted granted Critical
Publication of CN104425270B publication Critical patent/CN104425270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管包括：基底；位于所述基底上的鳍部；位于所述鳍部侧壁和上表面的缓冲层；位于所述缓冲层上的GaN层，所述缓冲层用于减小GaN层内的应力；位于所述GaN层上的栅介质层；位于所述栅介质层上的栅极，所述栅极横跨所述鳍部。本技术方案提供的鳍式场效应晶体管的阈值电压稳定、驱动电流大、功耗小，而且能在较高温度下工作。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体领域，特别涉及到一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体技术的发展，半导体器件的关键尺寸在不断地缩小。当器件的关键尺寸持续减小时，常规的MOS场效应晶体管会因为关键尺寸太小而导致短沟道效应等缺点。鳍式场效应晶体管（FinFET）由于具有较大的沟道区，且能克服短沟道效应而得到了广泛的应用。
现有技术中，鳍式场效应晶体管的形成方法包括：
参考图1，提供基底10。
参考图2，在所述基底10上形成鳍部11。
形成所述鳍部11的方法包括：
在所述基底10上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；
然后以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底10，形成鳍部11，并去除所述图形化的掩膜层。
参考图3，形成栅极结构20，所述栅极结构20横跨所述鳍部11。
所述栅极结构20包括栅介质层和位于栅介质层上的栅极。
形成栅极结构20后，还包括形成源极和漏极。
所述鳍部11源、漏极之间的区域作为沟道区。当鳍式场效应晶体管的关键尺寸持续减小时，若鳍部11的材料为Si，由于Si的电子迁移率低，会导致沟道区中的载流子迁移率低。所述鳍式场效应晶体管的驱动电流小，而且功耗增大。因此，需要使用电子迁移率更高的材料来代替Si制作鳍部11。
现有技术中，通常采用SiGe或Ge来代替Si制作鳍部11，但是由于Ge的能带隙太窄，而使得沟道区对鳍部11的形貌很敏感，而鳍部11的形貌在鳍部11尺寸不断减小的情况下难以保持各处一致，进而使最终形成的鳍式场效应晶体管的阈值电压不稳定。
所以，现有技术中不能得到驱动电流大、功耗小，且阈值电压稳定的鳍式场效应晶体管。
发明内容
本发明解决的问题是现有技术中，不能得到驱动电流大、功耗小，且阈值电压稳定的鳍式场效应晶体管。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供基底；在所述基底上形成鳍部；在所述鳍部侧壁和上表面形成缓冲层；在所述缓冲层上形成GaN层，所述缓冲层用于减小GaN层内的应力；在所述GaN层上形成栅介质层；在所述栅介质层上形成横跨所述鳍部的栅极。
可选的，形成所述鳍部的方法包括：在所述基底上形成具有窗口的光刻胶；通过所述窗口刻蚀部分厚度的所述基底，在基底上形成鳍部；在基底上形成鳍部后，去除所述光刻胶。
可选的，所述基底为绝缘体上硅基底，所述绝缘体上硅基底包括：底部衬底、位于底部衬底上的介质层和位于介质层上的顶部硅层；被刻蚀的部分厚度的基底为顶部硅层。
可选的，形成所述具有窗口的光刻胶的方法包括：在所述基底上形成光刻胶层；对所述光刻胶层进行曝光显影，形成具有窗口的光刻胶；形成窗口后，对所述窗口的侧壁进行修整。
可选的，形成鳍部的方法包括：使用沉积法或外延生长法在所述基底上形成鳍部材料层；在所述鳍部材料层上形成具有窗口的光刻胶；通过所述窗口刻蚀所述鳍部材料层，刻蚀至所述鳍部材料层下表面，形成鳍部；形成鳍部后，去除所述光刻胶。
可选的，所述鳍部材料层的材料为Si、Ge或蓝宝石。
可选的，形成所述具有窗口的光刻胶的方法包括：在所述鳍部材料层上形成光刻胶层；对所述光刻胶层进行曝光显影，形成具有窗口的光刻胶；形成窗口后，对所述窗口的侧壁进行修整。
可选的，对所述窗口的侧壁进行修整的方法为Ar或He等离子体溅射。
可选的，形成鳍部后，形成缓冲层前，还包括：对所述鳍部的上表面和侧壁进行自由基氧化，使所述鳍部的上表面和侧壁形成氧化层；使用HCl和HF的水溶液去除所述氧化层。
可选的，所述自由基氧化的温度为400℃，压强为1Torr，功率为4kW，所述自由基氧化的气源为Ar和O2，所述Ar的流速为1200sccm，所述O2的流速为400sccm。
可选的，形成所述缓冲层的方法为外延生长、化学气相沉积、物理气相沉积或原子层沉积法。
可选的，所述缓冲层的材料为AlN或掺杂有p型杂质的GaN。
可选的，形成所述GaN层的方法为外延生长、化学气相沉积、物理气相沉积或原子层沉积法。
本发明还提供一种鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部；位于所述鳍部侧壁和上表面的缓冲层；位于所述缓冲层上的GaN层，所述缓冲层用于减小GaN层内的应力；位于所述GaN层上的栅介质层；位于所述栅介质层上的栅极，所述栅极横跨所述鳍部。
可选的，所述缓冲层的材料为AlN或掺杂有p型杂质的GaN。
可选的，所述鳍部的材料为Si、Ge或蓝宝石。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案的鳍式场效应晶体管使用GaN层形成沟道区，GaN的电子迁移率（1500cm2/Vs）高于Si的电子迁移率（700cm2/Vs），因此本发明的鳍式场效应晶体管的驱动电流增大，功耗下降。
其次，GaN的能带隙较宽，由GaN层形成的沟道区对形貌的敏感度下降，有利于得到阈值电压稳定的鳍式场效应晶体管。而且GaN层形成在缓冲层上，所述缓冲层有利于减小所述GaN层内的应力，也有利于得到阈值电压稳定的鳍式场效应晶体管。
再次，由于GaN的最高工作温度（700℃）大于Si的最高工作温度（300℃），有利于鳍式场效应晶体管在高温下工作。
附图说明
图1至图3是现有技术中鳍式场效应晶体管形成方法各制作阶段的立体结构示意图；
图4至图10是本发明第一实施例中鳍式场效应晶体管形成方法各制作阶段的立体结构示意图；
图11和图12是本发明第二实施例中鳍式场效应晶体管的鳍部形成方法各制作阶段的立体结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
本实施例提供一种鳍式场效应晶体管的形成方法，包括：
参考图4，提供基底110。
在具体实施例中，所述基底110的材料可以为硅、硅锗、绝缘体上硅（silicon oninsulator，简称SOI）等常规的半导体材料。所述基底110还可以根据需要掺杂形成p型或n型基底。
然后，在所述基底110上形成鳍部。
形成所述鳍部的方法包括：
参考图5，使用沉积法或外延生长法在所述基底110上形成鳍部材料层121。
在具体实施例中，所述鳍部材料层121的材料为Si、Ge或蓝宝石。
参考图6，在所述鳍部材料层121上形成具有窗口（未作标记）的光刻胶130。
形成所述具有窗口的光刻胶130的方法包括：
在所述鳍部材料层121上形成光刻胶层；
对所述光刻胶层进行曝光显影，形成具有窗口的光刻胶130；
形成窗口后，对所述窗口的侧壁进行修整。对光刻胶层进行曝光显影时会产生残渣，所述残渣会附着在所述窗口的侧壁，使其侧壁形貌变差。
形成窗口后，对所述窗口的侧壁进行修整，可以去除所述窗口的侧壁在曝光显影时附着的残渣；还能通过修整使所述窗口的侧壁变得光滑，减小粗糙度。这有利于得到形貌良好的鳍部，最终得到阈值电压稳定的鳍式场效应晶体管。
在具体实施例中，对所述窗口的侧壁进行修整的方法为等离子体溅射，例如使用Ar或He等离子体溅射。
对所述窗口的侧壁进行修整，会使所述窗口的尺寸增大。可在所述窗口侧壁上形成一层光刻胶，使所述窗口的尺寸减小，以弥补由于对所述窗口的侧壁进行修整而带来的尺寸偏差。
参考图7，通过所述窗口刻蚀所述鳍部材料层121，刻蚀所述鳍部材料层121。刻蚀至所述鳍部材料层121下表面，形成鳍部120；形成鳍部120后，去除所述光刻胶130。
所述鳍部120的材料为Si、Ge或蓝宝石。使用蓝宝石作为所述鳍部120材料，由于蓝宝石的价格低廉，有利于降低工艺成本。
在具体实施例中，形成所述鳍部120后，对所述鳍部120的上表面和侧壁进行自由基氧化，在所述鳍部120的上表面和侧壁形成氧化层（未示出）；然后，使用HCl和HF的水溶液去除所述氧化层。
在具体实施例中，所述自由基氧化的方法包括：
将形成有鳍部120的基底110放入反应腔内，所述反应腔内的温度为400℃；
往所述反应腔内通入Ar和O2作为气源，所述Ar的流速为1200sccm，所述O2的流速为400sccm，反应腔内的压强维持在1Torr；
施加4kW的功率使所述O2产生氧自由基，所述氧自由基与所述鳍部120的上表面和侧壁形成氧化层。
当所述鳍部120的尺寸很小时，基于光刻技术的限制，会使所述光刻胶130中的窗口难以达到预定尺寸，造成鳍部120的尺寸存在偏差；同时，若所述鳍部120的尺寸很小，在刻蚀所述鳍部材料层121以形成鳍部120时，会使所述鳍部120的形貌很差，所述鳍部120的边缘粗糙度很大，这会造成最终得到的鳍式场效应晶体管的阈值电压不稳定。在本实施例中，可以先形成尺寸较大的鳍部120，这有利于使其形貌得到优化。然后，使用自由基氧化法使所述鳍部120的表面氧化，再去除所述氧化层，使所述鳍部120的尺寸减小，最终得到预定尺寸的鳍部120。由于自由基氧化法可以精确控制所述氧化层的厚度，所以可以得到尺寸很小，而且尺寸很精确的鳍部120，同时所述鳍部120的形貌很好。有利于得到阈值电压稳定的鳍式场效应晶体管。
参考图8，在所述鳍部120侧壁和上表面形成缓冲层140。
由于GaN材料的熔解温度极高，且具有较高的氮气饱和蒸汽压，通过常规的方法制备GaN单晶相当困难，因此目前GaN多生长在异质基底上。本实施例中，如果不形成缓冲层140，则GaN层生长在所述鳍部120上，由于所述鳍部120的材料为Si、Ge或蓝宝石，这些材料与GaN的晶格失配较大，且热膨胀系数也相差较大，这会导致GaN层中缺陷密度很高，最终影响鳍式场效应晶体管阈值电压的稳定性。所以，必须在所述鳍部120与GaN层之间形成缓冲层140，所述缓冲层140与GaN的晶格失配和热膨胀系数差异较小，所述缓冲层140有利于减小GaN层内的应力，进而得到阈值电压稳定的鳍式场效应晶体管。
形成所述缓冲层140的方法可以为外延生长、化学气相沉积、物理气相沉积或原子层沉积法。使用外延生长法可以提高缓冲层140的形貌，并减小缓冲层140内形成的应力。
在具体实施例中，所述缓冲层140的材料为AlN或掺杂有p型杂质的GaN。
参考图9，在所述缓冲层140上形成GaN层141。
形成所述GaN层141的方法为外延生长、化学气相沉积、物理气相沉积或原子层沉积法。
使用所述GaN层141形成沟道区，由于GaN的电子迁移率（1500cm2/Vs）高于Si的电子迁移率（700cm2/Vs），因此本实施例得到的鳍式场效应晶体管的驱动电流增大，功耗下降。
其次，GaN的能带隙较宽，由GaN层141形成的沟道区对形貌的敏感度下降，有利于得到阈值电压稳定的鳍式场效应晶体管。
再次，由于GaN的最高工作温度（700℃）大于Si的最高工作温度（300℃），得到的鳍式场效应晶体管可在高温下工作。
参考图10，形成横跨鳍部120的栅极结构150。
所述栅极结构150包括栅介质层和位于栅介质层上的栅极。
在具体实施例中，形成栅极结构150的方法包括：
在所述GaN层141上形成栅介质层，所述栅介质层定义栅极的位置；
在所述栅介质层上形成横跨所述鳍部120的栅极。
形成所述栅极结构150后，还包括形成源极和漏极。
第二实施例
第二实施例与第一实施例的区别在于：
形成所述鳍部120的方法包括：
参考图11，在所述基底110上形成具有窗口（未作标记）的光刻胶130。
在具体实施例中，所述基底110为绝缘体上硅基底，所述绝缘体上硅基底包括：底部衬底111、位于底部衬底111上的介质层112和位于介质层112上的顶部硅层113。
所述底部衬底111的材料为Si、Ge或SiGe等本领域所熟知的其他半导体材料。所述介质层112为氧化物或氮化物介电材料层。
参考图12，通过所述窗口刻蚀顶部硅层113，刻蚀顶部硅层113。在基底上形成鳍部120。形成鳍部120后，去除所述光刻胶130。
在其他实施例中，所述基底110也可以不为绝缘体上硅基底，则在刻蚀时，可以通过控制刻蚀的时间等工艺参数来得到预定高度的鳍部120。
本实施例中形成缓冲层、GaN层和栅极结构的方法可以参考第一实施例。
第三实施例
本实施例提供一种鳍式场效应晶体管。
参考图10，所述鳍式场效应晶体管包括：
基底110；
位于所述基底110上的鳍部120；
位于所述鳍部120侧壁和上表面的缓冲层140；
位于所述缓冲层140上的GaN层141，所述缓冲层140用于减小GaN层141内的应力；
横跨所述鳍部120的栅极结构150。
所述栅极结构150包括栅介质层和位于所述栅介质层上的栅极。
在具体实施例中，所述缓冲层140的材料为AlN或掺杂有p型杂质的GaN。
在具体实施例中，所述鳍部120的材料为Si、Ge或蓝宝石。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成鳍部，所述鳍部的材料为Si、Ge或蓝宝石；
在所述鳍部侧壁和上表面形成缓冲层；
在所述缓冲层上形成GaN层，所述缓冲层用于减小GaN层内的应力；
在所述GaN层上形成栅介质层；
在所述栅介质层上形成横跨所述鳍部的栅极。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述鳍部的方法包括：
在所述基底上形成具有窗口的光刻胶；
通过所述窗口刻蚀部分厚度的所述基底，在基底上形成鳍部；
在基底上形成鳍部后，去除所述光刻胶。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述基底为绝缘体上硅基底，所述绝缘体上硅基底包括：底部衬底、位于底部衬底上的介质层和位于介质层上的顶部硅层；
被刻蚀的部分厚度的基底为顶部硅层。
4.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述具有窗口的光刻胶的方法包括：
在所述基底上形成光刻胶层；
对所述光刻胶层进行曝光显影，形成具有窗口的光刻胶；
形成窗口后，对所述窗口的侧壁进行修整。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成鳍部的方法包括：
使用沉积法或外延生长法在所述基底上形成鳍部材料层；
在所述鳍部材料层上形成具有窗口的光刻胶；
通过所述窗口刻蚀所述鳍部材料层，刻蚀至所述鳍部材料层下表面，形成鳍部；
形成鳍部后，去除所述光刻胶。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述具有窗口的光刻胶的方法包括：
在所述鳍部材料层上形成光刻胶层；
对所述光刻胶层进行曝光显影，形成具有窗口的光刻胶；
形成窗口后，对所述窗口的侧壁进行修整。
7.如权利要求4或6所述的鳍式场效应晶体管的形成方法，其特征在于，对所述窗口的侧壁进行修整的方法为Ar或He等离子体溅射。
8.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成鳍部后，形成缓冲层前，还包括：
对所述鳍部的上表面和侧壁进行自由基氧化，使所述鳍部的上表面和侧壁形成氧化层；
使用HCl和HF的水溶液去除所述氧化层。
9.如权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述自由基氧化的温度为400℃，压强为1Torr，功率为4kW，所述自由基氧化的气源为Ar和O2，所述Ar的流速为1200sccm，所述O2的流速为400sccm。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述缓冲层的方法为外延生长、化学气相沉积、物理气相沉积或原子层沉积法。
11.如权利要求1或10所述的鳍式场效应晶体管的形成方法，其特征在于，所述缓冲层的材料为AlN或掺杂有p型杂质的GaN。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述GaN层的方法为外延生长、化学气相沉积、物理气相沉积或原子层沉积法。
13.一种鳍式场效应晶体管，其特征在于，包括：
基底；
位于所述基底上的鳍部，所述鳍部的材料为Si、Ge或蓝宝石；
位于所述鳍部侧壁和上表面的缓冲层；
位于所述缓冲层上的GaN层，所述缓冲层用于减小GaN层内的应力；
位于所述GaN层上的栅介质层；
位于所述栅介质层上的栅极，所述栅极横跨所述鳍部。
14.如权利要求13所述的鳍式场效应晶体管，其特征在于，所述缓冲层的材料为AlN或掺杂有p型杂质的GaN。
CN201310380205.2A 2013-08-27 2013-08-27 鳍式场效应晶体管及其形成方法 Active CN104425270B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310380205.2A CN104425270B (zh) 2013-08-27 2013-08-27 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310380205.2A CN104425270B (zh) 2013-08-27 2013-08-27 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN104425270A CN104425270A (zh) 2015-03-18
CN104425270B true CN104425270B (zh) 2017-07-14

Family

ID=52973940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310380205.2A Active CN104425270B (zh) 2013-08-27 2013-08-27 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN104425270B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941080B (zh) * 2016-01-04 2020-10-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN107546127B (zh) * 2016-06-28 2022-06-21 联华电子股份有限公司 半导体元件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989617A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于半导体晶体管的垂直鳍状结构及其制造方法
CN102856355A (zh) * 2012-09-04 2013-01-02 程凯 增强型半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1519420A2 (en) * 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
US7602006B2 (en) * 2005-04-20 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor flash device
JP2011066362A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989617A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于半导体晶体管的垂直鳍状结构及其制造方法
CN102856355A (zh) * 2012-09-04 2013-01-02 程凯 增强型半导体器件

Also Published As

Publication number Publication date
CN104425270A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104124273B (zh) 具有应变缓冲层的mos器件及其形成方法
US10229987B2 (en) Epitaxial and silicide layer formation at top and bottom surfaces of semiconductor fins
CN102569195B (zh) 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金
CN104347365B (zh) 外延结构及其形成方法
JP2020170835A (ja) 半導体素子の製造方法及びプラズマ処理装置
CN102790004B (zh) 一种全隔离混合晶向soi的制备方法
US9299563B2 (en) Method for forming a strained semiconductor structure
CN105226022B (zh) 半导体结构的形成方法
US9543302B2 (en) Forming IV fins and III-V fins on insulator
CN104425270B (zh) 鳍式场效应晶体管及其形成方法
CN102945793A (zh) 一种外延生长锗硅应力层的预清洗方法
CN109037340A (zh) T型栅Ge/SiGe异质结隧穿场效应晶体管及制备方法
Moers et al. Vertical p-MOSFETs with gate oxide deposition before selective epitaxial growth
CN105513966B (zh) 鳍式场效应管的形成方法
CN105575815A (zh) 半导体器件的形成方法
JP2022535212A (ja) 化合物材料を乾式エッチングするための方法
CN104851783B (zh) 一种锗硅硼外延层生长方法
Hou et al. Suspended diamond-shaped nanowire with four {111} facets for high-performance Ge Gate-All-Around FETs
CN107658338A (zh) P型tfet器件
Kim et al. The effects of electrical stress and temperature on the properties of polycrystalline silicon thin-film transistors fabricated by metal induced lateral crystallization
CN106409770B (zh) 半导体结构的形成方法
Hsu et al. Selective dry-etching process for fabricating Ge gate-all-around field-effect transistors on Si substrates
CN107611003A (zh) 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法
WO2014153941A1 (zh) 调节多栅结构器件阈值电压的方法
CN106856167B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant