CN106941080B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106941080B CN106941080B CN201610003549.5A CN201610003549A CN106941080B CN 106941080 B CN106941080 B CN 106941080B CN 201610003549 A CN201610003549 A CN 201610003549A CN 106941080 B CN106941080 B CN 106941080B
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor layer
- graphene oxide
- isolation structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000005669 field effect Effects 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 53
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 38
- 230000007704 transition Effects 0.000 claims description 30
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 12
- 238000006722 reduction reaction Methods 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 7
- 239000003638 chemical reducing agent Substances 0.000 claims description 6
- 239000002904 solvent Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052987 metal hydride Inorganic materials 0.000 description 1
- 150000004681 metal hydrides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001699 photocatalysis Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种鳍式场效应晶体管及其形成方法，所述方法包括：提供基底，所述基底上具有凸起的鳍部；在所述鳍部周围的基底上形成隔离结构，所述隔离结构的材料包括还原氧化石墨烯，所述隔离结构的顶表面低于所述鳍部的顶表面；形成覆盖所述鳍部的半导体层；在所述半导体层内形成源区和漏区，在所述源区和漏区之间的半导体层上形成栅极结构。本发明的鳍式场效应晶体管的形成方法工艺简单，成本低。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管及所述鳍式场效应晶体管的形成方法。
背景技术
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但随着半导体器件关键尺寸的缩小，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。
鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，请参考图1，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。所述鳍式场效应晶体管包括：半导体衬底10，所述半导体衬底10上形成有凸起的鳍部14，所述鳍部14一般是通过对半导体衬底10刻蚀后得到；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层和位于栅介质层上的栅电极(未示出)。
此外，III-V族化合物由于具有稳定性好、电子迁移率高、以及光吸收系数较高等优点，也被广泛地应用于半导体器件的制造中。现有技术中也有采用III-V族化合物制成鳍式场效应晶体管的报道，但是存在形成工艺复杂的问题。
发明内容
本发明解决的问题是现有技术形成鳍式场效应晶体管的工艺复杂。
为解决上述问题，本发明实施例提供了一种鳍式场效应晶体管的形成方法，所述方法包括：提供基底，所述基底上具有凸起的鳍部；在所述鳍部周围的基底上形成隔离结构，所述隔离结构的材料包括还原氧化石墨烯，所述隔离结构的顶表面低于所述鳍部的顶表面；形成覆盖所述鳍部的半导体层；在所述半导体层内形成源区和漏区，在所述源区和漏区之间的半导体层上形成栅极结构。
可选地，在所述鳍部周围的基底上形成隔离结构包括：将氧化石墨烯分散在溶剂中形成氧化石墨烯溶液；将所述氧化石墨烯溶液旋涂在所述基底的表面形成氧化石墨烯层；还原所述氧化石墨烯层，形成还原氧化石墨烯层，所述还原氧化石墨烯层构成所述隔离结构。
可选地，还原所述氧化石墨烯层采用高温热处理工艺或者低温化学还原工艺。
可选地，所述鳍部的材料为InP，所述半导体层的材料为InGaAs。
可选地，还包括，在形成所述隔离结构前，形成覆盖所述鳍部的过渡层，所述过渡层的晶格常数介于所述鳍部的晶格常数和所述半导体层的晶格常数之间。
可选地，所述过渡层的材料为InAlAs。
可选地，所述半导体层和过渡层采用外延工艺形成。
对应地，本发明实施例还提供了采用上述方法形成的鳍式场效应晶体管，所述鳍式场效应晶体管包括：基底，所述基底上具有凸起的鳍部；位于所述鳍部周围基底上的隔离结构，所述隔离结构的材料包括还原氧化石墨烯，所述隔离结构的顶表面低于所述鳍部的顶表面；覆盖所述鳍部的半导体层；位于所述半导体层内的源区和漏区，和位于所述源区和漏区之间的半导体层上的栅极结构。
可选地，所述鳍部的材料为InP，所述半导体层的材料为InGaAs。
可选地，所述鳍式场效应晶体管还包括：位于所述鳍部和所述半导体层之间的过渡层，所述过渡层的晶格常数介于所述鳍部的晶格常数和所述半导体层的晶格常数之间。
可选地，所述过渡层的材料为InAlAs。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例的鳍式场效应晶体管的形成方法中，在形成凸出于基底表面的鳍部之后，采用包括有还原氧化石墨烯的材料形成隔离结构。由于所述还原氧化石墨烯材料的隔离结构可以使用溶液旋涂的方法形成，无需进行化学机械抛光和回刻蚀的工艺，降低了工艺复杂度。且所述还原氧化石墨烯材料的介电常数小于氧化硅，与传统的隔离结构相比，可以减少金属间的寄生电容和连线间的串扰，有利于集成电路性能的提升。
对应地，本发明的鳍式场效应晶体管也具有上述优点。
附图说明
图1示出了现有技术的一种鳍式场效应晶体管的结构示意图；
图2至图7示出了本发明一实施例的鳍式场效应晶体管的形成方法中所形成的中间结构的示意图。
具体实施方式
由背景技术可知，现有技术鳍式场效应晶体管的形成工艺复杂。
本发明的发明人研究了现有技术采用III-V族化合物形成鳍式场效应晶体管的方法，发现在现有工艺中，在形成包含III-V族化合物的鳍部之后，为了在基底的表面形成隔离结构需要多步工艺。例如，首先通过沉积工艺形成氧化物材料层；再对所述氧化物材料层进行化学机械抛光，去除所述鳍部顶表面上的氧化物材料层；还需要对所述氧化物材料层进行回刻蚀，使得所述氧化物材料层的顶表面低于所述鳍部的顶表面，才能形成氧化物隔离结构。上述工艺复杂，成本高，且化学机械抛光和刻蚀工艺也可能对鳍部造成损伤，影响良率。
基于以上研究，本发明实施例提供了一种鳍式场效应晶体管的形成方法。所述方法在形成凸出于基底表面的鳍部之后，采用包括有还原氧化石墨烯(RGO：ReducedGraphene Oxide)的材料形成隔离结构，由于形成还原氧化石墨烯的隔离结构可以使用溶液旋涂的方法形成，无需进行化学机械抛光和回刻蚀的工艺，降低了工艺复杂度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。
本发明下面的实施例中，将以形成InGaAs鳍式场效应晶体管为例对本发明的技术方案进行详细说明。但需要说明的是，本发明的技术方案也适用于形成其他半导体材料的鳍式场效应晶体管，尤其是，III-V族半导体材料的鳍式场效应晶体管。
首先，参考图2和图3，其中图3是图2沿AA1方向剖视图，提供基底200，所述基底上具有凸起的鳍部210。
本实施例中，所述基底200为InP晶圆，所述鳍部210通过对所述基底200的刻蚀后形成，所述鳍部210的材料也为InP。
但由于InP晶圆成本较高，在另一些实施例中，所述基底200也可以为硅晶圆或者其他材料的晶圆，所述鳍部210通过外延工艺形成于所述基底200上。例如，在一具体实施例中，可以采用(100)晶面的硅晶圆，在所述硅晶圆上形成隔离结构及位于隔离结构之间的硅鳍部；对所述硅鳍部进行回刻蚀，形成位于隔离结构之间的凹槽；接着，采用外延工艺形成填充所述凹槽的InP材料；接着，对所述InP材料进行平坦化处理，使其顶表面与隔离结构的顶表面齐平；随后，对所述隔离结构进行回刻蚀，暴露出所述InP材料层，形成InP鳍部。
接着，参考图4，形成覆盖所述鳍部210的过渡层220，其中，所述过渡层220的晶格常数介于所述鳍部210的晶格常数和后续形成的半导体层的晶格常数之间。
本实施例中，所述鳍部210的材料为InP，后续形成的半导体层的材料为InGaAs，用于形成InGaAs鳍式场效应晶体管。但是，由于InGaAs材料与InP材料的晶格常数并不完全匹配，如果直接在所述InP鳍部210上形成InGaAs材料的半导体层，由于晶格失配会在所述半导体层中存在较大的残余应力，该残余应力会在所述半导体层内产生不良影响，例如，大的残余应力将会使得所述半导体层在生长过程中产生裂纹甚至开裂，还有可能在所述半导体层中引入大量的缺陷，降低薄膜质量。
因此，本实施例中，在所述鳍部210上形成所述半导体层和隔离结构之前，先在所述鳍部210上形成过渡层220。所述过渡层220的晶格常数介于所述鳍部210和后续形成的半导体层的晶格常数之间，可以释放所述鳍部210和所述半导体层之间由于晶格失配产生的应力。本实施例中，所述鳍部210的材料为InP，所述半导体层的材料为InGaAs，则所述过渡层220的材料可以为InAlAs。在一具体实施例中，所述鳍部210的材料为InP，所述过渡层220的材料为In0.52Al0.48As，所述半导体层的材料为In0.75Ga0.25As。
需要说明的是，本发明对所述鳍部210，所述过渡层220，所述半导体层的材料和组分不做具体限定，在其他实施例中，也可以根据具体工艺选择适当的材料和组分。
本实施例中，所述过渡层220采用外延工艺形成，例如分子束外延工艺或者化学气相沉积工艺，所述过渡层220覆盖所述基底200和所述鳍部210的整个表面。
接着，参考图5，在所述鳍部210周围的基底200上形成隔离结构230，所述隔离结构230的材料包括还原氧化石墨烯，所述隔离结构230的顶表面低于所述鳍部210的顶表面。
本实施例中，在所述鳍部210上还形成有过渡层220，因此所述隔离结构230位于所述过渡层220之上。由于在具体的半导体制造过程中，在所述基底200上会同时形成多个鳍式场效应晶体管，所述隔离结构230可用于隔离相邻的鳍式场效应晶体管。
本实施例中，所述隔离结构230的材料包括还原氧化石墨烯(RGO：ReducedGraphene Oxide)。具体地，形成所述隔离结构230的工艺包括以下步骤。
首先，将氧化石墨烯(GO：Graphene Oxide)分散在溶剂中形成氧化石墨烯溶液(或者氧化石墨烯溶胶)。氧化石墨烯可以通过化学氧化剥离石墨而得到，工艺简单，成本低，因此，利用氧化石墨烯再经还原制备石墨烯已成为低本钱、大量制备石墨烯的一个重要途径。所述溶剂可以为去离子水或者有机溶剂，所述有机溶剂可以为乙二醇。将所述氧化石墨烯置于溶剂后，可以进行超声处理，使得氧化石墨烯与溶剂混合均匀。
接着，将所述氧化石墨烯溶液旋涂在所述基底200的表面形成氧化石墨烯层。本实施例中，在所述基底200和鳍部210上还外延生长有过渡层220，则旋涂工艺后，所述氧化石墨烯溶液位于所述过渡层220的表面上。旋涂工艺后，对所述氧化石墨烯溶液烘干以形成氧化石墨烯层，通过控制旋涂氧化石墨烯溶液的量可以控制后续形成的隔离结构230的高度。
再接着，还原所述氧化石墨烯层，形成还原氧化石墨烯层，所述还原氧化石墨烯层构成所述隔离结构230。在一些实施例中，还原所述氧化石墨烯层可以采用高温热处理工艺或者低温化学还原工艺。所述高温热处理工艺通常在惰性或者还原气氛中进行，由于温度较高，要求基底200及其上材料能够耐受高温。所述低温化学还原可以在低于100摄氏度的条件下进行，可以采用肼类还原剂或者金属氢化物类还原剂等。在其他一些实施例中，还可以采用电化学还原、光催化还原等方法对所述氧化石墨烯层进行还原。
与现有技术的鳍式场效应晶体管中形成隔离结构的方法相比，本发明实施例中直接采用旋涂的工艺形成所述氧化石墨烯层，再经过还原处理后直接形成所述隔离结构230，无需进行化学机械抛光和回刻蚀的工艺，降低了工艺复杂度。
此外，所述还原氧化石墨烯的介电常数低于氧化硅，例如，可以为3.5。与氧化硅材料的隔离结构相比，本发明实施例的隔离结构230还可以减少金属间的寄生电容和连线间的串扰，有利于集成电路性能的提升。
接着，参考图6，形成覆盖所述鳍部210的半导体层240。
本实施例中，所述鳍部210上还形成有过渡层220，因此，所述半导体层240形成于所述过渡层220表面上。所述半导体层240后续用于形成鳍式场效应晶体管的沟道区域，本实施例中，所述半导体层240的材料为InGaAs。在另外一些实施例中，所述半导体层240还可以为其他半导体材料或者其他组分的III-V族化合物半导体，本发明对此不作限定。
具体地，可以采用外延工艺直接在所述过渡层220上生长所述半导体层240。由于外延工艺的选择性较高，仅在具有相同或相似的晶格结构上进行外延生长，因此所述半导体层240仅形成于所述鳍部210上的过渡层220的表面，而不会形成于所述隔离结构230上。
与现有技术相比，本发明实施中用于形成沟道区域的半导体层240采用外延工艺形成，可以精确控制所述半导体层240的厚度，且可以使得半导体层240的厚度较薄，例如可以为5～20nm。在较薄的半导体层240内，量子限域(quantum confinement)效应可以有效改善短沟道效应，提高晶体管的驱动电流。从而无需为了减小侧壁散射而对所述半导体层240进行钝化处理，使得本发明实施例的鳍式场效应晶体管的形成工艺更加简单。
接着，参考图7，在所述半导体层240内形成源区241和漏极242，在所述源区241和漏区242之间的半导体层240上形成栅极结构250。
形成所述源区241、漏区242和所述栅极结构250的具体工艺可以参考现有工艺，在此不再赘述。所述源区241和所述漏区242位于所述鳍部210延伸方向的两端，所述栅极结构250可以包括高介电常数的栅介质层和金属栅极，形成HKMG结构。
对应地，本发明实施例还提供了采用上述方法形成的一种鳍式场效应晶体管。参考上述方法所涉及的图7，所述鳍式场效应晶体管包括：基底200，所述基底200上具有凸起的鳍部210；位于所述鳍部210周围基底200上的隔离结构230，所述隔离结构230的材料包括还原氧化石墨烯，所述隔离结构230的顶表面低于所述鳍部210的顶表面；覆盖所述鳍部210的半导体层240；位于所述鳍部240内的源区241和漏区242，以及位于所述源区241和漏区242之间的半导体层240上的栅极结构250。
本实施例中，所述鳍部210的材料为InP，所述半导体层240的材料为InGaAs。在所述鳍部210和所述半导体层240之间还具有过渡层220，所述过渡层220的晶格常数介于所述鳍部210的晶格常数和所述半导体层240的晶格常数之间，用于释放由于所述鳍部210和所述半导体层240之间的晶格差异导致的应力。具体地，所述过渡层220的材料可以为InAlAs。
对应地，本发明实施例的鳍式场效应晶体管也具有上述方法的优点，具体可参考对方法部分的描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底，所述基底上具有凸起的鳍部；
采用外延工艺形成覆盖所述基底及所述鳍部表面的过渡层，所述过渡层的材料为InAlAs；
形成所述过渡层后，在所述鳍部周围的基底上形成隔离结构，所述隔离结构的材料包括还原氧化石墨烯，所述隔离结构的顶表面低于所述鳍部的顶表面；
形成所述隔离结构后，采用外延工艺形成覆盖所述鳍部的半导体层，所述半导体层的材料为InGaAs，所述半导体层的厚度为5～20nm；
在所述半导体层内形成源区和漏区，在所述源区和漏区之间的半导体层上形成栅极结构。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在所述鳍部周围的基底上形成隔离结构包括：
将氧化石墨烯分散在溶剂中形成氧化石墨烯溶液；
将所述氧化石墨烯溶液旋涂在所述基底的表面形成氧化石墨烯层；
还原所述氧化石墨烯层，形成还原氧化石墨烯层，所述还原氧化石墨烯层构成所述隔离结构。
3.如权利要求 2所述的鳍式场效应晶体管的形成方法，其特征在于，还原所述氧化石墨烯层采用高温热处理工艺或者低温化学还原工艺。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍部的材料为InP。
5.一种鳍式场效应晶体管，其特征在于，包括：
基底，所述基底上具有凸起的鳍部；
位于所述鳍部周围基底上的隔离结构，所述隔离结构的材料包括还原氧化石墨烯，所述隔离结构的顶表面低于所述鳍部的顶表面；
覆盖所述鳍部的半导体层，所述半导体层的材料为InGaAs，所述半导体层的厚度为5～20nm；
位于所述半导体层内的源区和漏区，和位于所述源区和漏区之间的半导体层上的栅极结构；
还包括：位于所述鳍部和所述半导体层之间的过渡层，所述过渡层的材料为InAlAs。
6.如权利要求5所述的鳍式场效应晶体管，其特征在于，所述鳍部的材料为InP。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003549.5A CN106941080B (zh) | 2016-01-04 | 2016-01-04 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003549.5A CN106941080B (zh) | 2016-01-04 | 2016-01-04 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106941080A CN106941080A (zh) | 2017-07-11 |
| CN106941080B true CN106941080B (zh) | 2020-10-30 |
Family
ID=59468401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610003549.5A Active CN106941080B (zh) | 2016-01-04 | 2016-01-04 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106941080B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130208A (zh) * | 2010-12-28 | 2011-07-20 | 中国科学院上海微系统与信息技术研究所 | 用分子束外延方法制作光电探测单元或焦平面器件的方法 |
| CN104425270A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104576525A (zh) * | 2013-11-01 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种柔性阵列基板及其制备方法和显示装置 |
-
2016
- 2016-01-04 CN CN201610003549.5A patent/CN106941080B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130208A (zh) * | 2010-12-28 | 2011-07-20 | 中国科学院上海微系统与信息技术研究所 | 用分子束外延方法制作光电探测单元或焦平面器件的方法 |
| CN104425270A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104576525A (zh) * | 2013-11-01 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种柔性阵列基板及其制备方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106941080A (zh) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10103264B2 (en) | Channel strain control for nonplanar compound semiconductor devices | |
| US10096710B2 (en) | Method of forming strained structures of semiconductor devices | |
| US9590085B2 (en) | Method and structure for III-V FinFET | |
| TWI487107B (zh) | 用於半導體電晶體之垂直鰭狀結構及其製造方法 | |
| TWI598947B (zh) | 製造半導體裝置的方法及半導體場效電晶體裝置 | |
| US9391078B1 (en) | Method and structure for finFET devices | |
| GB2542975A (en) | Expitaxial film on nanoscale structure | |
| US8889502B2 (en) | Finlike structures and methods of making same | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| US11164940B2 (en) | Method of forming III-V on insulator structure on semiconductor substrate | |
| US8865552B2 (en) | Fin field effect transistor and fabrication method | |
| Czornomaz et al. | Scalability of ultra-thin-body and BOX InGaAs MOSFETs on silicon | |
| US9368604B1 (en) | Method of removing threading dislocation defect from a fin feature of III-V group semiconductor material | |
| US11164939B2 (en) | Tunnel field-effect transistor and method for forming the same | |
| CN106941080B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106920748B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US10062577B1 (en) | Method of fabricating III-V fin structures and semiconductor device with III-V fin structures | |
| CN106876460B (zh) | 具有不对称结构的晶体管的形成方法 | |
| JP7444285B2 (ja) | 半導体構造および電界効果トランジスタの作製方法 | |
| US10777665B2 (en) | III-V and Zn based finFET structure formed using low temperature deposition techniques | |
| US20230420510A1 (en) | Self-assembled monolayer on a dielectric for transition metal dichalcogenide growth for stacked 2d channels | |
| US20220352183A1 (en) | Semiconductor memory structure and method for forming the same | |
| CN106935636A (zh) | 鳍式场效应晶体管及其形成方法 | |
| Gregušová et al. | The influence of an AlO x film in-situ deposited on the GaAs-based HFETs properties |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |